JP2592265B2 - 光電子集積回路装置 - Google Patents
光電子集積回路装置Info
- Publication number
- JP2592265B2 JP2592265B2 JP62215249A JP21524987A JP2592265B2 JP 2592265 B2 JP2592265 B2 JP 2592265B2 JP 62215249 A JP62215249 A JP 62215249A JP 21524987 A JP21524987 A JP 21524987A JP 2592265 B2 JP2592265 B2 JP 2592265B2
- Authority
- JP
- Japan
- Prior art keywords
- doped
- layer
- barrier layer
- electrode contact
- oeic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体レーザを始める多種類の素子を集積化したプレ
ーナ形式の光電子集積回路装置に関し、 一部に不純物がドーピングされたMQWを共通の活性層
やチャネル層として利用することでFETを組み入れた光
電子集積回路装置が容易に得られるように、また、その
ような光電子集積回路装置の動作不安定性を極めて簡単
な手段で解消することを目的とし、 電界効果トランジスタのチャネルとして動作可能な程
度に高濃度の不純物がドーピングされたバリヤ層並びに
ウエル層で構成され且つ上下から半絶縁性クラッド層で
挟まれた多重量子井戸と、表面から該多重量子井戸に達
する電極コンタクト領域を有する諸素子と、該諸素子の
周辺に形成されて少なくとも前記不純物がドーピングさ
れたバリヤ層を越えて前記半絶縁性クラット層まで達し
て前記諸素子間を電気的に分離する素子間分離領域とを
備えてなるよう構成する。
ーナ形式の光電子集積回路装置に関し、 一部に不純物がドーピングされたMQWを共通の活性層
やチャネル層として利用することでFETを組み入れた光
電子集積回路装置が容易に得られるように、また、その
ような光電子集積回路装置の動作不安定性を極めて簡単
な手段で解消することを目的とし、 電界効果トランジスタのチャネルとして動作可能な程
度に高濃度の不純物がドーピングされたバリヤ層並びに
ウエル層で構成され且つ上下から半絶縁性クラッド層で
挟まれた多重量子井戸と、表面から該多重量子井戸に達
する電極コンタクト領域を有する諸素子と、該諸素子の
周辺に形成されて少なくとも前記不純物がドーピングさ
れたバリヤ層を越えて前記半絶縁性クラット層まで達し
て前記諸素子間を電気的に分離する素子間分離領域とを
備えてなるよう構成する。
本発明は、半導体レーザを始め多種類の素子を集積化
したプレーナ形式の光電子集積回路装置に関する。
したプレーナ形式の光電子集積回路装置に関する。
第９図は従来の光電子集積回路装置（optoelectronic
integrated circuit:OEIC）の要部切断側面図を表し
ている。
integrated circuit:OEIC）の要部切断側面図を表し
ている。
図に於いて、１は半絶縁性基板、２は半導体レーザ或
いは発光ダイオードなどの光半導体素子部分、３は電界
効果トランジスタなどの電子素子部分をそれぞれ示して
いる。
いは発光ダイオードなどの光半導体素子部分、３は電界
効果トランジスタなどの電子素子部分をそれぞれ示して
いる。
このOEICでは、光半導体素子部分２或いは電子素子部
分３を構成するのに、半絶縁性基板１に諸半導体層を積
層し、その一部を選択的に除去し、再び諸半導体層を積
層するなど複雑な技術を駆使しているが、完成されたも
のとしては、いたるところに段差があって、配線が切断
される虞が多分に存在し、従って、信頼性が低く、製造
の面で、また、使用の面で多くの問題を抱えている。
分３を構成するのに、半絶縁性基板１に諸半導体層を積
層し、その一部を選択的に除去し、再び諸半導体層を積
層するなど複雑な技術を駆使しているが、完成されたも
のとしては、いたるところに段差があって、配線が切断
される虞が多分に存在し、従って、信頼性が低く、製造
の面で、また、使用の面で多くの問題を抱えている。
第10図は第９図に見られる従来例の欠点を解消するも
のとして提供されたOEICの要部切断側面図を表してい
る。
のとして提供されたOEICの要部切断側面図を表してい
る。
図に於いて、４は半絶縁性のGaAs基板、５は高抵抗
（high resistivity:HR）AlGaAsクラッド層、６は多重
量子井戸（multiquantum well:MQW）、７はHRAlGaAsク
ラッド層、８はZnをドープしたｐ型電極コンタクト領
域、９はSiをドープしたｎ型電極コンタクト領域、10並
びに11はSiをドープしたｎ型電極コンタクト領域、12並
びに13は半導体レーザ部分に於ける電極、14並びに15は
半導体受光素子部分に於ける電極をそれぞれ示してい
る。尚、MQW6はGaAsウエル層並びにAlGaAsバリヤ層を交
互に積層して形成されたものである。
（high resistivity:HR）AlGaAsクラッド層、６は多重
量子井戸（multiquantum well:MQW）、７はHRAlGaAsク
ラッド層、８はZnをドープしたｐ型電極コンタクト領
域、９はSiをドープしたｎ型電極コンタクト領域、10並
びに11はSiをドープしたｎ型電極コンタクト領域、12並
びに13は半導体レーザ部分に於ける電極、14並びに15は
半導体受光素子部分に於ける電極をそれぞれ示してい
る。尚、MQW6はGaAsウエル層並びにAlGaAsバリヤ層を交
互に積層して形成されたものである。
第10図に見られるOEICに於いては、Zn及びSiをドーピ
ングすることでMQW6の無秩序化を行って、その個所を低
屈折率にすることでインデックス導波構造を有する半導
体レージを構成してあり、また、MQW6を受光素子にも利
用するなどして複数種類の素子を簡単且つ容易に集積化
しているものであり、そして、半導体レーザ部分に於い
ては、ｐ型電極コンタクト領域８からｎ型MQW6を介して
ｎ型電極コンタクト領域９に電流が流れ、ｐ型電極コン
タクト領域８とｎ型MQW6との界面近傍、即ち、pn接合近
傍で発光する（詳細には、特願昭60−26008号、特願昭6
1−20529号などを参照）。
ングすることでMQW6の無秩序化を行って、その個所を低
屈折率にすることでインデックス導波構造を有する半導
体レージを構成してあり、また、MQW6を受光素子にも利
用するなどして複数種類の素子を簡単且つ容易に集積化
しているものであり、そして、半導体レーザ部分に於い
ては、ｐ型電極コンタクト領域８からｎ型MQW6を介して
ｎ型電極コンタクト領域９に電流が流れ、ｐ型電極コン
タクト領域８とｎ型MQW6との界面近傍、即ち、pn接合近
傍で発光する（詳細には、特願昭60−26008号、特願昭6
1−20529号などを参照）。
前記説明した第10図に見られるOEICに於いては、通
常、MQW6をアン・ドープ、即ち、低キャリヤ濃度である
ように形成するので、例えば高キャリヤ濃度のチャネル
層が必要とされるFETなどの電子素子を集積化すること
は困難である。
常、MQW6をアン・ドープ、即ち、低キャリヤ濃度である
ように形成するので、例えば高キャリヤ濃度のチャネル
層が必要とされるFETなどの電子素子を集積化すること
は困難である。
また、諸素子間の電気的分離が不充分であり、例え
ば、第10図に見られる半導体レーザ部分と半導体受光素
子部分との間には共通のMQW6が介在しているので両者の
干渉が発生し易く、例えば半導体レーザ部分に於ける電
流が半導体受光素子部分に流れたり、両者に印加する電
圧の配分如何で誤動作するなど、動作の不安定を生じ、
特に、MQW6がドーピングされている場合には、そのよう
な問題を発生し易い。
ば、第10図に見られる半導体レーザ部分と半導体受光素
子部分との間には共通のMQW6が介在しているので両者の
干渉が発生し易く、例えば半導体レーザ部分に於ける電
流が半導体受光素子部分に流れたり、両者に印加する電
圧の配分如何で誤動作するなど、動作の不安定を生じ、
特に、MQW6がドーピングされている場合には、そのよう
な問題を発生し易い。
本発明は、一部に不純物がドーピングされたMQWを共
通の活性層やチャネル層として利用することでFETを組
み入れたOEICが容易に得られるように、また、そのよう
なOEICの動作不安定性を極めて簡単な手段で解消しよう
とする。
通の活性層やチャネル層として利用することでFETを組
み入れたOEICが容易に得られるように、また、そのよう
なOEICの動作不安定性を極めて簡単な手段で解消しよう
とする。
第１図は本発明の原理を説明する為のOEICの要部切断
斜面図を表し、第10図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
斜面図を表し、第10図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
第１図に見られる本発明に依るOEICが、第10図に見ら
れる従来のそれと相違する点は、MQW6に於ける例えばAl
GaAsからなるバリヤ層に例えばSiなどの不純物を高濃度
にドーピングすることで例えばGaAsからなるウエル層に
電子を滲み出させ、そこをチャネルとするFETを構成で
きるようにしてあること、また、各素子が少なくとも前
記高濃度にドーピングされた層を貫通する深さにまで形
成された溝16で取り囲まれ、所謂、空気絶縁分離されて
いることである。
れる従来のそれと相違する点は、MQW6に於ける例えばAl
GaAsからなるバリヤ層に例えばSiなどの不純物を高濃度
にドーピングすることで例えばGaAsからなるウエル層に
電子を滲み出させ、そこをチャネルとするFETを構成で
きるようにしてあること、また、各素子が少なくとも前
記高濃度にドーピングされた層を貫通する深さにまで形
成された溝16で取り囲まれ、所謂、空気絶縁分離されて
いることである。
このように、OEICに於ける各素子を分離するには、別
に、前記のような空気絶縁分離に限られない。
に、前記のような空気絶縁分離に限られない。
第２図及び第３図は同じく本発明の原理を説明する為
のOEICの要部切断斜面図であり、第１図及び第10図に於
いて用いた記号と同記号は同部分を示すか或いは同じ意
味を持つものとする。
のOEICの要部切断斜面図であり、第１図及び第10図に於
いて用いた記号と同記号は同部分を示すか或いは同じ意
味を持つものとする。
第２図及び第３図に見られるOEICが第１図に見られる
それと相違する点は、空気絶縁分離を行う為の溝16に相
当する部分に不純物を拡散して拡散分離領域17或いは18
を形成したことである。
それと相違する点は、空気絶縁分離を行う為の溝16に相
当する部分に不純物を拡散して拡散分離領域17或いは18
を形成したことである。
第２図に見られるOEICと第３図に見られるそれとの相
違点は、拡散分離領域18の有無であるが、これは、拡散
分離領域17のみでは各素子間の耐圧を充分に採れない場
合に形成するものである。
違点は、拡散分離領域18の有無であるが、これは、拡散
分離領域17のみでは各素子間の耐圧を充分に採れない場
合に形成するものである。
前記したようなことから、本発明に依るOEICに於いて
は、電界効果トランジスタのチャネルとして動作可能な
程度に高濃度（例えば２×1018〔cm-3〕）の不純物がド
ーピングされたバリヤ層（例えばバリヤ層23A）並びに
ウエル層（例えばウエル層23B）で構成され且つ上下か
ら半絶縁性クラッド層（例えばクラッド層22及び24）で
挟まれた多重量子井戸（例えばMQW23）と、表面から該
多重量子井戸に達する電極コンタクト領域（例えばｐ型
電極コンタクト領域25或いはｎ型電極コンタクト領域26
など）を有する諸素子と、該諸素子の周辺に形成されて
少なくとも前記不純物がドーピングされたバリヤ層を越
えて前記半絶縁性クラッド層まで達して前記諸素子間を
電気的に分離する素子間分離領域（例えば溝38或いは不
純物拡散領域39など）とを備えている。
は、電界効果トランジスタのチャネルとして動作可能な
程度に高濃度（例えば２×1018〔cm-3〕）の不純物がド
ーピングされたバリヤ層（例えばバリヤ層23A）並びに
ウエル層（例えばウエル層23B）で構成され且つ上下か
ら半絶縁性クラッド層（例えばクラッド層22及び24）で
挟まれた多重量子井戸（例えばMQW23）と、表面から該
多重量子井戸に達する電極コンタクト領域（例えばｐ型
電極コンタクト領域25或いはｎ型電極コンタクト領域26
など）を有する諸素子と、該諸素子の周辺に形成されて
少なくとも前記不純物がドーピングされたバリヤ層を越
えて前記半絶縁性クラッド層まで達して前記諸素子間を
電気的に分離する素子間分離領域（例えば溝38或いは不
純物拡散領域39など）とを備えている。
前記手段を採ることに依り、不純物がドーピングされ
たMQWを光素子及び電子素子に共通に用いることが可能
となるので、FETなどの集積化が大変容易となり、しか
も、素子間分離が確実に行われることから、MQWを共通
にしていても、諸素子間の干渉は殆ど発生せず、前記FE
Tをはじめ諸素子の動作は安定である。
たMQWを光素子及び電子素子に共通に用いることが可能
となるので、FETなどの集積化が大変容易となり、しか
も、素子間分離が確実に行われることから、MQWを共通
にしていても、諸素子間の干渉は殆ど発生せず、前記FE
Tをはじめ諸素子の動作は安定である。
第４図は本発明一実施例の要部切断側面図を表してい
る。
る。
図に於いて、21は半絶縁性にしたGaAs基板、22はHRAl
0.45Ga0.55Asクラッド層、23はMQW、24はHRAl0.45Ga
0.55Asクラッド層、25はZnをドープしたｐ型電極コンタ
クト領域、26はSiをドープしたｎ型電極コンタクト領
域、27はSiをドープしたｎ型ソース領域、28はSiをドー
プしたｎ型ドレイン領域、29並びに30はSiをドープした
ｎ型電極コンタクト領域、31は半導体レーザに於けるAu
Znからなるｐ側電極、32は半導体レーザに於けるAuGeか
らなるｎ側電極、33並びに34はAuGeからなるソース電極
及びドレイン電極、35はAlからなるゲート電極、36並び
に37は半導体受光素子に於けるAuGeからなる電極、38は
素子間分離領域である溝をそれぞれ示している。
0.45Ga0.55Asクラッド層、23はMQW、24はHRAl0.45Ga
0.55Asクラッド層、25はZnをドープしたｐ型電極コンタ
クト領域、26はSiをドープしたｎ型電極コンタクト領
域、27はSiをドープしたｎ型ソース領域、28はSiをドー
プしたｎ型ドレイン領域、29並びに30はSiをドープした
ｎ型電極コンタクト領域、31は半導体レーザに於けるAu
Znからなるｐ側電極、32は半導体レーザに於けるAuGeか
らなるｎ側電極、33並びに34はAuGeからなるソース電極
及びドレイン電極、35はAlからなるゲート電極、36並び
に37は半導体受光素子に於けるAuGeからなる電極、38は
素子間分離領域である溝をそれぞれ示している。
第５図はMQW近傍の拡大要部切断側面図であり、ま
た、第６図は該MQWの組成を表す線図であって、第４図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
た、第６図は該MQWの組成を表す線図であって、第４図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
図に於いて、23AはAlXGa1-XAsバリヤ層、23BはGaAsウ
エル層、LBはバリヤ層23Aの厚さ、LZはウエル層23Bの厚
さをそれぞれ示している。
エル層、LBはバリヤ層23Aの厚さ、LZはウエル層23Bの厚
さをそれぞれ示している。
次に、前記各部分について、更に具体的に説明する。
HRAl0.45Ga0.55Asクラッド層22及び24は例えば分子線
エピタキシャル成長（molecular beam epitaxy:MBE）
法を適用し、且つ、微量のO2をドーピングすることで実
現することができる。
エピタキシャル成長（molecular beam epitaxy:MBE）
法を適用し、且つ、微量のO2をドーピングすることで実
現することができる。
MQW23は、バリヤ層23Aで挟まれた５層のウエル層23B
からなっていて、バリヤ層23Aの厚さLBは約80〔Å〕〜1
20〔Å〕程度、好ましくは100〔Å〕であり、ウエル層2
3Bの厚さLZ約60〔Å〕〜100〔Å〕程度、好ましくは80
〔Å〕である。バリヤ層23Aの組成、即ち、ｘ値は0.2〜
0.45、好ましくは0.3である。バリヤ層23Aには例えばSi
を２×1018〔cm-3〕程度にドーピングしてあるが、この
ドーピングはバリヤ層23Aの厚さ方向の略中央部分にの
み制限し、ウエル層23BにSiが拡散されてキャリヤの移
動度が低下することを防止すると良い。
からなっていて、バリヤ層23Aの厚さLBは約80〔Å〕〜1
20〔Å〕程度、好ましくは100〔Å〕であり、ウエル層2
3Bの厚さLZ約60〔Å〕〜100〔Å〕程度、好ましくは80
〔Å〕である。バリヤ層23Aの組成、即ち、ｘ値は0.2〜
0.45、好ましくは0.3である。バリヤ層23Aには例えばSi
を２×1018〔cm-3〕程度にドーピングしてあるが、この
ドーピングはバリヤ層23Aの厚さ方向の略中央部分にの
み制限し、ウエル層23BにSiが拡散されてキャリヤの移
動度が低下することを防止すると良い。
溝38は配線プロセスに於ける歩留りを向上させる為、
なだらかな傾斜をもつように形成すると良く、それに
は、エッチング・マスクであるフォト・レジスト膜のベ
ーキングを行ってエッジに円みをもたせ、イオン・ミリ
ング法を適用し、そのフォト・レジスト膜の形状を転写
する技術を用いることができる。
なだらかな傾斜をもつように形成すると良く、それに
は、エッチング・マスクであるフォト・レジスト膜のベ
ーキングを行ってエッジに円みをもたせ、イオン・ミリ
ング法を適用し、そのフォト・レジスト膜の形状を転写
する技術を用いることができる。
この実施例では、半導体レーザ、FET、半導体受光素
子が集積化されているが、必要あれば、その外の種類の
素子も集積化できることは云うまでもない。
子が集積化されているが、必要あれば、その外の種類の
素子も集積化できることは云うまでもない。
第７図は本発明に於ける他の実施例の要部切断側面図
を表し、第４図乃至第６図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとする。
を表し、第４図乃至第６図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとする。
本実施例が第４図乃至第６図について説明した実施例
と相違する点は、素子間分離領域として溝38の代わりに
不純物拡散領域39を形成したことである。
と相違する点は、素子間分離領域として溝38の代わりに
不純物拡散領域39を形成したことである。
この不純物拡散領域39を形成するには、二酸化シリコ
ン膜或いは窒化シリコン膜などからなるマスクを形成
し、ソースとしてZnAs2を用い、真空中で温度約600
〔℃〕、約４〔時間〕程度の拡散を行うことで、その深
さを約３〔μｍ〕程度以上にすることができる。
ン膜或いは窒化シリコン膜などからなるマスクを形成
し、ソースとしてZnAs2を用い、真空中で温度約600
〔℃〕、約４〔時間〕程度の拡散を行うことで、その深
さを約３〔μｍ〕程度以上にすることができる。
本実施例に於いては、不純物拡散領域39で構成された
素子間分離領域の点を除き、各部分の構成は第４図乃至
第６図について説明した実施例と全く変わりない。
素子間分離領域の点を除き、各部分の構成は第４図乃至
第６図について説明した実施例と全く変わりない。
ところで、第４図乃至第６図について説明した何れの
実施例に於いても、MQW23ひ於けるバリヤ層23AにはSiを
ドーピングしてｎ型にするものとして説明したが、これ
に限られず、ｐ型にすることも可能である。
実施例に於いても、MQW23ひ於けるバリヤ層23AにはSiを
ドーピングしてｎ型にするものとして説明したが、これ
に限られず、ｐ型にすることも可能である。
第８図はMQW23に於けるバリヤ層23Aをｐ型となるよう
にドーピングした場合の実施例に於ける受光素子部分近
傍に関する要部切断側面図を表し、第４図乃至第７図に
於いて用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
にドーピングした場合の実施例に於ける受光素子部分近
傍に関する要部切断側面図を表し、第４図乃至第７図に
於いて用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
図に於いて、29′並びに30′はｐ型電極コンタクト領
域、39′は素子間分離領域であるｎ型不純物拡散領域を
それぞれ示している。
域、39′は素子間分離領域であるｎ型不純物拡散領域を
それぞれ示している。
MQW23に於けるバリヤ層23Aをｐ型にするには、例えば
Beを約１×1017〔cm-3〕程度にドーピングすると良く、
その場合、図示されているように、電極コンタクト領域
29′及び30′はZnなどを拡散してｐ型とし、また、不純
物拡散領域39′はSiなどを拡散してｎ型とするものであ
る。
Beを約１×1017〔cm-3〕程度にドーピングすると良く、
その場合、図示されているように、電極コンタクト領域
29′及び30′はZnなどを拡散してｐ型とし、また、不純
物拡散領域39′はSiなどを拡散してｎ型とするものであ
る。
本発明に依る光電子集積回路装置に於いては、不純物
を含有するMQWを集積化された諸素子の活性層やチャネ
ル層として共通に使用し、また、それら諸素子の周辺に
は素子間分離領域を形成してある。
を含有するMQWを集積化された諸素子の活性層やチャネ
ル層として共通に使用し、また、それら諸素子の周辺に
は素子間分離領域を形成してある。
前記構成を採ることに依り、FETなどの集積化が大変
容易となり、しかも、素子間分離が確実に行われている
ことから、MQWを共通にしていても、諸素子間の干渉は
殆ど発生せず、前記FETをはじめ諸素子の動作は安定で
あり、また、装置全体は良好にプレーナ化されている。
容易となり、しかも、素子間分離が確実に行われている
ことから、MQWを共通にしていても、諸素子間の干渉は
殆ど発生せず、前記FETをはじめ諸素子の動作は安定で
あり、また、装置全体は良好にプレーナ化されている。
第１図は本発明の原理を説明する為のOEICの要部切断斜
面図、第２図及び第３図は同じく本発明の原理を説明す
る為のOEICの要部切断斜面図、第４図は本発明一実施例
の要部切断側面図、第５図はMQW近傍の拡大要部切断側
面図、第６図はMQWに於ける組成に関する線図、第７図
は本発明に於ける他の実施例の要部切断側面図、第８図
は本発明に於ける更に他の実施例の要部切断側面図、第
９図及び第10図は従来例の要部切断側面図をそれぞれ表
している。 図に於いて、21は半絶縁性にしたGaAs基板、22はHRAl
0.45Ga0.55Asクラッド層、23はMQW、24はHRAl0.45Ga
0.55Asクラッド層、25はZnをドープしたｐ型電極コンタ
クト領域、26はSiをドープしたｎ型電極コンタクト領
域、27はSiをドープしたｎ型ソース領域、28はSiをドー
プしたｎ型ドレイン領域、29並びに30はSiをドープした
ｎ型電極コンタクト領域、31は半導体レーザに於けるAu
Znからなるｐ側電極、32は半導体レーザに於けるAuGeか
らなるｎ側電極、33並びに34はAuGeからなるソース電極
及びドレイン電極、35はAlからなるゲート電極、36並び
に37は半導体受光素子に於けるAuGeからなる電極、38は
素子間分離領域である溝をそれぞれ示している。
面図、第２図及び第３図は同じく本発明の原理を説明す
る為のOEICの要部切断斜面図、第４図は本発明一実施例
の要部切断側面図、第５図はMQW近傍の拡大要部切断側
面図、第６図はMQWに於ける組成に関する線図、第７図
は本発明に於ける他の実施例の要部切断側面図、第８図
は本発明に於ける更に他の実施例の要部切断側面図、第
９図及び第10図は従来例の要部切断側面図をそれぞれ表
している。 図に於いて、21は半絶縁性にしたGaAs基板、22はHRAl
0.45Ga0.55Asクラッド層、23はMQW、24はHRAl0.45Ga
0.55Asクラッド層、25はZnをドープしたｐ型電極コンタ
クト領域、26はSiをドープしたｎ型電極コンタクト領
域、27はSiをドープしたｎ型ソース領域、28はSiをドー
プしたｎ型ドレイン領域、29並びに30はSiをドープした
ｎ型電極コンタクト領域、31は半導体レーザに於けるAu
Znからなるｐ側電極、32は半導体レーザに於けるAuGeか
らなるｎ側電極、33並びに34はAuGeからなるソース電極
及びドレイン電極、35はAlからなるゲート電極、36並び
に37は半導体受光素子に於けるAuGeからなる電極、38は
素子間分離領域である溝をそれぞれ示している。
Claims (1)
- 【請求項１】電界効果トランジスタのチャネルとして動
作可能な程度に高濃度の不純物がドーピングされたバリ
ヤ層並びにウエル層で構成され且つ上下から半絶縁性ク
ラッド層で挟まれた多重量子井戸と、 表面から該多重量子井戸に達する電極コンタクト領域を
有する諸素子と、 該諸素子の周辺に形成されて少なくとも前記不純物がド
ーピングされたバリヤ層を越えて前記半絶縁性クラット
層まで達して前記諸素子間を電気的に分離する素子間分
離領域と を備えてなることを特徴とする光電子集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62215249A JP2592265B2 (ja) | 1987-08-31 | 1987-08-31 | 光電子集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62215249A JP2592265B2 (ja) | 1987-08-31 | 1987-08-31 | 光電子集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6459885A JPS6459885A (en) | 1989-03-07 |
| JP2592265B2 true JP2592265B2 (ja) | 1997-03-19 |
Family
ID=16669186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62215249A Expired - Lifetime JP2592265B2 (ja) | 1987-08-31 | 1987-08-31 | 光電子集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592265B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237415A (en) * | 1989-04-27 | 1993-08-17 | Victor Company Of Japan, Ltd. | Ghost canceler with adaptive transversal filter |
| JPH0752922B2 (ja) * | 1989-12-27 | 1995-06-05 | 日本ビクター株式会社 | ゴースト除去装置 |
-
1987
- 1987-08-31 JP JP62215249A patent/JP2592265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6459885A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0233725B1 (en) | Opto-Electronic Device and Method for its Manufacture | |
| US5822349A (en) | Semiconductor device and method of manufacturing the same | |
| EP0540233A1 (en) | Planar FET-SEED integrated circuits | |
| US5003359A (en) | Optoelectronic integrated circuit | |
| JPS63175489A (ja) | 半導体装置 | |
| JPH0156548B2 (ja) | ||
| US5886370A (en) | Edge-emitting semiconductor lasers | |
| US4995049A (en) | Optoelectronic integrated circuit | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| US5917847A (en) | Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures | |
| JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
| US10554018B2 (en) | Hybrid vertical current injection electro-optical device with refractive-index-matched current blocking layer | |
| US6002142A (en) | Integrated optoelectronic structures incorporating P-type and N-type layer disordered regions | |
| JP2592265B2 (ja) | 光電子集積回路装置 | |
| US4888781A (en) | Semiconductor laser | |
| EP0487192A2 (en) | Opto-electronic integrated circuit having a transmitter of long wavelength | |
| US6031857A (en) | Semiconductor device having a current-constricting spaces and method of manufacturing the device | |
| JP3726398B2 (ja) | 半導体装置 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| JPH05307200A (ja) | 導波路型光スイッチ及びその製造方法 | |
| US6081000A (en) | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof | |
| JPH01212483A (ja) | 半導体装置 | |
| KR950013437B1 (ko) | 광전집적회로 장치 및 그 제조방법 | |
| JP2550711B2 (ja) | 半導体レーザ |