JPS6130057A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6130057A JPS6130057A JP15190384A JP15190384A JPS6130057A JP S6130057 A JPS6130057 A JP S6130057A JP 15190384 A JP15190384 A JP 15190384A JP 15190384 A JP15190384 A JP 15190384A JP S6130057 A JPS6130057 A JP S6130057A
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- semiconductor device
- metal
- chip
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体チップを収納するチップ収納凹部を
有したパッケージ本体とこのパッケージ本体のチップ収
納凹部を密封する蓋体とを備えた半導体装置に関するも
のである。
有したパッケージ本体とこのパッケージ本体のチップ収
納凹部を密封する蓋体とを備えた半導体装置に関するも
のである。
第１図は例えば〔日本マイクロエレクトロニクス協会編
１９８１年１月２５日発行’ＩＣ化実装技術。
１９８１年１月２５日発行’ＩＣ化実装技術。
−Ｐ１Ｂ７図６．８ （ｅ） ）に示されているような
この種の中空プラスチックタイプの半導体装置であシ、
図１ζおいて（１）及び＜２） １．を薄い金属板から
なるリードフレームのリード及びダイパッド、（３）は
このダイパッド＜２） 、ｔ：にハンダ等によって付着
され、リード（１）とはボンディングワイヤ（４）を介
して電気的に接続される半導体チップ、（６）はリード
（１）及びダイパッド（２Ｊと一体成形され、半：８体
チップ（３）が収納される収納部（６）を有した樹脂か
らなるパッケージ本体、（７）はこのパラ・ケージ本体
（５）に樹脂接着剤（８）を用いて接着された蓋体であ
る。
この種の中空プラスチックタイプの半導体装置であシ、
図１ζおいて（１）及び＜２） １．を薄い金属板から
なるリードフレームのリード及びダイパッド、（３）は
このダイパッド＜２） 、ｔ：にハンダ等によって付着
され、リード（１）とはボンディングワイヤ（４）を介
して電気的に接続される半導体チップ、（６）はリード
（１）及びダイパッド（２Ｊと一体成形され、半：８体
チップ（３）が収納される収納部（６）を有した樹脂か
らなるパッケージ本体、（７）はこのパラ・ケージ本体
（５）に樹脂接着剤（８）を用いて接着された蓋体であ
る。
このように構成された半導体装置に於ては、樹脂からな
るパッケージ本体（５）と蓋体（７）とを樹脂接着剤（
８）にて接着゛しているため、耐湿性等の面がら性に問
題を有するものであった。
るパッケージ本体（５）と蓋体（７）とを樹脂接着剤（
８）にて接着゛しているため、耐湿性等の面がら性に問
題を有するものであった。
この発明は上記した点に鑑みてなされたものであシ、半
導体チップを収納するチップ収納凹部を有する樹脂から
なるパッケージ本体と、このパッケージ本体のチップ収
納凹部を密封する蓋体とを備えたものにおいて、パッケ
ージ本体のチップ収納凹部開口端全周に亘って少なくと
も表面が露出して埋込まれたシールリングを設けるとと
もに蓋体のシールリング対向面を少なくとも金属面とし
て、この金属面とシールリングとを金属接合するように
し、パッケージ本体におけるチップ収納凹部の密封性を
高めるとと−に耐湿性等に対し信頼性に富む半導体装置
を提案するものである。
導体チップを収納するチップ収納凹部を有する樹脂から
なるパッケージ本体と、このパッケージ本体のチップ収
納凹部を密封する蓋体とを備えたものにおいて、パッケ
ージ本体のチップ収納凹部開口端全周に亘って少なくと
も表面が露出して埋込まれたシールリングを設けるとと
もに蓋体のシールリング対向面を少なくとも金属面とし
て、この金属面とシールリングとを金属接合するように
し、パッケージ本体におけるチップ収納凹部の密封性を
高めるとと−に耐湿性等に対し信頼性に富む半導体装置
を提案するものである。
以下にこの発明の一実施例を第２図及び第８図に基づい
て説明すると、図において、ｅ）は薄い金属板のリード
（１１）及びグイバット（ロ）よりなシ、グイバット（
ロ）がリード（２）に対し窪んだ形状のリードフレーム
、幹はリードフレーム■及びレールリング（２）と一体
成形され、半導体チップ（３）を収納するテップ収納部
（６）を有した熱硬化性樹脂に無機質充てん材を混合し
た樹脂からなるパッケージ本体で、チップ収納凹部（６
）の底面（Ｓａ） Ｓつまレダイパットａη載置面、が
リードＯすの載置面（９ｂ）より低く形成されているも
のである。ａａは上記チップ収納凹部（６）に於ける開
口端全周に頁って表面が露出して埋込まれ、パッケージ
本体口の接合部分とｒＪる裏面に粗い凹凸を有する金Ｆ
ｌ製のレールリングで、パッケージ本体いを形成する際
に一体的醗ζ成形されるものである。Ｑ（ｌはこのシー
ルリング６場にろう材四により接着されたコバール等の
金属からひる蓋体であるー 次にこの杼に構成された半導体装置の製造方法を説明す
る。まず、リードフレーム■及びシールリングＧ３を一
体醗ζしてパッケージ本体（ロ）を形成し、次に半導体
チップ（３）をダイパッド←℃に装着した後、半導体チ
ップ（３）の所望の電極・と、リード叫とのワイヤボン
ドを行う。その後高温状態にて溶けているろう材、例え
ば２１０″Ｃ程度で溶けている半田を用いて、パッケー
ジ本体（ロ）に埋込まれたシールリング（至）の露出表
面と蓋体α４におけるＪ：Ｅ露出表面に対向する面とを
接合し、を記チップ収納凹部（６）を密封させ、完成さ
せるものである。この時ろう材（ト）が高温状態１とな
るものの、シールリング（至）が金属であるため溶解す
ることはなく、シかも、樹脂からなるパッケージ本体（
ロ）に対してもシールリング謁が温度に対し緩和作用を
果たすため、パッケージ本体口における温度の影響もほ
とんどないものである。
て説明すると、図において、ｅ）は薄い金属板のリード
（１１）及びグイバット（ロ）よりなシ、グイバット（
ロ）がリード（２）に対し窪んだ形状のリードフレーム
、幹はリードフレーム■及びレールリング（２）と一体
成形され、半導体チップ（３）を収納するテップ収納部
（６）を有した熱硬化性樹脂に無機質充てん材を混合し
た樹脂からなるパッケージ本体で、チップ収納凹部（６
）の底面（Ｓａ） Ｓつまレダイパットａη載置面、が
リードＯすの載置面（９ｂ）より低く形成されているも
のである。ａａは上記チップ収納凹部（６）に於ける開
口端全周に頁って表面が露出して埋込まれ、パッケージ
本体口の接合部分とｒＪる裏面に粗い凹凸を有する金Ｆ
ｌ製のレールリングで、パッケージ本体いを形成する際
に一体的醗ζ成形されるものである。Ｑ（ｌはこのシー
ルリング６場にろう材四により接着されたコバール等の
金属からひる蓋体であるー 次にこの杼に構成された半導体装置の製造方法を説明す
る。まず、リードフレーム■及びシールリングＧ３を一
体醗ζしてパッケージ本体（ロ）を形成し、次に半導体
チップ（３）をダイパッド←℃に装着した後、半導体チ
ップ（３）の所望の電極・と、リード叫とのワイヤボン
ドを行う。その後高温状態にて溶けているろう材、例え
ば２１０″Ｃ程度で溶けている半田を用いて、パッケー
ジ本体（ロ）に埋込まれたシールリング（至）の露出表
面と蓋体α４におけるＪ：Ｅ露出表面に対向する面とを
接合し、を記チップ収納凹部（６）を密封させ、完成さ
せるものである。この時ろう材（ト）が高温状態１とな
るものの、シールリング（至）が金属であるため溶解す
ることはなく、シかも、樹脂からなるパッケージ本体（
ロ）に対してもシールリング謁が温度に対し緩和作用を
果たすため、パッケージ本体口における温度の影響もほ
とんどないものである。
従って、上記の様に構成された半導体装置にあってはシ
ールリング（至）がパッケージ本体＠に埋込まれ、この
シールリング（至）と蓋体（ロ）とをろう材（至）にて
接合しているため、第１図に示した樹脂接着材にて接合
したものに対しチップ収納凹部（６）の密封構造は高め
られ、かつ良好な耐湿性が得られるものである。
ールリング（至）がパッケージ本体＠に埋込まれ、この
シールリング（至）と蓋体（ロ）とをろう材（至）にて
接合しているため、第１図に示した樹脂接着材にて接合
したものに対しチップ収納凹部（６）の密封構造は高め
られ、かつ良好な耐湿性が得られるものである。
第４因はこの発明の他の実施例を示すものであシ、上記
第２図に示したものに対し、シールリνグ（至）におけ
るチップ収納凹部（６）開口端表面の一部をパッケージ
本体口で覆うようにしたものである。
第２図に示したものに対し、シールリνグ（至）におけ
るチップ収納凹部（６）開口端表面の一部をパッケージ
本体口で覆うようにしたものである。
このよう１こすればシールリング（至）の固定強度は高
まシ更にはチップ収納凹部（６）の密封性も高まるもの
である。
まシ更にはチップ収納凹部（６）の密封性も高まるもの
である。
なお、を記実施例に於ては金属の蓋体０＜とシールリン
グ０３との接合をろう材−を用いて行ったが、蓋体Ｑ４
１とシールリング（２）とを電気抵抗溶接によって直接
付着しても良くその際には、シールリング（至）及び蓋
体ａくを橘成する金属に電気抵抗溶接の可能なものを用
いれば良い。
グ０３との接合をろう材−を用いて行ったが、蓋体Ｑ４
１とシールリング（２）とを電気抵抗溶接によって直接
付着しても良くその際には、シールリング（至）及び蓋
体ａくを橘成する金属に電気抵抗溶接の可能なものを用
いれば良い。
また、Ｊ：紀実施例に於ては、蓋体α◆を金属からなる
ものとしたがシールリング（２）の露出表面に対向する
面にメタライズが施さすｔた透光性のガラスあるいはシ
ールリング（至）の露出表面に対向する面にメタライズ
が施された樹脂からなるものでも良く、要は蓋体α◆と
じて、シールリング斡の無比表面に対向する面が少なく
とも金属面となっているものであわば同様の効果を奏す
るものである。
ものとしたがシールリング（２）の露出表面に対向する
面にメタライズが施さすｔた透光性のガラスあるいはシ
ールリング（至）の露出表面に対向する面にメタライズ
が施された樹脂からなるものでも良く、要は蓋体α◆と
じて、シールリング斡の無比表面に対向する面が少なく
とも金属面となっているものであわば同様の効果を奏す
るものである。
この発明は以と説明した通り、半導体チップが収納され
るチップ収納凹部を有した樹脂からなるパッケージ本体
と一体、このパッケージ本体のチップ収納凹部を密封す
る蓋体とを備えたものにおいて、パッケージ本体のチッ
プ収納凹部開口端全周に亘って少なくとも表面が露出し
て埋込まれたシールリングを設け、かつ蓋体におけるシ
ールリングの露出表面と対向する面を金属面とし、この
金属面とシールリングの露出表面とを金属接合したので
、パッケージ本体におけるチップ収納凹部の密封性が向
ｔするとともにパッケージ本体と蓋体との接合部におけ
る耐湿性も向ｔするという効果を有するものである。
るチップ収納凹部を有した樹脂からなるパッケージ本体
と一体、このパッケージ本体のチップ収納凹部を密封す
る蓋体とを備えたものにおいて、パッケージ本体のチッ
プ収納凹部開口端全周に亘って少なくとも表面が露出し
て埋込まれたシールリングを設け、かつ蓋体におけるシ
ールリングの露出表面と対向する面を金属面とし、この
金属面とシールリングの露出表面とを金属接合したので
、パッケージ本体におけるチップ収納凹部の密封性が向
ｔするとともにパッケージ本体と蓋体との接合部におけ
る耐湿性も向ｔするという効果を有するものである。
第１図は、従来の半導体装置を示す断面図、第る。
図に於て、（３）は半導体チップ、（６）はチップ収納
凹部、口はパッケージ本体、（至）はシールリング、α
◆は蓋体である。 なお各図中同一符号は同一または相当部分を示すものと
する。 −代理人 大岩増雄 第１図 第２図 第３図 第４図 手続補正書（自発） ｌ、事件の表示 特願昭 ５９−１５１９０８号３
、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 （１）明細書の発明の詳細な説明の欄。 ６、補正の内容 （１）明細書中筒８頁第８行に「パッケージ本体と一体
、」とあるのを「パッケージ本体と、」と訂正する。 以上
凹部、口はパッケージ本体、（至）はシールリング、α
◆は蓋体である。 なお各図中同一符号は同一または相当部分を示すものと
する。 −代理人 大岩増雄 第１図 第２図 第３図 第４図 手続補正書（自発） ｌ、事件の表示 特願昭 ５９−１５１９０８号３
、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 （１）明細書の発明の詳細な説明の欄。 ６、補正の内容 （１）明細書中筒８頁第８行に「パッケージ本体と一体
、」とあるのを「パッケージ本体と、」と訂正する。 以上
Claims (8)
- （１）半導体チップが収納されるチップ収納凹部を有し
た樹脂からなるパッケージ本体と、上記チップ収納凹部
に於ける開口端全周にわたつて少なくとも表面が露出し
て埋込まれた金属からなるシールリング、このシールリ
ングの露出した表面に対向した面が少なくとも金属面か
らなり、この金属面と上記シールリングの露出表面とが
金属接合された蓋体とを備えた半導体装置。 - （２）シールリングは、パッケージ本体との接合面とな
る裏面が凹凸形成されているものである特許請求の範囲
第１項記載の半導体装置。 - （３）パッケージ本体は、熱硬化性樹脂であることを特
徴とする特許請求の範囲第１項または第２項記載の半導
体装置。 - （４）金属接合は、ろう付けであることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の半
導体装置。 - （５）収納凹部底面は一体成形されるリードフレームの
リード載置面より低く形成されていることを特徴とする
特許請求の範囲第１項ないし第４項のいずれかに記載の
半導体装置。 - （６）蓋体及びシールリングは、互いに電気抵抗溶接可
能な金属であることを特徴とする特許請求の範囲第１項
ないし第８項のいずれかに記載の半導体装置。 - （７）蓋体はシールリングの露出表面に対向した面がメ
タライズされた樹脂からなることを特徴とする特許請求
の範囲第１項ないし第５項のいずれかに記載の半導体装
置。 - （８）蓋体はシールリングの露出表面に対向して面がメ
タライズされたガラスからなることを特徴とする特許請
求の範囲第１項ないし第５項のいずれかに記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190384A JPS6130057A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190384A JPS6130057A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130057A true JPS6130057A (ja) | 1986-02-12 |
Family
ID=15528707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15190384A Pending JPS6130057A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928025A2 (en) * | 1997-12-27 | 1999-07-07 | TDK Corporation | Wiring board and process for the production thereof |
| JP2006121278A (ja) * | 2004-10-20 | 2006-05-11 | Matsushita Electric Ind Co Ltd | アンテナ装置及びこれを用いた通信システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832435A (ja) * | 1981-08-20 | 1983-02-25 | Nec Corp | 半導体装置 |
-
1984
- 1984-07-20 JP JP15190384A patent/JPS6130057A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832435A (ja) * | 1981-08-20 | 1983-02-25 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928025A2 (en) * | 1997-12-27 | 1999-07-07 | TDK Corporation | Wiring board and process for the production thereof |
| EP0928025A3 (en) * | 1997-12-27 | 2000-04-12 | TDK Corporation | Wiring board and process for the production thereof |
| US6204454B1 (en) | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
| JP2006121278A (ja) * | 2004-10-20 | 2006-05-11 | Matsushita Electric Ind Co Ltd | アンテナ装置及びこれを用いた通信システム |
| JP4631388B2 (ja) * | 2004-10-20 | 2011-02-16 | パナソニック株式会社 | アンテナ装置及びこれを用いた通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| JPS6249741B2 (ja) | ||
| EP0090566A2 (en) | Semiconductor device package | |
| JPS6130057A (ja) | 半導体装置 | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| JPS58127474A (ja) | 固体撮像装置 | |
| JPS60171733A (ja) | 半導体装置 | |
| JPS628033B2 (ja) | ||
| JPS63151053A (ja) | 半導体装置 | |
| JPH03114247A (ja) | パッケージ型半導体装置 | |
| KR200150506Y1 (ko) | 세라믹 패키지 | |
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JPH0567069B2 (ja) | ||
| JPS5889844A (ja) | 樹脂封止型半導体装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPS6053060A (ja) | 半導体装置およびその製造方法 | |
| JPS62166553A (ja) | 樹脂封止型半導体装置 | |
| JPS5814553A (ja) | 半導体装置 | |
| JPS6143456A (ja) | 半導体装置 | |
| JPH03169057A (ja) | 半導体装置 | |
| JPS62120053A (ja) | 樹脂封止半導体装置の製造方法 | |
| JPS6222455B2 (ja) | ||
| JPH0739237Y2 (ja) | 半導体装置 | |
| JPS6030155A (ja) | 混成集積回路モジュ−ル |