JPS6030155A - 混成集積回路モジュ−ル - Google Patents

混成集積回路モジュ−ル

Info

Publication number
JPS6030155A
JPS6030155A JP58138475A JP13847583A JPS6030155A JP S6030155 A JPS6030155 A JP S6030155A JP 58138475 A JP58138475 A JP 58138475A JP 13847583 A JP13847583 A JP 13847583A JP S6030155 A JPS6030155 A JP S6030155A
Authority
JP
Japan
Prior art keywords
chip
chips
mini
caps
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58138475A
Other languages
English (en)
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58138475A priority Critical patent/JPS6030155A/ja
Publication of JPS6030155A publication Critical patent/JPS6030155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の技術分野］ 本発明は基板上に装着したＩＣデツプを封止する封止方
法を改良した混成集積回路モジュールに関する。
［発明の技術的背引］ 従来、基板上に装着したＩＣデツプを封止する封止方法
としては、代表的な方法として、２通りの方法が知られ
ている。
すなわら、１つの方法は第１図に示すように、基板３上
にＩＣチップ１を装着し、このＩＣチップ１をワイヤ２
で基板３上に形成されたボンディングバットにワイヤボ
ンティングした後、ずへＣのＩＣチップ１を１つのキ１
１ツブ５により１ｊ止Ｊるハーメデックシール法であり
、他の方法は第２図に示すように、基板上の各ＩＣデツ
プ１を直接樹脂６によりモールドパックηる方法である
。
「背景技術の問題点」 従来のＩＣチップの封止方法のうち、ハーメデックシー
ルによる第１図の方法では、基板３上の多数のＩＣチッ
プ１を１つのキャップ５Ｃ゛封止しでいるために、この
ＩＣチップ１のうち、不良のＩＣチップが発生した場合
に、この不良のＩＣチップを交換する際、キャップ５を
取り外Ｊと他のＩＣチップも露出されてしまうことによ
り、他のＩＣチップに傷をつけてしまったり、酸化させ
てしまったりの不良が発生するおそれがあった。
また、モールドパックによる第２図に示す方法では、Ｉ
Ｃチップ１上に直接４１Ｔ４脂６をモールｉ〜している
ために、ＩＣチップ１と基板３」二のボンデイングパッ
トとを接続するワイヤ２を樹脂６が潰してしまったり、
基板３上のボンディングパットに樹脂６が直接付着して
しまい再ポンディングできないため、不良の【Ｃチップ
の交換ができない場合があり、またこのモールドパック
にｊ：る方法では、ＩＣデツプ１に対する防湿性にも多
少の難点があった。
［発明の目的］ 本発明はかかる従来の難点を解消すべくなされたもので
、良品のＩＣチップに（ｉをつけないで不良のＩＣチッ
プの交換がぐぎ、かつ耐湿性に優れた封止方法による混
成集積回路モジュールを提供することを目的とするもの
である。
［発明の概要］ すなわち本発明は、基板上に装着したＩＣチップをワイ
ヤボンディングし、このワイヤボンディングしたＩＣチ
ップを１個または数個ずつミニキャップによりハーメチ
ックシールし、このミニキ髪７ツブの外面を樹脂により
モールドパックしてなることを特徴とする混成集積回路
モジュールであう。
［発明の実施例］ 以下本発明の詳細を図面に示゛ナー実施例について説明
する。
第３図は本発明になる混成集積回路上ジュールの一実施
例を示す断面図である。図において基板３上にはＩＣデ
ツプ１が装着され、このＩＣチップ１と基板３上のボン
ディングパットとはワイヤ２によりソイＡ２ボンディン
グされて接続されている。
この各ＩＣチップ１を１個または２．３個の少数（囚ず
つプラスチックやセラミック等からなるミニキャップ７
により、ＩＣチップの酸化防止のための１−１ｅガス中
もしくはＮ２カス中でハーメチックシールし、ハーメチ
ックシール後、ミニキャップ７の外面を樹脂６によりモ
ールドパックすることにより各ＩＣチップ１を封止して
、混成集積回路モジュールが作成される。
このようにして基板３上のＩＣチップ１を１個または数
個ずつ封止することにより、ＩＣチップ１の周辺部分を
中空にした状態で樹脂６によるモールドパックができる
。
「発明の効果」 本発明の混成集積回路モジュールは、基板上のＩＣチッ
プを１個または数個ずつミニキ１７ツブによりハーメチ
ックシールして、このミニキャップの外面に樹脂をモー
ルドパックしく封止して形成されるので不良のＩＣチッ
プが発生しド揚合、この不良のＩＣチップの部分のモー
ルドパックとハーメデックシールを取除くことにより容
易にＩＣチップの交換ができるとともに、ＩＣチップの
周辺部分は中空どなっている７ｊめに樹脂））＜ワイヤ
を潰したり、ボンディングパットに樹脂が直接＋ｔ　＠
しＣ再ポンディグτ′きない等の事故がなく、交換性に
優れ、かつ耐湿性のよい高信頼性の混成集積回路モジュ
ールとなつ°Ｃいる。
【図面の簡単な説明】
第１図および第２図は従来の）１１成集栢回路モジュー
ルの断面図、第３図は本発明になる混成集積回路モジュ
ールの一実施例を示す断面図である。 １・・・・・・・・・・・・ＩＣチップ２・・・・・・
・・・・・・ワイＶ ３・・・・・・・・・・・・基　板 ４・・・・・・・・・・・・リード ５・・・・・・・・・・・・キレツブ ６・・・・・・・・・・・・樹　脂 ７・・・・・・・・・・・・ミニキャップ代理人弁理士
　須　山　佐　−

Claims (1)

    【特許請求の範囲】
  1. （１）基板」二に装着し１こＩＣチップをワイヤボンテ
    ィングし、このワイヤボンディングしたＩＣチップを１
    個まノ〔は数個ずつミニキャップによりハーメチックシ
    ールし、このミニキレツブの外面を樹脂によりモールド
    パックしＣなることを特徴どする混成集積回路モジュー
    ル。
JP58138475A 1983-07-28 1983-07-28 混成集積回路モジュ−ル Pending JPS6030155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58138475A JPS6030155A (ja) 1983-07-28 1983-07-28 混成集積回路モジュ−ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58138475A JPS6030155A (ja) 1983-07-28 1983-07-28 混成集積回路モジュ−ル

Publications (1)

Publication Number Publication Date
JPS6030155A true JPS6030155A (ja) 1985-02-15

Family

ID=15222929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58138475A Pending JPS6030155A (ja) 1983-07-28 1983-07-28 混成集積回路モジュ−ル

Country Status (1)

Country Link
JP (1) JPS6030155A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110143A (ja) * 1983-11-18 1985-06-15 Fuji Xerox Co Ltd 大面積半導体装置
US7692291B2 (en) 2001-04-30 2010-04-06 Samsung Electronics Co., Ltd. Circuit board having a heating means and a hermetically sealed multi-chip package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS459249Y1 (ja) * 1966-10-29 1970-04-30
JPS5413966A (en) * 1977-07-01 1979-02-01 Nippon Electric Co Substrate for multiilayer wiring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS459249Y1 (ja) * 1966-10-29 1970-04-30
JPS5413966A (en) * 1977-07-01 1979-02-01 Nippon Electric Co Substrate for multiilayer wiring

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110143A (ja) * 1983-11-18 1985-06-15 Fuji Xerox Co Ltd 大面積半導体装置
US7692291B2 (en) 2001-04-30 2010-04-06 Samsung Electronics Co., Ltd. Circuit board having a heating means and a hermetically sealed multi-chip package

Similar Documents

Publication Publication Date Title
KR100559062B1 (ko) 반도체소자및그제조방법
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
JPS6030155A (ja) 混成集積回路モジュ−ル
JPS62142341A (ja) 半導体装置およびその製造方法
JPH11126865A (ja) 半導体素子および製造方法
JPS6086851A (ja) 樹脂封止型半導体装置
JPS5998540A (ja) 半導体装置
JPS6370532A (ja) 半導体装置
JPH08236738A (ja) Ｃｃｄモジュールの樹脂封止方法
JP2522182B2 (ja) 半導体装置
JPH04129253A (ja) 半導体パッケージ
JPH01194446A (ja) 半導体チップの樹脂封止用セラミック基板
JP2003318362A (ja) 樹脂封止形半導体装置
JPS5984557A (ja) 多層チツプキヤリアパツケ−ジ
JPH07221255A (ja) 半導体装置の形成方法
JPS63310141A (ja) 半導体装置
JPS6095958A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造
JPH012329A (ja) 樹脂封止用金型
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPS6333851A (ja) Ｉｃパツケ−ジ
JPH0251259A (ja) 半導体装置およびその製造方法
KR20010060880A (ko) 리드 프레임을 이용한 적층 칩 패키지
JPS5833856A (ja) 半導体装置