JPS61294842A - 半導体集積回路用パツケ−ジ - Google Patents

半導体集積回路用パツケ−ジ

Info

Publication number
JPS61294842A
JPS61294842A JP13735485A JP13735485A JPS61294842A JP S61294842 A JPS61294842 A JP S61294842A JP 13735485 A JP13735485 A JP 13735485A JP 13735485 A JP13735485 A JP 13735485A JP S61294842 A JPS61294842 A JP S61294842A
Authority
JP
Japan
Prior art keywords
cap
base
package
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13735485A
Other languages
English (en)
Inventor
Tatsuo Yokoyama
横山　達男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13735485A priority Critical patent/JPS61294842A/ja
Publication of JPS61294842A publication Critical patent/JPS61294842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路用パッケージに関し、特にその
ベースとキャップとの封止方法を改良した半導体集積回
路用パッケージに関する。
〔従来の技術〕
従来の半導体集積回路用パッケージにおける封止方法は
、金属等のキャップを半田付け、又はろう付は等−によ
って直接パッケージのベースに接着される方法であった
。
〔発明が解決しようとする問題点〕
上述した従来例における封止方法は、ベースとキャップ
が接着されている為、半導体集積回路素子（以下チップ
と称す）やチップのバットとベースのバットを接続する
配線（以下リード線と称す）等の状況を見たり、直接バ
ット等に接触するには、キャップの開封が必要であった
が、半田付は又はろう付けされている為に容易に開封出
来ないし、一度開封すると再封止することは困難であっ
た。
〔問題点を解決するための手段〕
本発明の半導体集積回路用パッケージは、チップを内部
に固定したベースと、前記チップを前記ベースの内部に
気密に封止するキャップとを有する半導体集積回路用パ
ッケージにおいて、前記キャップが前記チップを前記ベ
ースの内部に、弾力性を持つ０リングを介して気密に封
止することを特徴とするものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の封止状態の断面図であり、
第２図は第１図の封止前又は開封状態の部分断面図であ
る。図に於て、１はパッケージのベース、２はパッケー
ジのキャップ、３はベース１とキャップ２とを密着させ
る為のＯリング、４はパッケージに搭載されるチップ（
半導体集積回路素子）である。
ベース１とキャップ２の接合部分は、共に凹部を形成し
、封止状態では弾力性のある０リング３がベース１とキ
ャップ２の凹部に挿入され、ベース１とキャップ２が密
着され、チップ４の気密が保持される。開封する時はベ
ース１とキャップ２を引き離せば、キャップ２はベース
１より容易にはずせる構造であるので、何度でも着脱が
容易である。
第３図は本発明の他の実施例の封止状態を示す断面図で
ある。図に於て５はベース１とキャップ２を密着させる
為のおさえ金具である。
第４図は、第３図のおさえ金具を示す見取図である。
第３図に於て、パッケージを封止状態にするには、第４
図のおさえ金具５を４個使用して、ベース１とキャップ
２の四つの辺をおさえれば気密状態が保持され、開封す
るには、おさえ金具５を単にはずせば容易に開封が可能
である。
〔発明の効果〕
以上説明した様に本発明は、パッケージのベースとキャ
ップの封止にＯリングを用いることにより、着脱容易な
気密封止パッケージを構成出来る効果がある。
【図面の簡単な説明】
第１図、第２図は本発明の一実施例の断面図、第３図は
本発明の池の実施例の断面図、第４図は第３図中のおさ
え金具を示す見取図である。 ■・・・ベース、２・・・キャップ、３・・・Ｏリング
、４・・・チップ、５・・・おさえ金具。 茅　１　図 べ一又 茅　２　図 一箒　３　図 ギ　＋　図

Claims (1)

    【特許請求の範囲】
  1. チップを内部に固定したベースと、前記チップを前記ベ
    ースの内部に気密に封止するキャップとを有する半導体
    集積回路用パッケージにおいて、前記キャップが前記チ
    ップを前記ベースの内部に、弾力性を持つＯリングを介
    して気密に封止することを特徴とする半導体集積回路用
    パッケージ。
JP13735485A 1985-06-24 1985-06-24 半導体集積回路用パツケ−ジ Pending JPS61294842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13735485A JPS61294842A (ja) 1985-06-24 1985-06-24 半導体集積回路用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13735485A JPS61294842A (ja) 1985-06-24 1985-06-24 半導体集積回路用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS61294842A true JPS61294842A (ja) 1986-12-25

Family

ID=15196694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13735485A Pending JPS61294842A (ja) 1985-06-24 1985-06-24 半導体集積回路用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS61294842A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692291B2 (en) * 2001-04-30 2010-04-06 Samsung Electronics Co., Ltd. Circuit board having a heating means and a hermetically sealed multi-chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692291B2 (en) * 2001-04-30 2010-04-06 Samsung Electronics Co., Ltd. Circuit board having a heating means and a hermetically sealed multi-chip package

Similar Documents

Publication Publication Date Title
JPS61294842A (ja) 半導体集積回路用パツケ−ジ
JPS6345840A (ja) プラスチツク封着半導体装置
JPS62296448A (ja) 半導体集積回路用パツケ−ジ
KR950024419A (ko) 전자부품과 그제조방법
JPS63164345A (ja) 半導体集積回路用パツケ−ジ
JP2788011B2 (ja) 半導体集積回路装置
JPS63208250A (ja) 集積回路のパツケ−ジ構造
JPH0251256A (ja) 半導体装置用封止キャップ
JPS6334275Y2 (ja)
JPS614251A (ja) 半導体容器
JPH04279052A (ja) 半導体集積回路装置
JPH0636821A (ja) 気密封止パッケージへの同軸型気密コネクタ取付け方法
JPS6276742A (ja) 半導体装置及びその製造方法
JPS62213144A (ja) 集積回路装置
JPS6393136A (ja) トランジスタ装置
JPS63261739A (ja) 半導体装置
JPS6017934A (ja) 半導体装置
JPH02134852A (ja) 樹脂封止型半導体装置
JPS5841653Y2 (ja) 気密端子
JPH07326687A (ja) 電子デバイス用パッケージ
JPH02306657A (ja) 半導体装置
JPS6042273U (ja) 気密端子
JPS63188471A (ja) はんだ枠付きキヤツプ
JPS63226948A (ja) 混成集積装置
JPH04234151A (ja) 半導体装置用中空パッケージ