JPS6276742A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6276742A JPS6276742A JP60216802A JP21680285A JPS6276742A JP S6276742 A JPS6276742 A JP S6276742A JP 60216802 A JP60216802 A JP 60216802A JP 21680285 A JP21680285 A JP 21680285A JP S6276742 A JPS6276742 A JP S6276742A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- lid
- semiconductor device
- cover
- mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は固（Ａｌｆｆｌ像装置のように、半導体チップ
が収納された外囲器をガラスプレーＩ−等の、；一体に
よって月止ザる半導体装置及びその製）貴方法に関する
。
が収納された外囲器をガラスプレーＩ−等の、；一体に
よって月止ザる半導体装置及びその製）貴方法に関する
。
〔発明の技術向背ｎとその問題Ｊ、’Ｘ ）第３図およ
び第４図１よ従来の、固体搬像素子の斜視図およびｒＶ
−ＩＶ線断面図である。この固体に伝装置は複数の亡
ラミック板が積層されて上部開放の外囲器１とマウント
部７の中央部分にマウントされる固体搬像素子等の゛ト
導体Ｔツブ３ど、この半導体デツプ３の電極とボンアイ
ングワイψ４によって接続される複数のり一ド２と、封
着剤６を介してマウント部子上部に接合されるガラスプ
レ−１−等の蓋体５とからなっている。この半導体装置
の組立ては、外囲器１のマウン（一部７に半導体チップ
３を接着し、ボンディングワイへア４によって半導体デ
ツプ３とリード２とを接続した後、封着剤６によって蓋
体５を取り付けることで行なわれる。
び第４図１よ従来の、固体搬像素子の斜視図およびｒＶ
−ＩＶ線断面図である。この固体に伝装置は複数の亡
ラミック板が積層されて上部開放の外囲器１とマウント
部７の中央部分にマウントされる固体搬像素子等の゛ト
導体Ｔツブ３ど、この半導体デツプ３の電極とボンアイ
ングワイψ４によって接続される複数のり一ド２と、封
着剤６を介してマウント部子上部に接合されるガラスプ
レ−１−等の蓋体５とからなっている。この半導体装置
の組立ては、外囲器１のマウン（一部７に半導体チップ
３を接着し、ボンディングワイへア４によって半導体デ
ツプ３とリード２とを接続した後、封着剤６によって蓋
体５を取り付けることで行なわれる。
第５図おＪ：び第６図はこの蓋体５と外囲器１の刈払を
示しでいる。外囲器１のマウント部７の上部開口部の寸
法はａｘｂであり、このマウント部７の間口部に取り付
けられる蓋体５はマウント部７と同形状をなずが、その
寸法は長さ、幅とも部品公差によるギャップαだけ小さ
く、（ａ−α）ｘ（ｂ−α）となっている。従って、こ
のようなギャップαだけ小さな蓋体５をマウント部に取
りｆ」ける場合には、蓋体５を所定の固定位置に正確に
取り付けることができず、第７図のように蓋体５が所定
位置から偏在することがある。そして、このように蓋体
５が偏在すると、気密性を損ない、不良品発生の原因と
なっている。
示しでいる。外囲器１のマウント部７の上部開口部の寸
法はａｘｂであり、このマウント部７の間口部に取り付
けられる蓋体５はマウント部７と同形状をなずが、その
寸法は長さ、幅とも部品公差によるギャップαだけ小さ
く、（ａ−α）ｘ（ｂ−α）となっている。従って、こ
のようなギャップαだけ小さな蓋体５をマウント部に取
りｆ」ける場合には、蓋体５を所定の固定位置に正確に
取り付けることができず、第７図のように蓋体５が所定
位置から偏在することがある。そして、このように蓋体
５が偏在すると、気密性を損ない、不良品発生の原因と
なっている。
〔発明の［１的〕
本発明は上記事情を人頭してなされたもので、蓋体を外
囲器のマウン１一部に正確に取り付１ノることが可能な
半導体装置及びその製造方法を提供することを目的とし
ている。
囲器のマウン１一部に正確に取り付１ノることが可能な
半導体装置及びその製造方法を提供することを目的とし
ている。
〔発明の概要］
上記目的を達成づるため、本発明による半導体装置は、
外囲器の上端部に蓋体を位置決めするために切り込み部
を形成して、蓋体の取りイ・」けを正確に行なうように
したことを１！＋ 微どしている。
外囲器の上端部に蓋体を位置決めするために切り込み部
を形成して、蓋体の取りイ・」けを正確に行なうように
したことを１！＋ 微どしている。
また本発明による半導体装置の製造方法は外囲器の上端
部に切り込みを形成し、この切り込みを介して蓋体を治
具により直接保持し、前記蓋体を外囲器に対して位置決
めすることを特徴とする。
部に切り込みを形成し、この切り込みを介して蓋体を治
具により直接保持し、前記蓋体を外囲器に対して位置決
めすることを特徴とする。
本発明の一実施例による半導体装置を第１図に示す斜視
図および第２図に示づ。この半導体装置はセラミックか
らなる外囲器１１ど、外囲器１１内に収納される半導体
チップ１３と、外囲器１１に取り付けられる蓋体１５で
構成される。外囲器１１は複数のセラミック板が積層さ
れて形成され、外形が直方体状となってＪ５す、上部開
放であって、内部には階段状の７９２１〜部１７が形成
されている。半導体デツプ１３はマウント部１７の中央
部分に接着剤によって固着される。そして、゛外囲器１
１の外面には複数のリード１２が列設されており、半導
体チップ１３の電極とり一ド１２とが金線のボンディン
グワイｒ１４によって接続されるように４１っている。
図および第２図に示づ。この半導体装置はセラミックか
らなる外囲器１１ど、外囲器１１内に収納される半導体
チップ１３と、外囲器１１に取り付けられる蓋体１５で
構成される。外囲器１１は複数のセラミック板が積層さ
れて形成され、外形が直方体状となってＪ５す、上部開
放であって、内部には階段状の７９２１〜部１７が形成
されている。半導体デツプ１３はマウント部１７の中央
部分に接着剤によって固着される。そして、゛外囲器１
１の外面には複数のリード１２が列設されており、半導
体チップ１３の電極とり一ド１２とが金線のボンディン
グワイｒ１４によって接続されるように４１っている。
又、蓋体１５はガラスプレート等の透光板からなり、低
融点ガラス等の封着剤１６を介して外囲器１１の上部に
固着される。なお、この固着に際し工は’ｌ：ｉ Ｋ
１５の上面と外囲器１１の上面とが同一面となるように
、階段状のマウン１一部１７の最上段に取りイ」けられ
て７９２１〜部１７を封止づるようになっている。
融点ガラス等の封着剤１６を介して外囲器１１の上部に
固着される。なお、この固着に際し工は’ｌ：ｉ Ｋ
１５の上面と外囲器１１の上面とが同一面となるように
、階段状のマウン１一部１７の最上段に取りイ」けられ
て７９２１〜部１７を封止づるようになっている。
このような半導体装置において、外聞Ｚ １１の上部に
１品状の四部１８が形成されている。この四部１８は矩
形状外囲器１１の各辺の中央部分に１箇所ずつ形成され
ると共に、その長さは外囲器１１の外側面から蓋体１５
の側面に達するＪ、・〕になっている。この凹部１８は
蓋体１５の取り（１１）の際に後述する位置出し治具の
脚部が挿入される。
１品状の四部１８が形成されている。この四部１８は矩
形状外囲器１１の各辺の中央部分に１箇所ずつ形成され
ると共に、その長さは外囲器１１の外側面から蓋体１５
の側面に達するＪ、・〕になっている。この凹部１８は
蓋体１５の取り（１１）の際に後述する位置出し治具の
脚部が挿入される。
すなわち、蓋体１５を外囲器１１の上面とｌ１ＴＩ−而
となるようにマウント部１７に載置し、この載置後に第
２図に示すように、脚部が四部１８に挿入される位置出
し治具２０を使用して蓋体１５を保持し、所定の固定位
置に位置合せすることで、蓋体１５の正確な取り付りが
行なわれる。そして、この位置出し後は所定温度に加温
して封着剤１６を溶融して蓋体１５の固着が終了する。
となるようにマウント部１７に載置し、この載置後に第
２図に示すように、脚部が四部１８に挿入される位置出
し治具２０を使用して蓋体１５を保持し、所定の固定位
置に位置合せすることで、蓋体１５の正確な取り付りが
行なわれる。そして、この位置出し後は所定温度に加温
して封着剤１６を溶融して蓋体１５の固着が終了する。
従って、本実施例によれば、蓋体１５を所定位置に正Ｇ
（【に固６できるから、マウント部１７の良好な気密封
止ができ、不良品の発生を低減さＵ゛ることができる。
（【に固６できるから、マウント部１７の良好な気密封
止ができ、不良品の発生を低減さＵ゛ることができる。
なお、本発明は、Ｌ記実施例に限らず、神々の変更が可
能であり、例えば、位置出し治具の構造によっては、凹
部を外囲器の各辺に２箇所以上形成してもよい。また治
具の構造ににって（Ｊリベての辺に形成しなくてもよい
。
能であり、例えば、位置出し治具の構造によっては、凹
部を外囲器の各辺に２箇所以上形成してもよい。また治
具の構造ににって（Ｊリベての辺に形成しなくてもよい
。
（発明の効！Ｊり
以上のとＪ３す、本発明によれば、蓋体の位置決めのた
めの凹部を外囲器に形成したから、蓋体を所定位置に正
確に固石でき、Ｍ（′Ｉづ−ろことがない。
めの凹部を外囲器に形成したから、蓋体を所定位置に正
確に固石でき、Ｍ（′Ｉづ−ろことがない。
このため、外囲器を確実に気密」４止することができ、
不良品の発生を防止し、歩留りを向、［させることがで
きる。
不良品の発生を防止し、歩留りを向、［させることがで
きる。
第１図および第２図は本発明の一実施例にＪ、る固体搬
像装置の斜視図および断面図、第３図および第４図は従
来の固体陽像装置の斜視図および■−■線断面図、第５
図および第６図は従来の固体囮像装買の蓋体どマウント
部の寸法を示１所面図および平面図、第７図は従来発生
した固体元像装置の不良品の断面図である。 １１・・・外囲器、１２・・・す〜ド、１３・・・半導
体デツプ、１４・・・ボンディングワイヤ、１５・・・
蓋体、１６・・・封着剤、１７・・・マウン１一部、１
８・・・四部。 懲 １ 図 第２図
像装置の斜視図および断面図、第３図および第４図は従
来の固体陽像装置の斜視図および■−■線断面図、第５
図および第６図は従来の固体囮像装買の蓋体どマウント
部の寸法を示１所面図および平面図、第７図は従来発生
した固体元像装置の不良品の断面図である。 １１・・・外囲器、１２・・・す〜ド、１３・・・半導
体デツプ、１４・・・ボンディングワイヤ、１５・・・
蓋体、１６・・・封着剤、１７・・・マウン１一部、１
８・・・四部。 懲 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 １、上部開放の外囲器内に半導体チップを収納し、この
外囲器上部を封着剤を介して蓋体にて封止した半導体装
置において、前記外囲器の上端部に前記蓋体を位置決め
するための切り込み部が形成されていることを特徴とす
る半導体装置。 ２、特許請求の範囲第１項記載の装置において、前記外
囲器が直方体状であり、前記切り込み部が前記外囲器の
上端部の各辺に形成されていることを特徴とする半導体
装置。 ３、特許請求の範囲第１項または第２項記載の装置にお
いて、前記封着剤が低融点ガラスであることを特徴とす
る半導体装置。 ４、上部開放の外囲器内に半導体チップを収納し、この
外囲器上部を封着剤を介して蓋体にて封止する半導体装
置の製造方法において、前記外囲器の上端部に切り込み
を形成し、前記蓋体を前記切り込みを介して治具により
直接保持し、前記蓋体を前記外囲器に対して位置決めす
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216802A JPS6276742A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216802A JPS6276742A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276742A true JPS6276742A (ja) | 1987-04-08 |
Family
ID=16694113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216802A Pending JPS6276742A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059558A (en) * | 1988-06-22 | 1991-10-22 | North American Philips Corp., Signetics Division | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
-
1985
- 1985-09-30 JP JP60216802A patent/JPS6276742A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059558A (en) * | 1988-06-22 | 1991-10-22 | North American Philips Corp., Signetics Division | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483024A (en) | High density semiconductor package | |
| JPS6347353B2 (ja) | ||
| JP2002118192A (ja) | 半導体装置およびその製造方法 | |
| JPS5861651A (ja) | マイクロサ−キツト・パツケ−ジ | |
| JPH0430561A (ja) | 半導体集積回路装置およびその実装構造 | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JPS6276742A (ja) | 半導体装置及びその製造方法 | |
| JPS6224609A (ja) | 減結合コンデンサとその製造方法 | |
| JP2002118191A (ja) | 半導体装置およびその製造方法 | |
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPS58194382A (ja) | 発光装置用電極構体 | |
| JPH01179437A (ja) | 半導体装置 | |
| JP3207020B2 (ja) | 光パッケージ | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JPS61284951A (ja) | 半導体装置 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JPH0650991Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6056297B2 (ja) | 集積回路素子の気密実装構造 | |
| JPH0249022B2 (ja) | Handotaisochinoseizohoho | |
| JPH1079461A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62274751A (ja) | 半導体装置 | |
| JPS60148151A (ja) | 半導体装置 | |
| JPS63226948A (ja) | 混成集積装置 | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ |