JPS61292433A - 差分抽出回路 - Google Patents
差分抽出回路Info
- Publication number
- JPS61292433A JPS61292433A JP60131021A JP13102185A JPS61292433A JP S61292433 A JPS61292433 A JP S61292433A JP 60131021 A JP60131021 A JP 60131021A JP 13102185 A JP13102185 A JP 13102185A JP S61292433 A JPS61292433 A JP S61292433A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coaxial line
- signal
- transistor
- difference extraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
光中継器のタイミングの非線形抽出部において差分抽出
方式を用いる場合、同軸線による遅延、全反射をエミッ
タフォロワ出力で行う構成をとることにより、広範囲な
線形性を有し、バラツキ、変動を小さくした差分抽出回
路である。
方式を用いる場合、同軸線による遅延、全反射をエミッ
タフォロワ出力で行う構成をとることにより、広範囲な
線形性を有し、バラツキ、変動を小さくした差分抽出回
路である。
本発明は差分抽出回路に関するもので、更に詳しく言え
ば、タイミングの非線形抽出部において広い範囲にわた
って線形性を有し、バラツキ変動を小さくした差分抽出
回路に関するものである。
ば、タイミングの非線形抽出部において広い範囲にわた
って線形性を有し、バラツキ変動を小さくした差分抽出
回路に関するものである。
第２図に概略的に示される光中継器は知られたものであ
り、同図において、４１と４２は光ファイバ、４３は光
信号を電気信号に変える変換器、４４は増幅器、４５は
ディジタルの１と０を判別する識別器、４６はタイミン
グ抽出部、４７は電気信号を光信号に変える変換器（例
えばレーザダイオード）を示し、タイミング抽出部４６
で受信した信号から信号成分（周波数）を取り出し、フ
ィルタを通し、正弦波としてクロックを発生して識別器
４５に入れる。最近は、第２図に示した如き光中継器を
ＩＣ化するための研究が進められ、はとんどの回路はＩ
Ｃ化されている。
り、同図において、４１と４２は光ファイバ、４３は光
信号を電気信号に変える変換器、４４は増幅器、４５は
ディジタルの１と０を判別する識別器、４６はタイミン
グ抽出部、４７は電気信号を光信号に変える変換器（例
えばレーザダイオード）を示し、タイミング抽出部４６
で受信した信号から信号成分（周波数）を取り出し、フ
ィルタを通し、正弦波としてクロックを発生して識別器
４５に入れる。最近は、第２図に示した如き光中継器を
ＩＣ化するための研究が進められ、はとんどの回路はＩ
Ｃ化されている。
従来の抽出のしかたは反射を利用してきた。理由は、受
信した信号をそのままフィルタに通したとき必ずクロッ
ク成分がでてくるものではない°からである。ある信号
の周波数がｆｏで周期Ｔが１／ｆｏでそれのデユーティ
が１００％であれば、抽出できる成分がないから、なん
らかの方法で、同軸線を用いそれの向う側をアース終端
し、信号を入れるとそれが全反射してひっくり返って帰
ってくる。
信した信号をそのままフィルタに通したとき必ずクロッ
ク成分がでてくるものではない°からである。ある信号
の周波数がｆｏで周期Ｔが１／ｆｏでそれのデユーティ
が１００％であれば、抽出できる成分がないから、なん
らかの方法で、同軸線を用いそれの向う側をアース終端
し、信号を入れるとそれが全反射してひっくり返って帰
ってくる。
その状態を第３図の波形図を参照して説明すると、その
＋ａ）に示される信号を送ると、（ｂ）に示す信号がも
どってくる。双方の信号を合成すると、同図（Ｃ１に示
される狭い波長の信号が得られ、それをフィルタに通し
てクロック成分を出すのである。
＋ａ）に示される信号を送ると、（ｂ）に示す信号がも
どってくる。双方の信号を合成すると、同図（Ｃ１に示
される狭い波長の信号が得られ、それをフィルタに通し
てクロック成分を出すのである。
従来の差分抽出回路としては、第４図に示されるエミッ
タ接地形式と、第５図に示される差動対形式とがある。
タ接地形式と、第５図に示される差動対形式とがある。
なお第４図と第５図において、３１は同軸線（インピー
ダンスＺｏ） 、Ｑ１＋ Ｃ２＋Ｑ３．Ｑ線はトランジ
スタ、ＩＮは信号入力、ＯＵＴは信号出力、ＶＥＥは電
源、ＲＬは負荷抵抗、”ＲＥはエミッタ抵抗、ＶＲＥＦ
は基準電位、ＶＢはトランジスタＱｌのベースに印加さ
れる電位、をそれぞれ示す。
ダンスＺｏ） 、Ｑ１＋ Ｃ２＋Ｑ３．Ｑ線はトランジ
スタ、ＩＮは信号入力、ＯＵＴは信号出力、ＶＥＥは電
源、ＲＬは負荷抵抗、”ＲＥはエミッタ抵抗、ＶＲＥＦ
は基準電位、ＶＢはトランジスタＱｌのベースに印加さ
れる電位、をそれぞれ示す。
第４図の回路においては、広い範囲にわたって線形性を
有する反面、ＩＣ内部で構成した場合に負荷抵抗ＲＬを
外付けとすると、素子値変動によって利得のバラツキが
例えば±３０％程度と大きく、温度変動による利得変動
が大きいという欠点がある。
有する反面、ＩＣ内部で構成した場合に負荷抵抗ＲＬを
外付けとすると、素子値変動によって利得のバラツキが
例えば±３０％程度と大きく、温度変動による利得変動
が大きいという欠点がある。
第５図の回路においては、前者よりバラツキ、変動は小
さいが差動対の負荷抵抗ＲＬを同軸線のインピーダンス
Ｚｏ （通常は５０〜７０Ω）に合せることから、ＲＬ
は７５Ωより大きくできず従ってＲＥも余り大きくでき
ず広範囲にわたって線形性を得ることができないという
欠点がある。
さいが差動対の負荷抵抗ＲＬを同軸線のインピーダンス
Ｚｏ （通常は５０〜７０Ω）に合せることから、ＲＬ
は７５Ωより大きくできず従ってＲＥも余り大きくでき
ず広範囲にわたって線形性を得ることができないという
欠点がある。
本発明はこのような点に鑑みて創作されたちので、タイ
ミング非線形抽出回路において、広い範囲にわたって線
形性を有し、ＩＣの素子値変動によるバラツキや温度変
動に対する変動の小さい差分抽出回路を提供することを
目的とする。
ミング非線形抽出回路において、広い範囲にわたって線
形性を有し、ＩＣの素子値変動によるバラツキや温度変
動に対する変動の小さい差分抽出回路を提供することを
目的とする。
第１図は本発明実施例の回路図である。
第１図の回路において、同軸線１４による遅延、全反射
をエミッタフォロワ出力によって行うもので、入力端子
１３に入った信号を対になったトランジスタの一方のト
ランジスタＱ２のベースに入れ、基準電位ＶＲＥＦは対
の他方のトランジスタＱ１のベースに入れ、これらのト
ランジスタ定電流源としてトランジスタＱｑを設け、入
力信号のふれ（波形１８）を出力する。
をエミッタフォロワ出力によって行うもので、入力端子
１３に入った信号を対になったトランジスタの一方のト
ランジスタＱ２のベースに入れ、基準電位ＶＲＥＦは対
の他方のトランジスタＱ１のベースに入れ、これらのト
ランジスタ定電流源としてトランジスタＱｑを設け、入
力信号のふれ（波形１８）を出力する。
上記回路においては、差分抽出回路において、同軸線に
よる遅延、全反射をエミッタフォロワ出力で行うことに
よって、広範囲にわたって線形性を有し、バラツキ変動
を小さくするものである。
よる遅延、全反射をエミッタフォロワ出力で行うことに
よって、広範囲にわたって線形性を有し、バラツキ変動
を小さくするものである。
以下、図面を参照して本発明の実施例を詳細に −説明
する。
する。
第１図に示す本発明の基本回路において、破線から左の
部分１１が半導体チップ内に形成可能なエミッタフォロ
ワ回路であり、１３は信号の入力端子、１４は反射利用
のための同軸線（インピーダンス）である。にｈ 、、
、、、Ｃ５はトランジスタ、ＶＥＥはエミッタ電源であ
る。同軸線１４による遅延、全反射は回路１１のエミッ
タフォロワ出力で行っているので、差動対の負荷抵抗（
ＲＬ）を同軸線のインピーダンスＺｏに合せる必要はな
い。従って、負荷抵抗ＲＬを７５Ωより大きくできるの
でＲＥをある程度まで大きくでき、広範囲にわたって線
形性を得ることができる。
部分１１が半導体チップ内に形成可能なエミッタフォロ
ワ回路であり、１３は信号の入力端子、１４は反射利用
のための同軸線（インピーダンス）である。にｈ 、、
、、、Ｃ５はトランジスタ、ＶＥＥはエミッタ電源であ
る。同軸線１４による遅延、全反射は回路１１のエミッ
タフォロワ出力で行っているので、差動対の負荷抵抗（
ＲＬ）を同軸線のインピーダンスＺｏに合せる必要はな
い。従って、負荷抵抗ＲＬを７５Ωより大きくできるの
でＲＥをある程度まで大きくでき、広範囲にわたって線
形性を得ることができる。
また、増幅回路は差動対形式をとり、エミッタフォロワ
回路１１はＩＣ化されるものであり、ＲＬ、 ＲＥは共
にＩＣ内部で構成されるので、素子値変動による利得の
バラツキや温度変動による変動も小さくなる。そして第
１図の回路において、鎖線１２からみたときその左右が
インピーダンスマツチングしている。従って、■Ｃ化さ
れたエミッタフォロワ回路１１に抵抗１５とコンデンサ
ー１６をつけるだけでよい。
回路１１はＩＣ化されるものであり、ＲＬ、 ＲＥは共
にＩＣ内部で構成されるので、素子値変動による利得の
バラツキや温度変動による変動も小さくなる。そして第
１図の回路において、鎖線１２からみたときその左右が
インピーダンスマツチングしている。従って、■Ｃ化さ
れたエミッタフォロワ回路１１に抵抗１５とコンデンサ
ー１６をつけるだけでよい。
操作において、端子１７にＶＢなる電位をかけると、抵
抗ＲｏにＶＢＥがかかって電流ｉｏが強制的に流され、
トランジスタＱ、４は定電流源として働く。そしてトラ
ンジスタＱ１に基準電位νＲＥＰがかかり、入力端子に
信号が入力される。ＶＲＥＦを中心に入力信号はふれ、
ＶＲＥＦと入力信号が一定であれば、図示の如（トラン
ジスタＱｉ 、Ｑ２にＩｏ／２が現れる。
抗ＲｏにＶＢＥがかかって電流ｉｏが強制的に流され、
トランジスタＱ、４は定電流源として働く。そしてトラ
ンジスタＱ１に基準電位νＲＥＰがかかり、入力端子に
信号が入力される。ＶＲＥＦを中心に入力信号はふれ、
ＶＲＥＦと入力信号が一定であれば、図示の如（トラン
ジスタＱｉ 、Ｑ２にＩｏ／２が現れる。
しかし入力信号が変るとＩｏも変り、波形１８の利得は
ＲＬ／ ２（ｒｅ＋ ＲＥ）にほぼ等しくな、る。ＲＩ
！を１００以上と大にとることにより利得（ｒｅ：）ラ
ンジスタ内部エミッタ抵抗）を３にとることも可能であ
る。
ＲＬ／ ２（ｒｅ＋ ＲＥ）にほぼ等しくな、る。ＲＩ
！を１００以上と大にとることにより利得（ｒｅ：）ラ
ンジスタ内部エミッタ抵抗）を３にとることも可能であ
る。
トランジスタＱ５は強制的に１１の電流を流すために設
けられる。それに代えて等測的な抵抗Ｒ１を設けてもよ
い。いずれにしても、１１によって１８の波形は波形１
９となって現れ、出力２０となって外へ出される。
−− 〔発明の効果〕 抽出回路において、差動対の負荷抵抗をＩＣ内部で構成
し、負荷抵抗を同軸線のインピーダンスと無関係に設定
できるので、広い範囲にわたって線形性を有し、バラツ
キ、変動の小さい回路を実現することができる。
けられる。それに代えて等測的な抵抗Ｒ１を設けてもよ
い。いずれにしても、１１によって１８の波形は波形１
９となって現れ、出力２０となって外へ出される。
−− 〔発明の効果〕 抽出回路において、差動対の負荷抵抗をＩＣ内部で構成
し、負荷抵抗を同軸線のインピーダンスと無関係に設定
できるので、広い範囲にわたって線形性を有し、バラツ
キ、変動の小さい回路を実現することができる。
第１図は本発明実施例回路図、
第２図は光中ｍ器機略図、
第３図はタイミング抽出部において得られる信号σ波形
図、 第４図は従来のエミッタ接地形式差分抽出回路を示す図
、 第５図は従来の差動対形式差分抽出回路を示す図である
。 第１図において、 １１はエミッタフォロワ回路、 １２はインピーダンスマツチングを示す線、１３は信号
入力端子、 １４は同軸線、 １５は抵抗、 １６はコンデンサ、 １７はＶＢ入力端子、 １８と１９は信号波形、 ２０は出力である。 ｉｒ−エミプタ々ロワεＬ岡ト１〕 末嬰ｔｌｌ更洸剥可絵図 第１図 死中ｇ息揮、略図 第２図 タイミンク１自咀【宴Ｐτｌ！４１へるイ“ｔｉ髪１芳
シＤＯ第３図 ＥＥ エミ・ツタ接濁ε、育ツ式見分請急−フー名一第４図 籠勅灯ｍ１１憎飢口外 第５図
図、 第４図は従来のエミッタ接地形式差分抽出回路を示す図
、 第５図は従来の差動対形式差分抽出回路を示す図である
。 第１図において、 １１はエミッタフォロワ回路、 １２はインピーダンスマツチングを示す線、１３は信号
入力端子、 １４は同軸線、 １５は抵抗、 １６はコンデンサ、 １７はＶＢ入力端子、 １８と１９は信号波形、 ２０は出力である。 ｉｒ−エミプタ々ロワεＬ岡ト１〕 末嬰ｔｌｌ更洸剥可絵図 第１図 死中ｇ息揮、略図 第２図 タイミンク１自咀【宴Ｐτｌ！４１へるイ“ｔｉ髪１芳
シＤＯ第３図 ＥＥ エミ・ツタ接濁ε、育ツ式見分請急−フー名一第４図 籠勅灯ｍ１１憎飢口外 第５図
Claims (1)
- 【特許請求の範囲】 エミッタが共通化され、コレクタ側に一つの負荷（ＲＬ
）がまたエミッタ側に他の負荷（ＲＥ）がそれぞれ接続
された少なくとも１対のトランジスタ（Ｑ＿１、Ｑ＿２
）を備え、 一方のトランジスタ（Ｑ＿１）のベースには標準電位（
ＶＲＥＦ）を印加し、 他方のトランジスタ（Ｑ＿２）のベースには入力信号を
入力し、 更に他の定電流トランジスタ（Ｑ＿４）のベースに電位
（ＶＢ）を印加してトランジスタ（Ｑ＿１、Ｑ＿２）に
定電流を流し、 同軸線（１４）による遅延、全反射をエミッタフォロワ
回路（１１）の出力により行うことを特徴とする差分抽
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131021A JPS61292433A (ja) | 1985-06-17 | 1985-06-17 | 差分抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131021A JPS61292433A (ja) | 1985-06-17 | 1985-06-17 | 差分抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61292433A true JPS61292433A (ja) | 1986-12-23 |
Family
ID=15048143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131021A Pending JPS61292433A (ja) | 1985-06-17 | 1985-06-17 | 差分抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129545A (ja) * | 1987-10-27 | 1989-05-22 | Internatl Business Mach Corp <Ibm> | クロック信号復元器 |
| JPH01208975A (ja) * | 1988-02-16 | 1989-08-22 | Nec Corp | 電荷結合素子の信号処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112155A (en) * | 1980-02-12 | 1981-09-04 | Toshiba Corp | Clock extraction circuit |
| JPS607240A (ja) * | 1983-06-24 | 1985-01-16 | Fujitsu Ltd | タイミング抽出回路 |
-
1985
- 1985-06-17 JP JP60131021A patent/JPS61292433A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112155A (en) * | 1980-02-12 | 1981-09-04 | Toshiba Corp | Clock extraction circuit |
| JPS607240A (ja) * | 1983-06-24 | 1985-01-16 | Fujitsu Ltd | タイミング抽出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129545A (ja) * | 1987-10-27 | 1989-05-22 | Internatl Business Mach Corp <Ibm> | クロック信号復元器 |
| JPH01208975A (ja) * | 1988-02-16 | 1989-08-22 | Nec Corp | 電荷結合素子の信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| JPH0716142B2 (ja) | フィルター回路 | |
| NL8600292A (nl) | Brugversterker. | |
| US4801893A (en) | Forward transimpedance amplifier | |
| KR900005872B1 (ko) | 증폭기 | |
| JPS61292433A (ja) | 差分抽出回路 | |
| US4714894A (en) | Operational amplifier | |
| GB1513448A (en) | Single-ended to push-pull converter | |
| JPS6047503A (ja) | 集積トランジスタ高周波水晶発振回路 | |
| JPS6184908A (ja) | 高周波回路におけるバイアス回路 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JP3214174B2 (ja) | 演算増幅器 | |
| DE3883000D1 (de) | Integrierbare schaltungsanordnung zur verzoegerung impulsfoermiger signale. | |
| WO1998004037A3 (en) | Electronic circuit comprising complementary transconductors for filters and oscillators | |
| EP0049997A3 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPS58168311A (ja) | 組み合わせエミツタフオロワ回路 | |
| EP0181752A3 (en) | Extended range amplifier circuit | |
| JPS60160728A (ja) | 並‐直列変換器 | |
| JPS59229908A (ja) | 電流反転回路 | |
| JP3591162B2 (ja) | アクティブフィルタ | |
| JPH07106927A (ja) | デューティ補正回路 | |
| JPH0453050Y2 (ja) | ||
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPS61237534A (ja) | 光受信回路 |