JPS607240A - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JPS607240A JPS607240A JP58113951A JP11395183A JPS607240A JP S607240 A JPS607240 A JP S607240A JP 58113951 A JP58113951 A JP 58113951A JP 11395183 A JP11395183 A JP 11395183A JP S607240 A JPS607240 A JP S607240A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- slice level
- input signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、中継伝送装置のタイミング抽出回路特にその
等化波形のスライス方式に関する。
等化波形のスライス方式に関する。
従来技術と問題点
ＰＣＭ方式の中継器のタイミング抽出部は第１図に示す
如き回路からなる。この図でｌＯは等化増幅器、１２は
ピーク検出形ＡＧＣ回路、１４は非線形増幅器、１６は
タイミング抽出フィルタ、１８はリミッタアンプ、２０
は基準電圧源である。
如き回路からなる。この図でｌＯは等化増幅器、１２は
ピーク検出形ＡＧＣ回路、１４は非線形増幅器、１６は
タイミング抽出フィルタ、１８はリミッタアンプ、２０
は基準電圧源である。
増幅器１０に入力信号Ｓ１が入力し、この増幅器１０は
ＡＧＣ回路１２により出力（詳しくはそのピーク振幅）
３３が基準電圧源２０が出力する一定値に等しくなるよ
うに利得を制御されるので、出力端には一定振幅の出力
Ｓ３を生しる。入力信号Ｓ１は１．Ｏ，−１からなる３
値レヘルのクロックに同期した信号であるが、信号線を
伝送される間に波形が鈍り、振幅が減衰している。鈍化
、減衰の程度は伝送路の長さ、インピーダンスなどによ
りまちまちである。等化増幅器１０はこのうちの振幅が
、増幅器出力端では入力振幅に拘わらず一定になるよう
に増幅する。
ＡＧＣ回路１２により出力（詳しくはそのピーク振幅）
３３が基準電圧源２０が出力する一定値に等しくなるよ
うに利得を制御されるので、出力端には一定振幅の出力
Ｓ３を生しる。入力信号Ｓ１は１．Ｏ，−１からなる３
値レヘルのクロックに同期した信号であるが、信号線を
伝送される間に波形が鈍り、振幅が減衰している。鈍化
、減衰の程度は伝送路の長さ、インピーダンスなどによ
りまちまちである。等化増幅器１０はこのうちの振幅が
、増幅器出力端では入力振幅に拘わらず一定になるよう
に増幅する。
入力信号を振幅が一定になるように増幅したのち、増幅
器１４でその±５０％の振幅レベルでスライスし、クロ
ック周波数を中心周波数とする狭帯フィルタ１６に通し
、リミッタアンプ１８で増幅整形して再生クロックＳ２
とする。５０％振幅レベルでスライスするのに第１図の
従来回路では非線形増幅器１４を用いている。この増幅
器１４は第２図の折れ線２２の如き特性を持っており、
これに図示のように調整された基準電圧Ｖｓと信号Ｓ３
が入力するので、出力Ｓ４は入力Ｓ３を振幅レベルＩ−
でスライスしたものとなる。Ｌは本例では５０％振幅に
選ばれる。なお第２図は正側のスライス態様を示すだけ
であるが、同様な方法で負側のスライスも行なわれ、正
、負スライス出力が合成（加算）されて非線形増幅器１
４の出力となる。
器１４でその±５０％の振幅レベルでスライスし、クロ
ック周波数を中心周波数とする狭帯フィルタ１６に通し
、リミッタアンプ１８で増幅整形して再生クロックＳ２
とする。５０％振幅レベルでスライスするのに第１図の
従来回路では非線形増幅器１４を用いている。この増幅
器１４は第２図の折れ線２２の如き特性を持っており、
これに図示のように調整された基準電圧Ｖｓと信号Ｓ３
が入力するので、出力Ｓ４は入力Ｓ３を振幅レベルＩ−
でスライスしたものとなる。Ｌは本例では５０％振幅に
選ばれる。なお第２図は正側のスライス態様を示すだけ
であるが、同様な方法で負側のスライスも行なわれ、正
、負スライス出力が合成（加算）されて非線形増幅器１
４の出力となる。
この従来方式ではスライスは非線形増幅器の入出力特性
により行なう、即ぢ出力が飽和を開始する入力信号レベ
ルを等化波形のスライスポイントに設定して増幅するこ
とにより行なうが、非線形増幅器の入出力飽和特性は該
増幅器の能動素子（トランジスタなど）の特性に依存す
るので、素子の特性のバラつきによりスライスレベルが
変動する欠点がある。スライスレベルが変ると出力信号
Ｓ３のパルス幅、振幅などが変り、周波数成分が変るの
でフィルタ１６の出力信号のレベルが変動し、リミッタ
アンプ１８に広いグイナミソクレンジが要求される、ジ
ッターが生じるなどの問題が−出る。回路が個別部品で
構成されているならこの問題は各部の調整により、手作
業が入って厄介ではあるが解決できるものの、回路がＬ
ＳＩ化されるとそれも困難である。
により行なう、即ぢ出力が飽和を開始する入力信号レベ
ルを等化波形のスライスポイントに設定して増幅するこ
とにより行なうが、非線形増幅器の入出力飽和特性は該
増幅器の能動素子（トランジスタなど）の特性に依存す
るので、素子の特性のバラつきによりスライスレベルが
変動する欠点がある。スライスレベルが変ると出力信号
Ｓ３のパルス幅、振幅などが変り、周波数成分が変るの
でフィルタ１６の出力信号のレベルが変動し、リミッタ
アンプ１８に広いグイナミソクレンジが要求される、ジ
ッターが生じるなどの問題が−出る。回路が個別部品で
構成されているならこの問題は各部の調整により、手作
業が入って厄介ではあるが解決できるものの、回路がＬ
ＳＩ化されるとそれも困難である。
発明の目的
それ数本発明は、回路を構成する能動素子の特性にバラ
つきが生じても無調整で正確なスライスを行なえるタイ
ミング抽出回路を提供しようとするものである。
つきが生じても無調整で正確なスライスを行なえるタイ
ミング抽出回路を提供しようとするものである。
発明の構成
本発明は利得調整されて出力のピーク振幅が一定値にな
るように入力信号を増幅する等化増幅器、該増幅器の出
力を所定スライスレベルでスライスした出力を生じる非
線形増幅器、該増幅器の出力より前記入力信号に含まれ
たクロックを抽出する回路を備える中継伝送装置のタイ
ミング抽出回路において、該非線形増幅器を、スライス
レベル決定用基準電圧を等化増幅器出力信号が越えると
き切換え出力を生じるコンパレータと、該コンパレータ
の出力を受けて、等化増幅器の出力信号が該スライスレ
ベル決定用基準電圧より大なるときはこれらの差を線形
増幅し、以下であるときは該出力信号力値準電圧に等し
いときの出力を保持する増幅器およびスイッチ回路とで
構成したことを特徴とするが、次に実施例を参照しなが
らこれを詳細に説明する。
るように入力信号を増幅する等化増幅器、該増幅器の出
力を所定スライスレベルでスライスした出力を生じる非
線形増幅器、該増幅器の出力より前記入力信号に含まれ
たクロックを抽出する回路を備える中継伝送装置のタイ
ミング抽出回路において、該非線形増幅器を、スライス
レベル決定用基準電圧を等化増幅器出力信号が越えると
き切換え出力を生じるコンパレータと、該コンパレータ
の出力を受けて、等化増幅器の出力信号が該スライスレ
ベル決定用基準電圧より大なるときはこれらの差を線形
増幅し、以下であるときは該出力信号力値準電圧に等し
いときの出力を保持する増幅器およびスイッチ回路とで
構成したことを特徴とするが、次に実施例を参照しなが
らこれを詳細に説明する。
発明の実施例
第３図は本発明の実施例を示し、第１図と同じ部分には
同じ符号が付しである。第１図と比較して明らかなよう
に本発明では非線形増幅器１４を線形増幅器（増幅器及
びスイッチ回路）２４とコンパレータ２６で構成した点
が異なる。増幅器２４は、入力信号Ｓ３がスライスレベ
ルよ？Ｊ高い時は入力信号を線形増幅し、低い時は入力
信号がスライスレベルに等しいときの該増幅器出力電圧
を保持する特性を有し、コンパレータ２６は入力信号Ｓ
３と基準電圧源２０からのスライスレベル決定用電圧ｖ
Ｂを受けて増幅器２４のか−る切換制御を行なう。第４
図に鎖線枠内回路の詳細を示す。
同じ符号が付しである。第１図と比較して明らかなよう
に本発明では非線形増幅器１４を線形増幅器（増幅器及
びスイッチ回路）２４とコンパレータ２６で構成した点
が異なる。増幅器２４は、入力信号Ｓ３がスライスレベ
ルよ？Ｊ高い時は入力信号を線形増幅し、低い時は入力
信号がスライスレベルに等しいときの該増幅器出力電圧
を保持する特性を有し、コンパレータ２６は入力信号Ｓ
３と基準電圧源２０からのスライスレベル決定用電圧ｖ
Ｂを受けて増幅器２４のか−る切換制御を行なう。第４
図に鎖線枠内回路の詳細を示す。
第４図で３０は線形増幅器の入力差動段であり、トラン
ジスタ３２．３４、抵抗３６．３８を備え、定電流源４
０で駆動される。４２は切換スイッチでコンパレータ２
６の出力で切換えられ、ａ側にあるとき差動対３０の出
力を通し、ｂ側にあるとき定電流源４４の出力を通す。
ジスタ３２．３４、抵抗３６．３８を備え、定電流源４
０で駆動される。４２は切換スイッチでコンパレータ２
６の出力で切換えられ、ａ側にあるとき差動対３０の出
力を通し、ｂ側にあるとき定電流源４４の出力を通す。
４６は差動対ｌ・ランジスク３４の負荷抵抗、４８は出
力段を構成するトランジスタ、５０は定電流源である。
力段を構成するトランジスタ、５０は定電流源である。
スイッチ４２が接点ａ側にあるとき３２． ３６．４６
゜３４．３８．４０が差動増幅器を構成し、入力信号Ｓ
３と基準電圧ｖＢとの差を線形増幅し、その出力はエミ
ツタホロア４８．５０を通して取出される。Ｓ３−ＶＢ
のとき差動対トランジスタ３２゜３４は共に等しい電流
（定電流源４０の出力電流を１０とすればＩＯ／２）を
流す。Ｓ３≦ｖＢでコンパレータ２６はスイッチ４２を
接点す側に切換え、抵抗４６には定電流源４４が接続さ
れるようにする。定電流源４４の出力電流をＩ ｏ ／
２に選ぶと、トランジスタ４８のベースに加わる電圧
（抵抗４６の電圧降下）はスイッチ切換直前の電圧と同
じであり、こうして本回路は３３ ＞Ｖ３なら３３ Ｖ
Ｂを線形増幅し、Ｓ３≦ｖＢなら５３＝ｖＢのときの出
力を保持する。
゜３４．３８．４０が差動増幅器を構成し、入力信号Ｓ
３と基準電圧ｖＢとの差を線形増幅し、その出力はエミ
ツタホロア４８．５０を通して取出される。Ｓ３−ＶＢ
のとき差動対トランジスタ３２゜３４は共に等しい電流
（定電流源４０の出力電流を１０とすればＩＯ／２）を
流す。Ｓ３≦ｖＢでコンパレータ２６はスイッチ４２を
接点す側に切換え、抵抗４６には定電流源４４が接続さ
れるようにする。定電流源４４の出力電流をＩ ｏ ／
２に選ぶと、トランジスタ４８のベースに加わる電圧
（抵抗４６の電圧降下）はスイッチ切換直前の電圧と同
じであり、こうして本回路は３３ ＞Ｖ３なら３３ Ｖ
Ｂを線形増幅し、Ｓ３≦ｖＢなら５３＝ｖＢのときの出
力を保持する。
なおスライスレベルは入力信号の何％レベルという指定
の仕方をするので基準電圧ＶＢは入力信号振幅を定める
基準電圧Ｖｓと密接に関係している。従って基準電圧ｖ
Ｂは基準電圧Ｖｓをベースに、例えばこれを抵抗（これ
と同様な動作をするように接続したｌ−ランジスタを含
む）分割して作るとよい。電圧源５２ばか＼る分圧回路
を示す。
の仕方をするので基準電圧ＶＢは入力信号振幅を定める
基準電圧Ｖｓと密接に関係している。従って基準電圧ｖ
Ｂは基準電圧Ｖｓをベースに、例えばこれを抵抗（これ
と同様な動作をするように接続したｌ−ランジスタを含
む）分割して作るとよい。電圧源５２ばか＼る分圧回路
を示す。
第５図はコンパレータ２６の構成例を示す回路図である
。５４．５６は第１の差動対を構成するトランジスタ、
５８．６０はその出力のレベル変換用のエミツタホロア
を構成するトランジスタ、６２．６４は第２の差動対を
構成するトランジスタ、７０．７２はその出力のレベル
変換用のエミッタホロアを構成するトランジスタである
。コンパレータでは鋭敏な比較をするには差を拡大して
いずれが大かを比較する必要があるが、信号の振幅自身
は余り大であることを必要としないので、この回路では
差動対を２つも使用し、しがも各差動対の出力はダイオ
ード６６．６８によりクランプして出力幅が大にならな
いようにしている。動作は、オンオフで略述すると、Ｓ
３＞ＶＢなら５４がオン、５６がオフ、６４がオン、６
２がオフで信号Ｓ６が生じ、スイッチ４２は接点ａ側に
ありＳ３＜ＶＢなら信号Ｓ５が生じ、スイッチ４２は接
点ａからｂへ切換わる。
。５４．５６は第１の差動対を構成するトランジスタ、
５８．６０はその出力のレベル変換用のエミツタホロア
を構成するトランジスタ、６２．６４は第２の差動対を
構成するトランジスタ、７０．７２はその出力のレベル
変換用のエミッタホロアを構成するトランジスタである
。コンパレータでは鋭敏な比較をするには差を拡大して
いずれが大かを比較する必要があるが、信号の振幅自身
は余り大であることを必要としないので、この回路では
差動対を２つも使用し、しがも各差動対の出力はダイオ
ード６６．６８によりクランプして出力幅が大にならな
いようにしている。動作は、オンオフで略述すると、Ｓ
３＞ＶＢなら５４がオン、５６がオフ、６４がオン、６
２がオフで信号Ｓ６が生じ、スイッチ４２は接点ａ側に
ありＳ３＜ＶＢなら信号Ｓ５が生じ、スイッチ４２は接
点ａからｂへ切換わる。
第６図はスイッチ４２の具体例を示し、これは差動対［
・ランジスタフ４と７６および７８と８０からなる。信
号Ｓ５がＨ（ハイ）レベルならトランジスタ８０がオン
、７６はオフで、スイッチ４２ば接点ｃ、ｂ間が接続さ
れ、信号Ｓ５がＨレベルならトランジスタ７６がオン、
８０がオフで、スイッチ４２はｃ、ａ間が接続される。
・ランジスタフ４と７６および７８と８０からなる。信
号Ｓ５がＨ（ハイ）レベルならトランジスタ８０がオン
、７６はオフで、スイッチ４２ば接点ｃ、ｂ間が接続さ
れ、信号Ｓ５がＨレベルならトランジスタ７６がオン、
８０がオフで、スイッチ４２はｃ、ａ間が接続される。
なお信号Ｓ５が１１レヘルのときトランジスタ７４もオ
ンとなるがこれは差動対３０の１〜ランジスタ３４の負
荷を解放しないためであり、また信号Ｓ６がＨレベルの
ときトランジスタ７８がオンとなるがこれも定電流源４
４の負荷を解放しないためである。
ンとなるがこれは差動対３０の１〜ランジスタ３４の負
荷を解放しないためであり、また信号Ｓ６がＨレベルの
ときトランジスタ７８がオンとなるがこれも定電流源４
４の負荷を解放しないためである。
第７図は電圧源５２の具体例を示す。８２はノーソファ
で、人力基準電圧Ｖｓを抵抗分圧回路８６゜８８へ加え
る。８４もバッファで、該抵抗分圧回路の出力を基準電
圧ＶＢとして取出す。
で、人力基準電圧Ｖｓを抵抗分圧回路８６゜８８へ加え
る。８４もバッファで、該抵抗分圧回路の出力を基準電
圧ＶＢとして取出す。
第８図は本回路の動作説明用の波形図である。
信号Ｓ５はｙ３＜ｖＢでＨになり、信号Ｓ６は■３＞ｖ
Ｂでｌ］になる。Ｔａ、Ｉｂ、ｌｃはスイ・ノチ４２の
接点ａ、ｂ、ｃを通る電流である。この回路も負半波し
か出力していないが、同様な回路で正半波を取出し、オ
アをとったのちタイミング抽出フィルタ１６へ加える。
Ｂでｌ］になる。Ｔａ、Ｉｂ、ｌｃはスイ・ノチ４２の
接点ａ、ｂ、ｃを通る電流である。この回路も負半波し
か出力していないが、同様な回路で正半波を取出し、オ
アをとったのちタイミング抽出フィルタ１６へ加える。
発明のすＪ果
以上説明したように本発明では増幅器の飽和レベルでス
ライスレベルを定めるのではなく、等化増幅器の出力を
監視してそれが基準値以上なら線形増幅、以下ならイコ
ールの時の値を保持するという態様でスライスするので
、能動素子の特性にハラつきが生じてもスライスレベル
が変動が生しることがない。また該基準電圧を、等化増
幅器のピーク振幅−走化制御用基準電圧から導出するの
で、電圧変動で等化増幅器のピーク振幅が変化してもス
ライスレベルもそれに追従して変化し、ピーク振幅に対
するスライスレベルの比は変らないという利点がある。
ライスレベルを定めるのではなく、等化増幅器の出力を
監視してそれが基準値以上なら線形増幅、以下ならイコ
ールの時の値を保持するという態様でスライスするので
、能動素子の特性にハラつきが生じてもスライスレベル
が変動が生しることがない。また該基準電圧を、等化増
幅器のピーク振幅−走化制御用基準電圧から導出するの
で、電圧変動で等化増幅器のピーク振幅が変化してもス
ライスレベルもそれに追従して変化し、ピーク振幅に対
するスライスレベルの比は変らないという利点がある。
あ
第１図は従来のタイミング抽出回路の構成を示すブロッ
ク図、第２図はその動作説明用の波形図、第３図は本発
明の実施例を示すブロック図、第４図〜第７図はその各
部の詳細を示す回路図、第８図は動作説明用の波形図で
ある。 図面で、１０は等化増幅器、ＳＩは入力信号、１４は非
線形増幅器、１６．１８はクロック抽出回路、２６はコ
ンパレータ、２４は増幅器およびスイソヂ回路である。 出 願 人 富士通株式会社（ほか１名）代理人弁理士
青 柳 稔
ク図、第２図はその動作説明用の波形図、第３図は本発
明の実施例を示すブロック図、第４図〜第７図はその各
部の詳細を示す回路図、第８図は動作説明用の波形図で
ある。 図面で、１０は等化増幅器、ＳＩは入力信号、１４は非
線形増幅器、１６．１８はクロック抽出回路、２６はコ
ンパレータ、２４は増幅器およびスイソヂ回路である。 出 願 人 富士通株式会社（ほか１名）代理人弁理士
青 柳 稔
Claims (1)
- 利得調整されて出力のピーク振幅が一定値になるように
入力信号を増幅する等化増幅器、該増幅器の出力を所定
スライスレベルでスライスした出力を生じる非線形増幅
器、該増幅器の出力より前記入力信号に含まれたクロッ
クを抽出する回路を備える中継伝送装置のタイミング抽
出回路において、該非線形増幅器を、スライスレベル決
定用基準電圧を等化増幅器出力信号が越えるとき切換え
出力を生じるコンパレータと、該コンパレータの出力を
受けて、等化増幅器の出力信号が該スライスレベル決定
用基準電圧より大なるときはこれらの差を線形増幅し、
以下であるときは該出力信号が基準電圧に等しいときの
出力を保持する増幅器およびスイッチ回路とで構成した
ことを特徴とするタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113951A JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113951A JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607240A true JPS607240A (ja) | 1985-01-16 |
| JPH0220185B2 JPH0220185B2 (ja) | 1990-05-08 |
Family
ID=14625291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113951A Granted JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607240A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292433A (ja) * | 1985-06-17 | 1986-12-23 | Fujitsu Ltd | 差分抽出回路 |
-
1983
- 1983-06-24 JP JP58113951A patent/JPS607240A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292433A (ja) * | 1985-06-17 | 1986-12-23 | Fujitsu Ltd | 差分抽出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220185B2 (ja) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724396A (en) | Digital audio amplifier | |
| US4856084A (en) | Noise blanking system for an AM radio receiver | |
| GB1533266A (en) | Equalization circuits | |
| JPH0535929B2 (ja) | ||
| US3278866A (en) | Selective transmission | |
| US4555669A (en) | Noise reduction by linear interpolation using a single sample-and-hold circuit | |
| JPS607240A (ja) | タイミング抽出回路 | |
| JPH0447488B2 (ja) | ||
| EP0732807A2 (en) | Controllable filter arrangement | |
| CA1045044A (en) | Audio agc amplifier | |
| US4271535A (en) | Noise eliminating system | |
| GB1128458A (en) | Variable gain equalizing networks | |
| JP2615955B2 (ja) | 可変振幅等化器のフェージング監視回路 | |
| JP2654156B2 (ja) | フエージング監視回路 | |
| JPS61195026A (ja) | ミユ−ト回路 | |
| JPH051141Y2 (ja) | ||
| US3414828A (en) | Frequency-shift data receiver | |
| JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
| KR910001648Y1 (ko) | 스페이스 와이더 회로 | |
| JP2003503869A (ja) | ソフトミューティングのための可制御インピーダンス手段を有するミューティング回路 | |
| JPH0424661Y2 (ja) | ||
| JPS6022889A (ja) | 色信号処理回路 | |
| JPH05130454A (ja) | ピーキング周波数切り換え回路 | |
| JPS61274507A (ja) | 可変減衰回路 | |
| JPS62196910A (ja) | 自動利得増幅制御回路 |