JPH0220185B2 - - Google Patents
Info
- Publication number
- JPH0220185B2 JPH0220185B2 JP58113951A JP11395183A JPH0220185B2 JP H0220185 B2 JPH0220185 B2 JP H0220185B2 JP 58113951 A JP58113951 A JP 58113951A JP 11395183 A JP11395183 A JP 11395183A JP H0220185 B2 JPH0220185 B2 JP H0220185B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- reference voltage
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、中継伝送装置のタイミング抽出回路
特にその等化波形のスライス方式に関する。
特にその等化波形のスライス方式に関する。
従来技術と問題点
PCM方式の中継器のタイミング抽出部は第１
図に示す如き回路からなる。この図で１０は等化
増幅器、１２はピーク検出形AGC回路、１４は
非線形増幅器、１６はタイミング抽出フイルタ、
１８はリミツタアンプ、２０は基準電圧源であ
る。増幅器１０に入力信号S1が入力し、この増幅
器１０はAGC回路１２により出力（詳しくはそ
のピーク振幅）S3が基準電圧源２０が出力する一
定値に等しくなるように利得を制御されるので、
出力端には一定振幅の出力S3を生じる。入力信号
S1は１、０、−１からなる３値レベルのクロツク
に同期した信号であるが、信号線に伝送される間
に波形が鈍り、振幅が減衰している。鈍化、減衰
の程度は伝送路の長さ、インピーダンスなどによ
りまちまちである。等化増幅器１０はこのうちの
振幅が、増幅器出力端では入力振幅に拘わらず一
定になるように増幅する。
図に示す如き回路からなる。この図で１０は等化
増幅器、１２はピーク検出形AGC回路、１４は
非線形増幅器、１６はタイミング抽出フイルタ、
１８はリミツタアンプ、２０は基準電圧源であ
る。増幅器１０に入力信号S1が入力し、この増幅
器１０はAGC回路１２により出力（詳しくはそ
のピーク振幅）S3が基準電圧源２０が出力する一
定値に等しくなるように利得を制御されるので、
出力端には一定振幅の出力S3を生じる。入力信号
S1は１、０、−１からなる３値レベルのクロツク
に同期した信号であるが、信号線に伝送される間
に波形が鈍り、振幅が減衰している。鈍化、減衰
の程度は伝送路の長さ、インピーダンスなどによ
りまちまちである。等化増幅器１０はこのうちの
振幅が、増幅器出力端では入力振幅に拘わらず一
定になるように増幅する。
入力信号を振幅が一定になるように増幅したの
ち、増幅器１４でその±50％の振幅レベルでスラ
イスし、クロツク周波数を中心周波数とする狭帯
フイルタ１６に通し、リミツタアンプ１８で増幅
整形して再生クロツクS2とする。50％振幅レベル
でスライスするのに第１図の従来回路では非線形
増幅器１４を用いている。この増幅器１４は第２
図の折れ線２２の如き特性を持つており、これに
図示のように調整された基準電圧VSと信号S3が
入力するので、出力S4は入力S3を振幅レベルＬで
スライスしたものとなる。Ｌは本例では50％振幅
に選ばれる。なお第２図は正側のスライス態様を
示すだけであるが、同様な方法で負側のスライス
も行なわれ、正、負スライス出力が合成（加算）
されて非線形増幅器１４の出力となる。
ち、増幅器１４でその±50％の振幅レベルでスラ
イスし、クロツク周波数を中心周波数とする狭帯
フイルタ１６に通し、リミツタアンプ１８で増幅
整形して再生クロツクS2とする。50％振幅レベル
でスライスするのに第１図の従来回路では非線形
増幅器１４を用いている。この増幅器１４は第２
図の折れ線２２の如き特性を持つており、これに
図示のように調整された基準電圧VSと信号S3が
入力するので、出力S4は入力S3を振幅レベルＬで
スライスしたものとなる。Ｌは本例では50％振幅
に選ばれる。なお第２図は正側のスライス態様を
示すだけであるが、同様な方法で負側のスライス
も行なわれ、正、負スライス出力が合成（加算）
されて非線形増幅器１４の出力となる。
この従来方式ではスライスは非線形増幅器の入
出力特性により行なう、即ち出力が飽和を開始す
る入力信号レベルを等化波形のスライスポイント
に設定して増幅することにより行なうが、非線形
増幅器の入出力飽和特性は該増幅器の能動素子
（トランジスタなど）の特性に依存するので、素
子の特性のバラつきによりスライスレベルが変動
する欠点がある。スライスレベルが変ると出力信
号S3のパルス幅、振幅などが変り、周波数成分が
変るのでフイルタ１６の出力信号のレベルが変動
し、リミツタアンプ１８に広いダイナミツクレン
ジが要求される、ジツターが生じるなどの問題が
出る。回路が個別部品で構成されているならこの
問題は各部の調整により、手作業が入つて厄介で
はあるが解決できるものの、回路がLSI化される
とそれも困難である。
出力特性により行なう、即ち出力が飽和を開始す
る入力信号レベルを等化波形のスライスポイント
に設定して増幅することにより行なうが、非線形
増幅器の入出力飽和特性は該増幅器の能動素子
（トランジスタなど）の特性に依存するので、素
子の特性のバラつきによりスライスレベルが変動
する欠点がある。スライスレベルが変ると出力信
号S3のパルス幅、振幅などが変り、周波数成分が
変るのでフイルタ１６の出力信号のレベルが変動
し、リミツタアンプ１８に広いダイナミツクレン
ジが要求される、ジツターが生じるなどの問題が
出る。回路が個別部品で構成されているならこの
問題は各部の調整により、手作業が入つて厄介で
はあるが解決できるものの、回路がLSI化される
とそれも困難である。
発明の目的
それ故本発明は、回路を構成する能動素子の特
性にバラつきが生じても無調整で正確なスライス
を行なえるタイミング抽出回路を提供しようとす
るものである。
性にバラつきが生じても無調整で正確なスライス
を行なえるタイミング抽出回路を提供しようとす
るものである。
発明の構成
本発明は利得調整されて出力のピーク振幅が一
定値になるように入力信号を増幅する等化増幅
器、該増幅器の出力を所定スライスレベルでスラ
イスした出力を生じる非線形増幅器、該増幅器の
出力より前記入力信号に含まれたクロツクを抽出
する回路を備える中継伝送装置のタイミング抽出
回路において、該非線形増幅器を、スライスレベ
ル決定用基準電圧を等化増幅器出力信号が越える
とき切換え出力を生じるコンパレータと、該コン
パレータの出力を受けて、等化増幅器の出力信号
が該スライスレベル決定用基準電圧より大なると
きはこれらの差を線形増幅し、以下であるときは
該出力信号が基準電圧に等しいときの出力を保持
する増幅器およびスイツチ回路とで構成したこと
を特徴とするが、次に実施例を参照しながらこれ
を詳細に説明する。
定値になるように入力信号を増幅する等化増幅
器、該増幅器の出力を所定スライスレベルでスラ
イスした出力を生じる非線形増幅器、該増幅器の
出力より前記入力信号に含まれたクロツクを抽出
する回路を備える中継伝送装置のタイミング抽出
回路において、該非線形増幅器を、スライスレベ
ル決定用基準電圧を等化増幅器出力信号が越える
とき切換え出力を生じるコンパレータと、該コン
パレータの出力を受けて、等化増幅器の出力信号
が該スライスレベル決定用基準電圧より大なると
きはこれらの差を線形増幅し、以下であるときは
該出力信号が基準電圧に等しいときの出力を保持
する増幅器およびスイツチ回路とで構成したこと
を特徴とするが、次に実施例を参照しながらこれ
を詳細に説明する。
発明の実施例
第３図は本発明の実施例を示し、第１図と同じ
部分には同じ符号が付してある。第１図と比較し
て明らかなように本発明では非線形増幅器１４を
線形増幅器（増幅器及びスイツチ回路）２４とコ
ンパレータ２６で構成した点が異なる。増幅器２
４は、入力信号S3がスライスレベルより高い時は
入力信号を線形増幅し、低い時は入力信号がスラ
イスレベルに等しいときの該増幅器出力電圧を保
持する特性を有し、コンパレータ２６は入力信号
S3と基準電圧源２０からのスライスレベル決定用
電圧VBを受けて増幅器２４のかゝる切換制御を
行なう。第４図に鎖線枠内回路の詳細を示す。
部分には同じ符号が付してある。第１図と比較し
て明らかなように本発明では非線形増幅器１４を
線形増幅器（増幅器及びスイツチ回路）２４とコ
ンパレータ２６で構成した点が異なる。増幅器２
４は、入力信号S3がスライスレベルより高い時は
入力信号を線形増幅し、低い時は入力信号がスラ
イスレベルに等しいときの該増幅器出力電圧を保
持する特性を有し、コンパレータ２６は入力信号
S3と基準電圧源２０からのスライスレベル決定用
電圧VBを受けて増幅器２４のかゝる切換制御を
行なう。第４図に鎖線枠内回路の詳細を示す。
第４図で３０は線形増幅器の入力差動段であ
り、トランジスタ３２，３４、抵抗３６，３８を
備え、定電流源４０で駆動される。４２は切換ス
イツチでコンパレータ２６の出力で切換えられ、
ａ側にあるとき差動対３０の出力を通し、ｂ側に
あるとき定電流源４４の出力を通す。４６は差動
対トランジスタ３４の負荷抵抗、４８は出力段を
構成するトランジスタ、５０は定電流源である。
スイツチ４２が接点ａ側にあるとき３２，３６，
４６，３４，３８，４０が差動増幅器を構成し、
入力信号S3と基準電圧VBとの差を線形増幅し、
その出力はエミツタホロア４８，５０を通して取
出される。S3＝VBのとき差動対トランジスタ３
２，３４は共に等しい電流（定電流源４０の出力
電流をI0とすればI0／２）を流す。S3VBでコン
パレータ２６はスイツチ４２を接点ｂ側に切換
え、抵抗４６には定電流源４４が接続されるよう
にする。定電流源４４の出力電流をI0／２に選ぶ
と、トランジスタ４８のベースに加わる電圧（抵
抗４６の電圧降下）はスイツチ切換直前の電圧と
同じであり、こうして本回路はS3＞VBならS3−
VBを線形増幅し、S3VBならS3＝VBのときの出
力を保持する。
り、トランジスタ３２，３４、抵抗３６，３８を
備え、定電流源４０で駆動される。４２は切換ス
イツチでコンパレータ２６の出力で切換えられ、
ａ側にあるとき差動対３０の出力を通し、ｂ側に
あるとき定電流源４４の出力を通す。４６は差動
対トランジスタ３４の負荷抵抗、４８は出力段を
構成するトランジスタ、５０は定電流源である。
スイツチ４２が接点ａ側にあるとき３２，３６，
４６，３４，３８，４０が差動増幅器を構成し、
入力信号S3と基準電圧VBとの差を線形増幅し、
その出力はエミツタホロア４８，５０を通して取
出される。S3＝VBのとき差動対トランジスタ３
２，３４は共に等しい電流（定電流源４０の出力
電流をI0とすればI0／２）を流す。S3VBでコン
パレータ２６はスイツチ４２を接点ｂ側に切換
え、抵抗４６には定電流源４４が接続されるよう
にする。定電流源４４の出力電流をI0／２に選ぶ
と、トランジスタ４８のベースに加わる電圧（抵
抗４６の電圧降下）はスイツチ切換直前の電圧と
同じであり、こうして本回路はS3＞VBならS3−
VBを線形増幅し、S3VBならS3＝VBのときの出
力を保持する。
なおスライスレベルは入力信号の何％レベルと
いう指定の仕方をするので基準電圧VBは入力信
号振幅を定める基準電圧VSと密接に関係してい
る。従つて基準電圧VBは基準電圧VSをベースに、
例えばこれを抵抗（これと同様な動作をするよう
に接続したトランジスタを含む）分割して作ると
よい。電圧源５２はかゝる分圧回路を示す。
いう指定の仕方をするので基準電圧VBは入力信
号振幅を定める基準電圧VSと密接に関係してい
る。従つて基準電圧VBは基準電圧VSをベースに、
例えばこれを抵抗（これと同様な動作をするよう
に接続したトランジスタを含む）分割して作ると
よい。電圧源５２はかゝる分圧回路を示す。
第５図はコンパレータ２６の構成例を示す回路
図である。５４，５６は第１の差動対に構成する
トランジスタ、５８，６０はその出力のレベル変
換用のエミツタホロアを構成するトランジスタ、
６２，６４は第２の差動対を構成するトランジス
タ、７０，７２はその出力のレベル変換用のエミ
ツタホロアを構成するトランジスタである。コン
パレータでは鋭敏な比較をするには差を拡大して
いずれが大かを比較する必要があるが、信号の振
幅自身は余り大であることを必要としないので、
この回路では差動対を２つも使用し、しかも各差
動対の出力はダイオード６６，６８によりクラン
プして出力幅が大にならないようにしている。動
作は、オンオフで略述すると、S3＞VBなら５４
がオン、５６がオフ、６４がオン、６２がオフで
信号S6が生じ、スイツチ４２は接点ａ側にありS3
＜VBなら信号S5が生じ、スイツチ４２は接点ａ
からｂへ切換わる。
図である。５４，５６は第１の差動対に構成する
トランジスタ、５８，６０はその出力のレベル変
換用のエミツタホロアを構成するトランジスタ、
６２，６４は第２の差動対を構成するトランジス
タ、７０，７２はその出力のレベル変換用のエミ
ツタホロアを構成するトランジスタである。コン
パレータでは鋭敏な比較をするには差を拡大して
いずれが大かを比較する必要があるが、信号の振
幅自身は余り大であることを必要としないので、
この回路では差動対を２つも使用し、しかも各差
動対の出力はダイオード６６，６８によりクラン
プして出力幅が大にならないようにしている。動
作は、オンオフで略述すると、S3＞VBなら５４
がオン、５６がオフ、６４がオン、６２がオフで
信号S6が生じ、スイツチ４２は接点ａ側にありS3
＜VBなら信号S5が生じ、スイツチ４２は接点ａ
からｂへ切換わる。
第６図はスイツチ４２の具体例を示し、これは
差動対トランジスタ７４と７６および７８と８０
からなる。信号S5がＨ（ハイ）レベルならトラン
ジスタ８０がオン、７６はオフで、スイツチ４２
は接点ｃ，ｂ間が接続され、信号S6がＨレベルな
らトランジスタ７６がオン、８０がオフで、スイ
ツチ４２はｃ，ａ間が接続される。なお信号S5が
Ｈレベルのときトランジスタ７４もオンとなるが
これは差動対３０のトランジスタ３４の負荷を解
放しないためであり、また信号S6がＨレベルのと
きトランジスタ７８がオンとなるがこれも定電流
源４４の負荷を解放しないためである。
差動対トランジスタ７４と７６および７８と８０
からなる。信号S5がＨ（ハイ）レベルならトラン
ジスタ８０がオン、７６はオフで、スイツチ４２
は接点ｃ，ｂ間が接続され、信号S6がＨレベルな
らトランジスタ７６がオン、８０がオフで、スイ
ツチ４２はｃ，ａ間が接続される。なお信号S5が
Ｈレベルのときトランジスタ７４もオンとなるが
これは差動対３０のトランジスタ３４の負荷を解
放しないためであり、また信号S6がＨレベルのと
きトランジスタ７８がオンとなるがこれも定電流
源４４の負荷を解放しないためである。
第７図は電圧源５２の具体例を示す。８２はバ
ツフアで、入力基準電圧VSを抵抗分圧回路８６，
８８へ加える。８４もバツフアで、該抵抗分圧回
路の出力を基準電圧VBとして取出す。抵抗分圧
回路８６，８８の分圧比が、スライスレベルは入
力信号の何％レベルかを決める。この回路では基
準電圧VBを等化増幅器のピーク振幅一定化制御
用基準電圧VSから導出するので、基準電圧VSの
変動で等化増幅器出力のピーク振幅が変化しても
スライスレベルもそれに追従して変化し、ピーク
振幅に対するスライスレベルの比は変らないとい
う利点がある。
ツフアで、入力基準電圧VSを抵抗分圧回路８６，
８８へ加える。８４もバツフアで、該抵抗分圧回
路の出力を基準電圧VBとして取出す。抵抗分圧
回路８６，８８の分圧比が、スライスレベルは入
力信号の何％レベルかを決める。この回路では基
準電圧VBを等化増幅器のピーク振幅一定化制御
用基準電圧VSから導出するので、基準電圧VSの
変動で等化増幅器出力のピーク振幅が変化しても
スライスレベルもそれに追従して変化し、ピーク
振幅に対するスライスレベルの比は変らないとい
う利点がある。
第８図は本回路の動作説明用の波形図である。
信号S5はV3VBでＨになり、信号S6はV3＞VBで
Ｈになる。Ia，Ib，Icはスイツチ４２の接点ａ，
ｂ，ｃを通る電流である。この回路も負半波しか
出力していないが、同様な回路で正半波を取出
し、オアをとつたのちタイミング抽出フイルタ１
６へ加える。
信号S5はV3VBでＨになり、信号S6はV3＞VBで
Ｈになる。Ia，Ib，Icはスイツチ４２の接点ａ，
ｂ，ｃを通る電流である。この回路も負半波しか
出力していないが、同様な回路で正半波を取出
し、オアをとつたのちタイミング抽出フイルタ１
６へ加える。
発明の効果
以上説明したように本発明では増幅器の飽和レ
ベルでスライスレベルを定めるのではなく、等化
増幅器の出力を監視してそれが基準値以上なら線
形増幅、以下ならイコールの時の値を保持すると
いう態様でスライスするので、能動素子の特性に
バラつきが生じてもスライスレベルが変動が生じ
ることがない。
ベルでスライスレベルを定めるのではなく、等化
増幅器の出力を監視してそれが基準値以上なら線
形増幅、以下ならイコールの時の値を保持すると
いう態様でスライスするので、能動素子の特性に
バラつきが生じてもスライスレベルが変動が生じ
ることがない。
第１図は従来のタイミング抽出回路の構成を示
すブロツク図、第２図はその動作説明用の波形
図、第３図は本発明の実施例を示すブロツク図、
第４図〜第７図はその各部の詳細を示す回路図、
第８図は動作説明用の波形図である。 図面で、１０は等化増幅器、S1は入力信号、１
４は非線形増幅器、１６，１８はクロツク抽出回
路、２６はコンパレータ、２４は増幅器およびス
イツチ回路である。
すブロツク図、第２図はその動作説明用の波形
図、第３図は本発明の実施例を示すブロツク図、
第４図〜第７図はその各部の詳細を示す回路図、
第８図は動作説明用の波形図である。 図面で、１０は等化増幅器、S1は入力信号、１
４は非線形増幅器、１６，１８はクロツク抽出回
路、２６はコンパレータ、２４は増幅器およびス
イツチ回路である。
Claims (1)
- １ 利得調整されて出力のピーク振幅が一定値に
なるように入力信号を増幅する等化増幅器、該増
幅器の出力を所定スライスレベルでスライスした
出力を生じる非線形増幅器、該増幅器の出力より
前記入力信号に含まれたクロツクを抽出する回路
を備える中継伝送装置のタイミング抽出回路にお
いて、該非線形増幅器を、スライスレベル決定用
基準電圧を等化増幅器出力信号が越えるとき切換
え出力を生じるコンパレータと、該コンパレータ
の出力を受けて、等化増幅器の出力信号が該スラ
イスレベル決定用基準電圧より大なるときはこれ
らの差を線形増幅し、以下であるときは該出力信
号が基準電圧に等しいときの出力を保持する増幅
器およびスイツチ回路とで構成したことを特徴と
するタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113951A JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113951A JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607240A JPS607240A (ja) | 1985-01-16 |
| JPH0220185B2 true JPH0220185B2 (ja) | 1990-05-08 |
Family
ID=14625291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113951A Granted JPS607240A (ja) | 1983-06-24 | 1983-06-24 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607240A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292433A (ja) * | 1985-06-17 | 1986-12-23 | Fujitsu Ltd | 差分抽出回路 |
-
1983
- 1983-06-24 JP JP58113951A patent/JPS607240A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS607240A (ja) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US4112384A (en) | Controlled recovery automatic gain control amplifier | |
| JPH0787324B2 (ja) | 入力オ−ディオ周波数信号から直流制御信号を取出す方法及びその装置 | |
| US4742565A (en) | Radio receiver with field intensity detector | |
| GB1533266A (en) | Equalization circuits | |
| US3696252A (en) | Active filter for selecting and controlling signals | |
| US3435252A (en) | D.c. restorer | |
| US3278866A (en) | Selective transmission | |
| US4001732A (en) | Calibration oscillators for noise reduction systems | |
| US4555669A (en) | Noise reduction by linear interpolation using a single sample-and-hold circuit | |
| JPH0220185B2 (ja) | ||
| US3873925A (en) | Audio frequency squelch system | |
| US2235550A (en) | Amplifier | |
| US3414828A (en) | Frequency-shift data receiver | |
| JPH0421385B2 (ja) | ||
| JPH0453065Y2 (ja) | ||
| US4085290A (en) | Telephone conference amplifier | |
| KR100217366B1 (ko) | 입력 밸런스 제어회로 | |
| JPS5939932B2 (ja) | 相補特性切換回路 | |
| JPS6340406A (ja) | ミユ−テイング回路 | |
| GB1191423A (en) | Signal Translating Arrangement. | |
| JPS6211088Y2 (ja) | ||
| KR910001648Y1 (ko) | 스페이스 와이더 회로 | |
| JPH0131833B2 (ja) | ||
| JPS59110259A (ja) | ダイヤル信号送出回路 |