JPS61285716A - レジスト塗布方法 - Google Patents

レジスト塗布方法

Info

Publication number
JPS61285716A
JPS61285716A JP60126133A JP12613385A JPS61285716A JP S61285716 A JPS61285716 A JP S61285716A JP 60126133 A JP60126133 A JP 60126133A JP 12613385 A JP12613385 A JP 12613385A JP S61285716 A JPS61285716 A JP S61285716A
Authority
JP
Japan
Prior art keywords
resist
dimension
development
dispersion
development dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60126133A
Other languages
English (en)
Inventor
Tetsuo Ito
伊藤　鉄男
Masaya Tanuma
田沼　正也
Yoshiyuki Nakagome
中込　義之
Kazuya Kadota
和也 門田
Kazunari Kobayashi
一成 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60126133A priority Critical patent/JPS61285716A/ja
Priority to KR1019860004552A priority patent/KR900001665B1/ko
Priority to EP86107872A priority patent/EP0205148B1/en
Priority to DE8686107872T priority patent/DE3678868D1/de
Priority to US06/872,506 priority patent/US4738910A/en
Priority to CN86103644A priority patent/CN86103644B/zh
Publication of JPS61285716A publication Critical patent/JPS61285716A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/136—Coating process making radiation sensitive element

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はレジスト塗布方法に係シ、特に、現像寸法変動
許容範囲が小さい高集積回路素子製造プロセスに好適な
レジスト塗布方法に関する。
〔発明の背景〕
レジスト塗布方法Ｆｉ特開昭５９−１５５９２５号公Ｓ
報に記載されている。ここに示された方法では、レジス
トを塗布する前に感光反応を行なわせるもので、レジス
トの膜厚の最適化については論及されていない。また、
微細パターンの形成方法に関連したレジスト塗布方法Ｉ
／ｃＦｉ、特開昭５９−１５５９３０号、特開昭５９−
１５５９２７号、特開昭５９−１５５９２１号公報など
があるが、レジスト膜厚の最適化についてはいずれも論
及していない。
〔発明の目的〕
本発明の目的はシリコン・ウェハ上に形成される高集積
回路素子の現像寸法のばらつきを低減して、素子の製造
歩留シを向上できるレジスト塗布方法を提供することＶ
Ｃある。
〔発明の概要〕
レジスト塗布膜厚が厚くなると、光がレジスト膜内部に
入シにくくならて現像後の寸法が変化する、いわゆる、
バルク効果が知られている。しかし、単一波長の光を使
用する縮小投影露光装置では、レジスト膜内での光干渉
により、レジスト表面での反射率が変動する結果、膜厚
の増加に伴い現像寸法が正弦関数的に脈動する干渉効果
も生じることがわかった。このような場合ｖｃハ、レジ
スト塗布膜厚を脈動の極値（現像寸法のレジスト膜厚依
存性を示す曲線の傾きが零となる部分）Ｋ相当する値に
設定することによシ、現像寸法のばらつきを極小化でき
ることがわかった。
〔発明の実施例〕
以下、本発明の一実施例を第１図により説明する。レジ
スト膜厚を１００ｍ程度づつ増加させると現像後のレジ
スト寸法（第２図のレジストライン６の＠ｔｒＯ値で、
この大きさｔｒがライン部４とスペース部５からなるマ
スクパターンのライン幅ｔｍと等しいことが望ましい）
は第１図の曲線３のように脈動することが明らかになっ
た。シリコン基板７上にレジストライン６を形成するプ
ロセスを第３図を用いて示す。まず、シリコン基板７上
にレジスト１０を１μｍ程度に回転塗布する。
その上にスペース部とライン部からなるマスクパターン
の投影偉を紫外線の光源で照射する。この場合、レジス
ト１０上の光強度はライン部に相当する位置では小さく
、スペース部に相当する位置では大きい、曲線９のよう
になる。紫外線照射後現像処理を行うと、強く照射され
たスペース部５に相当する部分のレジストが溶解し、弱
く照射されたライン部４Ｖｃ８当する部分のレジストは
溶解せずに残留して第２図のレジストライン６を形成す
る。
これは、ポジ型レジストの場合で、ネガ型レジストの場
合［１１、逆に、スペース部に相当する部分にレジスト
ラインが形成される。
一般に、シリコンウェハ上にレジストを１μｍ程度に回
転塗布する場合、膜厚は均一にならずに、２００人程鹿
のばらつきが生じる。従って、現像後に形成されるレジ
ストライン幅には、ばらつきが生じる。第１図かられか
るように、このライン幅のばらつきの範囲は、レジスト
塗布膜厚の設定値（レジスト膜厚のばらつきの中心値）
によシ大きく異なる。たとえば、レジスト塗布膜厚をｔ
。
とすると、膜厚のばらつきの範囲はΔｔであるから、現
像寸法のばらつきはΔ／、、になる。しかし、レジスト
塗布膜厚を曲線３の極小値２に相当する膜厚ｔ、ＶＣす
ると、レジスト膜厚のばらつきが同じΔｔでも、現像寸
法のばらつきはΔｔ、となシ、Δｔ、の約１１５　Ｖｃ
減少する。レジスト膜厚を曲線３の極大値１１Ｃ相当す
る膜厚ｔ１にした場合にも現像寸法のばらつきはΔｔ、
　ｖｃなり、Δｔ、の約１１５になる。ここで、Δｔ、
の一般的な値は０．３μｍである。この値はレジスト寸
法が１μｍ程度になると許容できないばらつき範囲であ
る。
半導体素子のホトレジストプロセスにおける現像寸法の
ばらつきの許容値が設計寸法ｔ−に対して±Δｔである
とする。もし、誤ってレジスト塗布膜厚の設定値を第１
図におけるｔ３　とした場合ＶＣは、現像寸法のばらつ
きは大きく、現像寸法に対する半導体素子の個数は曲線
１１のように分布する。この時、寸法許容値ｔ−±Δｔ
からけずれた多くの素子（１２，１３ｔ／Ｃあたるもの
）は不良品となる。しかし、レジスト塗布膜厚の設定値
を第１図のｔｌ　ｅ　　Ｆとした場合ＶＣは、現像寸法
のばらつきが減って曲線１４のようになり、不良品も１
５．１６に相当する部分のみになり、１０チ以下に減少
する。
これまでは、レジスト膜厚に対するレジスト現像寸法の
脈動、それに伴うばらつきについて述べてきたが、レジ
スト膜厚を直接測定できない場合Ｋｔ：ｔ、レジストを
１μｍ程度に塗布するスピナ（回転塗布装置）の回転数
に対するレジスト現像寸法を測定すると、第５図′の曲
線１７のように脈動する。スピナの回転数をＮＩ、Ｎｚ
、Ｎｓ　とすると、ｔｆＪ１図と同様にレジスト膜厚の
ばらつきが同じΔｔであっても、極値１７．１８に相当
する回転数１’Ｌ　、　Ｎｔの場合ＶＣは、現像寸法の
ばらつきは、ΔｔＩ、Δｔ２となシ少ない。しかし、極
値に相当しない回転数Ｎ、の場合ｖｃは、Δｔ３となシ
大きくなる。このように、スピナの回転数を適切に設定
することによシ、現像寸法のばらつきを低減することが
できる。
第４図は現像寸法のばらつきを示す分布図である。
〔発明の効果〕
本発明によれば、現像寸法のばらつきを低減でき、高集
積回路素子の製造歩留りを向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例のレジスト現像寸法のレジス
ト膜厚依存性を示す図、第２図はレジストの断面図、＃
ＩＪ３図はレジストへのマスクパターン投影の説明図、
第４図は現像寸法のばらつきを示す分布図、第５図はレ
ジスト現像寸法のスピナ回転数依存性を示す図である。 １．２，１７．１８・・・現像寸法の極値、３，１９・
・・現像寸法の脈動、６・・・レジストライン、１１゜
１４・・・現像寸法の分布曲線。

Claims (1)

  1. 【特許請求の範囲】 １、基板にレジストを回転塗布するプロセス、塗布され
    たレジスト膜にマスクパターンを転写露光するプロセス
    、パターン露光後基板上にパターンを形成する現像プロ
    セスから構成されるホトレジストプロセスにおいて、 前記レジストの現像寸法が前記レジスト塗布プロセスに
    おけるパラメータの増減に伴つて脈動する特性を示す場
    合に、前記パラメータの値を前記脈動の極値に相当する
    値に設定することを特徴とするレジスト塗布方法。 ２、特許請求の範囲第１項において、 前記レジスト塗布プロセスにおけるパラメータを前記レ
    ジストの塗布膜厚とすることを特徴とするレジスト塗布
    方法。 ３、特許請求の範囲第１項において、 パラメータを前記レジストの塗布時の回転数とすること
    を特徴とするレジスト塗布方法。
JP60126133A 1985-06-12 1985-06-12 レジスト塗布方法 Pending JPS61285716A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60126133A JPS61285716A (ja) 1985-06-12 1985-06-12 レジスト塗布方法
KR1019860004552A KR900001665B1 (ko) 1985-06-12 1986-06-09 레지스트 도포방법
EP86107872A EP0205148B1 (en) 1985-06-12 1986-06-10 Method of applying a resist
DE8686107872T DE3678868D1 (de) 1985-06-12 1986-06-10 Schutzlackbeschichtungsverfahren.
US06/872,506 US4738910A (en) 1985-06-12 1986-06-10 Method of applying a resist
CN86103644A CN86103644B (zh) 1985-06-12 1986-06-11 涂敷光刻胶的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60126133A JPS61285716A (ja) 1985-06-12 1985-06-12 レジスト塗布方法

Publications (1)

Publication Number Publication Date
JPS61285716A true JPS61285716A (ja) 1986-12-16

Family

ID=14927484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60126133A Pending JPS61285716A (ja) 1985-06-12 1985-06-12 レジスト塗布方法

Country Status (6)

Country Link
US (1) US4738910A (ja)
EP (1) EP0205148B1 (ja)
JP (1) JPS61285716A (ja)
KR (1) KR900001665B1 (ja)
CN (1) CN86103644B (ja)
DE (1) DE3678868D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154245A (ja) * 2004-11-29 2006-06-15 Toshiba Corp パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393624A (en) * 1988-07-29 1995-02-28 Tokyo Electron Limited Method and apparatus for manufacturing a semiconductor device
US4971931A (en) * 1990-02-12 1990-11-20 Eastman Kodak Company Diffuser features for spin-coated films
US5622747A (en) * 1991-09-18 1997-04-22 National Semiconductor Corporation Method for dispensing a layer of photoresist on a wafer without spinning the wafer
US5320918A (en) * 1992-12-31 1994-06-14 At&T Bell Laboratories Optical lithographical imaging system including optical transmission diffraction devices
US6221787B1 (en) * 1998-04-20 2001-04-24 Tokyo Electron Limited Apparatus and method of forming resist film
US6410194B1 (en) * 1999-02-04 2002-06-25 Tokyo Electron Limited Resist film forming method and resist coating apparatus
GB9916730D0 (en) 1999-07-16 1999-09-15 Mitel Semiconductor Ltd Integrated circuit manufacture
KR101074952B1 (ko) * 2004-08-31 2011-10-18 엘지디스플레이 주식회사 포토레지스트 코팅장치 및 코팅방법
FR2969772B1 (fr) * 2010-12-22 2012-12-28 Commissariat Energie Atomique Procédé de lithographie par nano impression
KR102212361B1 (ko) 2019-07-05 2021-02-04 국방과학연구소 레이저음향기기를 이용한 수중표적 공격용 양상태 탐지시스템 및 탐지방법
KR102477169B1 (ko) * 2022-06-10 2022-12-14 엘아이지넥스원 주식회사 해수 유동을 고려한 소화포 제어 방법 및 그를 위한 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50136333A (ja) * 1974-04-17 1975-10-29
JPS53110376A (en) * 1977-03-09 1978-09-27 Hitachi Ltd Resist coating method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778140A (en) * 1980-10-31 1982-05-15 Hoya Corp Forming method for photoresist film
JPS5851514A (ja) * 1981-09-22 1983-03-26 Toshiba Corp ウエハ露光方法及びその装置
JPS599919A (ja) * 1982-07-08 1984-01-19 M Setetsuku Kk フオトレジストの塗布方法
JPS59151424A (ja) * 1983-02-18 1984-08-29 Hitachi Ltd 塗布装置
JPS59155925A (ja) * 1983-02-25 1984-09-05 Matsushita Electric Ind Co Ltd 塗布装置および塗布方法
JPS59155930A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ンの形成方法
JPS59155921A (ja) * 1983-02-25 1984-09-05 Fujitsu Ltd レジストパタ−ンの形成方法
JPS59155927A (ja) * 1983-02-25 1984-09-05 Matsushita Electric Ind Co Ltd パタ−ン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50136333A (ja) * 1974-04-17 1975-10-29
JPS53110376A (en) * 1977-03-09 1978-09-27 Hitachi Ltd Resist coating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154245A (ja) * 2004-11-29 2006-06-15 Toshiba Corp パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
JP4621485B2 (ja) * 2004-11-29 2011-01-26 株式会社東芝 パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム

Also Published As

Publication number Publication date
KR870000748A (ko) 1987-02-20
DE3678868D1 (de) 1991-05-29
EP0205148A2 (en) 1986-12-17
US4738910A (en) 1988-04-19
EP0205148A3 (en) 1988-12-28
CN86103644B (zh) 1988-11-23
CN86103644A (zh) 1987-04-29
KR900001665B1 (ko) 1990-03-17
EP0205148B1 (en) 1991-04-24

Similar Documents

Publication Publication Date Title
US5486424A (en) Silylated photoresist layer and planarizing method
US3873313A (en) Process for forming a resist mask
JPS61285716A (ja) レジスト塗布方法
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
JP2005026362A (ja) 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
JPH07211630A (ja) パターン形成方法及びその装置
JPS60203941A (ja) 多層ホトレジスト処理方法
US3824014A (en) Relief mask for high resolution photolithography
JPS59178729A (ja) フォトレジストプロセスにおける露光方法
JPS62102243A (ja) フオトレジストの製法
JPH10256149A (ja) レジストパターンの形成方法
JP2797362B2 (ja) 半導体装置のパターン形成方法
JPS6362323A (ja) 半導体装置の製造方法
JP2595886B2 (ja) 半導体装置の製造方法
JPH0992599A (ja) Ｘ線露光用マスクの作製方法及び該ｘ線露光用マスクを用いたｘ線露光方法、及びｘ線露光装置、及びこれ等を用いた半導体ディバイスの製造方法及びそれで作られた半導体ディバイス
US6531264B1 (en) Integrated circuit manufacture
JPS58122726A (ja) レジスト寸法の精密制御による半導体素子の製造方法
Cheang et al. An Optimized Process for Ultrathick Photosensitive Polyimide Applications
JPH0385544A (ja) レジストパターン形成方法
KR960000185B1 (ko) 자동 배치형 위상반전마스크 제조 방법
JPH0141246B2 (ja)
JP3179127B2 (ja) パターン形成方法
TW449877B (en) Method for controlling linewidth
JPH10284398A (ja) 現像処理方法および装置