JPS61284935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61284935A JPS61284935A JP12661285A JP12661285A JPS61284935A JP S61284935 A JPS61284935 A JP S61284935A JP 12661285 A JP12661285 A JP 12661285A JP 12661285 A JP12661285 A JP 12661285A JP S61284935 A JPS61284935 A JP S61284935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulator
- semiconductor
- wide
- regular hexagonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に広い素子分
離帯と狭い素子分離帯を同時に形成する際に使用される
ものである。
離帯と狭い素子分離帯を同時に形成する際に使用される
ものである。
従来、広い素子分離帯と狭い素子分離帯を同時に形成し
た半導体装置として、特願昭５７−２２２４６３号公報
が知られている。この半導体装置は、広い素子分離帯の
中に柱状の半導体部分を残して分離溝を形成し、柱状半
導体層を完全に酸化して絶縁物にした後、空間部分を絶
縁物で埋めるものである。
た半導体装置として、特願昭５７−２２２４６３号公報
が知られている。この半導体装置は、広い素子分離帯の
中に柱状の半導体部分を残して分離溝を形成し、柱状半
導体層を完全に酸化して絶縁物にした後、空間部分を絶
縁物で埋めるものである。
しかしながら、従来技術によれば、柱状半導体層が不規
則のため、柱状半導体層の酸化時に隣接する柱状半導体
層の酸化膜が互いに接触してストレスが発生し、素子に
欠陥が発生する。
則のため、柱状半導体層の酸化時に隣接する柱状半導体
層の酸化膜が互いに接触してストレスが発生し、素子に
欠陥が発生する。
また、柱状中４体層を完全に酸化した後の隙間が場所に
よって異なるため、この隙間に絶縁膜を埋立る際、埋立
ムラを起す。
よって異なるため、この隙間に絶縁膜を埋立る際、埋立
ムラを起す。
本発明は上記事情に鑑みてなされたもので、素子に欠陥
が発生するのを防止するとともに、素子間分離のための
溝の埋立を容易にムラなくし得る半導体装置の製造方法
を提供することを目的とする。
が発生するのを防止するとともに、素子間分離のための
溝の埋立を容易にムラなくし得る半導体装置の製造方法
を提供することを目的とする。
本発明゛は、半導体基板を反応性イオンエツチングによ
り選択的に除去し、広い素子分離帯に正六角柱状の半導
体層を７・チの巣状に形成した後、前記半導体層を完全
に酸化して絶縁物を形成することにより、正六角柱の絶
縁物と同形状の絶縁物の隙間、素子と上記絶縁物との隙
間を同一距離とし、もって上記欠陥の発生を防止し７、
更に溝の埋立を容易にできるものである。
り選択的に除去し、広い素子分離帯に正六角柱状の半導
体層を７・チの巣状に形成した後、前記半導体層を完全
に酸化して絶縁物を形成することにより、正六角柱の絶
縁物と同形状の絶縁物の隙間、素子と上記絶縁物との隙
間を同一距離とし、もって上記欠陥の発生を防止し７、
更に溝の埋立を容易にできるものである。
以下、本発明の一実施例を第１図（ａ） 、 （ｂ）
、第２図（ａ） 、 （ｂ）及び第３図（ａ） 、 （
ｂ）を参照して説明する。ここで、第１図（ａ）、第２
図（ａ）、第３図（、）は夫々平面図を、第１図（ｂ）
、第２図（ｂ）、第３図（１））は夫々第１図（ａ）、
第２図（ａ）、第３図（ａ）のＸ−Ｘ線に沿う断面図を
示す。
、第２図（ａ） 、 （ｂ）及び第３図（ａ） 、 （
ｂ）を参照して説明する。ここで、第１図（ａ）、第２
図（ａ）、第３図（、）は夫々平面図を、第１図（ｂ）
、第２図（ｂ）、第３図（１））は夫々第１図（ａ）、
第２図（ａ）、第３図（ａ）のＸ−Ｘ線に沿う断面図を
示す。
まず、シリコン基板１を反応性イオンエツチング（Ｆｌ
ｒｇ）により選択的に除去し、広い素子分離帯に正六角
柱状の半導体層２をハチの巣状に形成した（Ｗ、１図（
ａ） 、 （ｂ）図示）。ここで、同図において、前記
半導体層２間の第１の溝３の深さは４μｍ１幅は１．２
μｍ程度である。又、半導体層２の一辺１−ｔ Ｏ，５
μｍ程度である。なお、狭い素子分離帯でのエツチング
は図示していない（以下、同様）。つづいて、例えば１
１００℃で熱酸化を行い前記半導体層２を完全に酸化し
た。その結果、厚さ１μｍ程度の酸化膜（ｓｉｏ、膜）
が形成され、Ｓｉ○、からなる正六角柱状の絶縁物４と
なった（第２図（ａ） 、 （ｂ）図示）。
ｒｇ）により選択的に除去し、広い素子分離帯に正六角
柱状の半導体層２をハチの巣状に形成した（Ｗ、１図（
ａ） 、 （ｂ）図示）。ここで、同図において、前記
半導体層２間の第１の溝３の深さは４μｍ１幅は１．２
μｍ程度である。又、半導体層２の一辺１−ｔ Ｏ，５
μｍ程度である。なお、狭い素子分離帯でのエツチング
は図示していない（以下、同様）。つづいて、例えば１
１００℃で熱酸化を行い前記半導体層２を完全に酸化し
た。その結果、厚さ１μｍ程度の酸化膜（ｓｉｏ、膜）
が形成され、Ｓｉ○、からなる正六角柱状の絶縁物４と
なった（第２図（ａ） 、 （ｂ）図示）。
なお、同図において、５は絶縁物４同士の第２の溝であ
る。次いで、全面に多結晶シリコン層６を堆積して第２
の溝５を埋め、半導体装置を製造した（第３図（ａ）
、 （１：＋）図示）。
る。次いで、全面に多結晶シリコン層６を堆積して第２
の溝５を埋め、半導体装置を製造した（第３図（ａ）
、 （１：＋）図示）。
しかして、本発明によれば、シリコン基板１をＲＩＥに
より選択的に除去して広い素子分離帯に正六角柱状の半
導体層２をハチの巣状に形成し、更にこれを完全に酸化
して絶縁物４を形成するため、絶縁物４と絶縁物４の第
２の溝（隙間）５、及び絶縁物４と素子との隙間を一定
距離に保つことができ、従来の如きストレスに起因する
欠陥の発生を防止できる。また、完全酸化しな後に形成
された絶縁物４同士等の隙間を一定距離にすることがで
きるため、第３図（ａ）。
より選択的に除去して広い素子分離帯に正六角柱状の半
導体層２をハチの巣状に形成し、更にこれを完全に酸化
して絶縁物４を形成するため、絶縁物４と絶縁物４の第
２の溝（隙間）５、及び絶縁物４と素子との隙間を一定
距離に保つことができ、従来の如きストレスに起因する
欠陥の発生を防止できる。また、完全酸化しな後に形成
された絶縁物４同士等の隙間を一定距離にすることがで
きるため、第３図（ａ）。
（１））に示す如く多結晶シリコン層６を堆積した場合
、埋立ムラなく容易に埋立ができる。従って、後工程で
Ａ／配線等を行なう時断線等を減少できる。
、埋立ムラなく容易に埋立ができる。従って、後工程で
Ａ／配線等を行なう時断線等を減少できる。
以上詳述した如く本発明によれば、素子に欠陥が発生す
るのを防止し、かつ素子間分離のための溝の埋立を容易
にムラなくし得る半導体装置の製造方法を提供できる。
るのを防止し、かつ素子間分離のための溝の埋立を容易
にムラなくし得る半導体装置の製造方法を提供できる。
第１図〜第３図は本発明の一実施例に係る半導体装置の
製造方法を工程順に示す説明図である。 １・・・シリコン基板、２・・・半導体層、３，５・・
・溝、４・・・絶縁物、６・・・多結晶シリコン層。 出願人代理人 弁理士 鈴 江 武 彦（ａ） 第１図 （ａ） （ｂ） 第２図 （ｂ） 第３図
製造方法を工程順に示す説明図である。 １・・・シリコン基板、２・・・半導体層、３，５・・
・溝、４・・・絶縁物、６・・・多結晶シリコン層。 出願人代理人 弁理士 鈴 江 武 彦（ａ） 第１図 （ａ） （ｂ） 第２図 （ｂ） 第３図
Claims (1)
- 半導体基板上に広い素子分離帯と狭い素子分離帯を同時
に形成する半導体装置の製造方法において、前記半導体
基板を反応性イオンエッチングにより選択的に除去し、
前記広い素子分離帯に正六角柱状の半導体層をハチの巣
状に形成する工程と、前記半導体層を完全に酸化して絶
縁物を形成する工程とを具備することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12661285A JPS61284935A (ja) | 1985-06-11 | 1985-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12661285A JPS61284935A (ja) | 1985-06-11 | 1985-06-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61284935A true JPS61284935A (ja) | 1986-12-15 |
Family
ID=14939505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12661285A Pending JPS61284935A (ja) | 1985-06-11 | 1985-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61284935A (ja) |
-
1985
- 1985-06-11 JP JP12661285A patent/JPS61284935A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPS59186342A (ja) | 半導体装置の製造方法 | |
| JPS61284935A (ja) | 半導体装置の製造方法 | |
| JPS6358370B2 (ja) | ||
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS61107740A (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPS63181444A (ja) | 半導体装置の製造方法 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPS63281441A (ja) | 半導体装置及びその製造方法 | |
| JPS62217629A (ja) | 半導体装置 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPS6132540A (ja) | 半導体装置の製造方法 | |
| JPS63239842A (ja) | 半導体装置の製造方法 | |
| JPH0371651A (ja) | 半導体の製造方法 | |
| JPS6149826B2 (ja) | ||
| JPS6396937A (ja) | 半導体装置およびその製造方法 | |
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JPS5953709B2 (ja) | 半導体装置の製造方法 | |
| JPH05136163A (ja) | 電界効果トランジスタの製法 | |
| JPS5953710B2 (ja) | 半導体装置の製造方法 | |
| JPH0522387B2 (ja) | ||
| JPH03165042A (ja) | 電荷転送素子の製造方法 | |
| JPH0420261B2 (ja) | ||
| JPH0917852A (ja) | 半導体装置の製造方法 |