JPS61277286A

JPS61277286A - 適応二値化回路

Info

Publication number: JPS61277286A
Application number: JP60118212A
Authority: JP
Inventors: Hiroyuki Horii; 博之堀井; Hiroyuki Morimoto; 森本　広行
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1985-05-31
Filing date: 1985-05-31
Publication date: 1986-12-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕アナログ入力信号を二値化する回路であって、原アナロ
グ信号を１ラスター遅延させる遅延素子と、原アナログ
信号のレベルを検出するためのサンプル・ホールド回路
と、これを制御するサンプリング制御回路と、サンプル
・ホールド回路の出力に対して何等かの演算を行う回路
と、その出力〔産業上の利用分野〕本発明は、ＴＶカメラ等ラスター・スキャンされたアナ
ログ信号をデジタル化する二値化回路に関する。

〔従来の技術〕

この種の二値化回路として、従来、固定二値化回路がよ
く用いられていた。しかし、このような固定二値化回路
では、全ての領域において同一のしきい値で二値化する
ため、場所によって信号レベルが変わるような信号に対
しては満足な二値化ができなかった。

また、このような固定二値化回路の問題点を解消するた
めに、しきい値をアナログ信号のレベルに応じて決定す
る方法が特開昭５７−２０８７６７号公報に述ぺられて
いる。しかし、この方法では、１ラスター毎にレベル変
動するような信号には、適用できない。なぜならば、し
きい値が決定されるのは、アナログ信号が入力されてか
ら１ラスター後であシ、この方式による二値化は、アナ
ログ信号と、１ラスター前のアナログ・レベルに応じて
決められたしきい値との間で行われるからである。

〔発明が解決しようとする問題点〕

本発明は、従来においては場所によって信号レベルが変
わるような信号において、その信号レベルに対して適切
な二値化しきい値を設定し、最適な二値化信号を得るこ
とが困難であったという問題を解決するものである。

〔問題点を解決するための手段〕

この発明は、入力される原アナログ信号の信号レベルを
１２スター毎に検出するために、アナログ・サンプル・
ホールド回路（ピーク・ホールド等アナログ・レベルを
検出するものを含む）を有する。

このアナログサンプル・ホールド回路の出力に、ゲイン
及びオフセットをかけた信号を二値化するためのしきい
値とする。これによシ、入力される゛アナログ信号のレ
ベルを１ラスター毎に検出しレベルに従って、しきい値
レベルを変化させることが可能となる。しかし、この１
１では入力されるアナログ信号のレベルを検出した時に
は、アナログ信号そのものが既に変化してしまい、最適
な二値化はできない。入力されるアナログ信号に対する
最適なるしきい値は、１ラスター分の時間が過ぎた後確
定するために、アナログ信号自身を１ラスター分遅延さ
せてやればよい。このため、本発明では１ラスター分の
アナログ遅延素子を有している。１ラスター分遅延した
アナログ信号とこの２スターでの信号レベルで決定し九
二値化しきい値信号とを比較器（コンパレータ）に入れ
二値化信号を得る。

〔発明の実施例〕

第１図は、この発明の実施例（１）を示すものである。

入力されるアナログ信号１は、サンプル・ホールド回路
２と、１ラスター・アナログ遅延回路５に入る。サンプ
ル・ホールド回路２は１ラスター毎にサンプリング制御
回路９のサンプリング信号によシアナログ信号の特定領
域（固定又は画像によって決まる領域）の信号レベルを
検出し、次の１−）スター間その信号レベルを出力する
。これを各ラスター毎に行なう。次のこの出力に、ゲイ
ン。

オフセットをかけるアナログ演算器３を通し、しきい値
信号４を作る。このしきい値信号４は、入力されるアナ
ログ入力信号１に対して１ラスター分遅れているため、
アナログ入力信号１も１ラスター遅延回路５を通して同
様に１ラスター遅らせる。この１ラスター遅延信号６と
しきい値信号４を比較器７に入力し、二値化信号８を得
る。このことによシ、しきい値信号４は１ラスター遅延
信号６の信号レベルに応じて変化するので、最適なる二
値化が可能となる。

実施例（１）Ｋおける入力信号１，１ラスター遅延信号
６．しきい値信号４．および出力される二値化信号８の
例を第２図に示す。この図で、入力信号１の中で第３．
第４２スター中にある傷信号が、確実に二値化されてい
るのがわかる。第３図は第２図と同様なタイム・チャー
トである。ここでは第１図中の演算器３のゲイン、オフ
セットを調節し、第３図に示すようなしきい値レベルを
設定することで、入力される信号中の黒欠陥（信号が低
くさがる欠陥）だけでなく、白欠陥（信号が高くもち上
がる欠陥）も確実に二値化される。

第４図は、本発明の実施例（２）であシ、第５図にその
タイム・チャートを示している。

第４図において、入力信号１は、２つのサンプル・ホー
ルド回路２と、１ラスター遅延回路５に入力する。２つ
のサンプル・ホールド回路２は、サンプリング制御回路
９によって制御される別々の領域を持ったサンプリング
信号１０ａ　、　１０ｂ　Ｋよって、入力されるアナロ
グ信号のレベルをサンプリングする。ここでは、第５図
に示すように、入力されるアナログ信号１に対し、前部
（低レベル側）と後部（高レベル側）の２ケ所の領域を
、それぞれサンプリングするようにしている。

そのために、サンプル・ホールド回路２の出力に対して
演算器３．比較器７を複数個持ち、しきい値４ａ＊　４
ｂ＋　４ｃを多重に発生させている。そして、サンプリ
ング制御回路９は、中間レベルのしきい値４ｃＫよシ比
較器７で二値化された信号８Ｃ用いて、入力信号の前部
と後部の境（段差）の座標を検出し、それぞれの領域に
サンプリング信号１０ａ　、　１０ｂを出力する。そし
て、しきい値信号４ｂ　、　４ｂと１ラスター・アナロ
グ遅延回路５で１ラスク一時間遅らせたアナログ入力信
号１を２つの比較器７にそれぞれ入力し、二値化信号８
ａ　＃　８ｂを得ている。

なお、本実施例中、サンプル・ホールド回路２は、１ラ
スター内でのアナログ信号のレベルを検出するものであ
るため、ピーク・ホールド回路又は積分回路などでもよ
い。

〔発明の効果〕

この発明によれば、入力されるアナログ信号のレベルヲ
検出し、このレベルによって二値化しきい値を決定して
いるため、入力されるアナログ信号のレベルが大きく変
っても適切な二値化しきい値を得ることが可能となつ九
。また、アナログ信号のレベルを検出しニー化しきい値
を決定するまでに、１ラスターの時間が必要でアシ、こ
の遅れ分を補正するために１ラスター遅延回路を設けた
。

これによシ、入力されるアナログ信号に対し最適なる二
値化しきい値と、そのしきい値に対応するアナログ信号
が比較器に入ることになるので、アナログ信号のレベル
が変化するその中にある傷信号などを確実に二値化でき
るようになった。

本発明は、特に円筒形をしている物体（例えばカプセル
など）や、照明が垂直方向に不均一な場合など、各ラス
ター間で、アナログ信号レベルが変わるようなもの（例
えば第６図のような信号）に対して効果が犬である。

【図面の簡単な説明】

第１図は本発明の実施例（１）の構成図、第２図、第３
図はその波形図、第４図は実施例（２）の構成図、第５図は実施例（２）の波形図、第６図は本発明が適用されるアナログ入力信号の波形図
である。１・・・入力信号２・・・サンプル・ホールド回路３・・・演算器４・・・しきい値信号５・・・１ラスターアナログ遅延回路６・・・１ラスター遅延信号７・・・比較器８・・・二値化信号９・・・サンプリング制御回路

Claims

【特許請求の範囲】

（１）ＴＶカメラ等ラスター・スキャンされた原アナロ
グ信号を１ラスター分遅延させる遅延素子と、原アナロ
グ信号の信号レベルを検出するサンプル・ホールド回路
と、該サンプル・ホールド回路を制御するサンプリング
制御回路と、該サンプル・ホールド回路の出力に対し何
等かの演算を行う演算器、および、該演算器の出力をし
きい値として、前記遅延素子から出力されるアナログ信
号を二値化する比較器を具備することを特徴とする二値
化回路。
（２）前記特許請求の範囲第１項記載の二値化回路にお
いて、前記サンプル・ホールド回路の出力に対し、演算
器と比較器を複数個持ち、しきい値を多重に発生させる
ことを特徴とする二値化回路。
（３）前記特許請求の範囲第１項または第２項記載の二
値化回路において、原アナログ信号の複数の領域毎にサ
ンプル・ホールド回路を有することを特徴とする二値化
回路。