JPS61265931A - 電力線搬送方式 - Google Patents
電力線搬送方式Info
- Publication number
- JPS61265931A JPS61265931A JP10798885A JP10798885A JPS61265931A JP S61265931 A JPS61265931 A JP S61265931A JP 10798885 A JP10798885 A JP 10798885A JP 10798885 A JP10798885 A JP 10798885A JP S61265931 A JPS61265931 A JP S61265931A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- cycle
- level
- processing cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/542—Systems for transmission via power distribution lines the information being in digital form
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/542—Methods of transmitting or receiving signals via power distribution lines using zero crossing information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電力線搬送方式に関するものである。
従来の技術
従来、商用電源に接続された屋内電力組に振幅変調され
たデジタル信号を重畳して送信を行なうこの種の電力線
搬送方式としては１例えば特開昭５６−７４０４７号の
公報による第５図のように信号の各ビットが商用電源の
各半サイクルにそれぞれ同期し、かつ各半サイクルｔ−
４つの区間に分割して、上記区間のうち夫々第１の区間
ｔＩＱ常に搬送高周波の存在しない雑音検知区間、第２
の区間ｔ２を機器制御データが搬送されているとき常に
搬送高周波が存在するデータ搬送表示区間、第４の区間
ｔ４ｉ制御データ区間、第３の区間ｔ３−ｉｉ制御デー
タの送出開始及び送出完了信号が送出される制御区間と
している。従って、雑音検知区間ｔ１に信号全検出した
場合にはノイズの混入と判断し、制御データの判定全中
断して誤ったデータの取り込みを防止し、雑音検知区間
ｔ１に信号が存在せずデータ搬送表示区間ｔ２に信号を
検出した場合には制御データちっと判断して制御データ
区間ｔ１の制御データの取り込みを行なう。
たデジタル信号を重畳して送信を行なうこの種の電力線
搬送方式としては１例えば特開昭５６−７４０４７号の
公報による第５図のように信号の各ビットが商用電源の
各半サイクルにそれぞれ同期し、かつ各半サイクルｔ−
４つの区間に分割して、上記区間のうち夫々第１の区間
ｔＩＱ常に搬送高周波の存在しない雑音検知区間、第２
の区間ｔ２を機器制御データが搬送されているとき常に
搬送高周波が存在するデータ搬送表示区間、第４の区間
ｔ４ｉ制御データ区間、第３の区間ｔ３−ｉｉ制御デー
タの送出開始及び送出完了信号が送出される制御区間と
している。従って、雑音検知区間ｔ１に信号全検出した
場合にはノイズの混入と判断し、制御データの判定全中
断して誤ったデータの取り込みを防止し、雑音検知区間
ｔ１に信号が存在せずデータ搬送表示区間ｔ２に信号を
検出した場合には制御データちっと判断して制御データ
区間ｔ１の制御データの取り込みを行なう。
発明が解決しようとする問題点
従って、従来方式では商用電源からの同期信号全検出す
る同期回路が必要であった。また、一般に屋内電力線に
発生するノイズは連続的に発生する高周波ノイズよりも
むしろ屋内電力線に接続された電気機器のスイッチング
時に発生するノイズや２位相制御方式によって通電制御
される電気機器により位相制御の都度発生するノイズな
どのインパルス性のノイズの方が極めて多く、またノイ
ズ発生時のピーク電圧等のレベルも高いという特徴金持
っている。このため雑音検知区間ｔ１にノイズが存在せ
ず、制御データ区間ｔ４にノイズが存在する場合や、逆
に雑音検知区間ｔ４にのみノイズが存在する場合などが
発生し、前者の場合にはノイズがないと判断して、ノイ
ズの混入した制御データを取込むため’Ｏ’に１′又は
１１ｋ″ＯＮと誤判断して誤動作の可能性があり、更に
後者の場合にはノイズありと判断するため単発のノイズ
によって信号の送受信が行なえなくなるという問題があ
った。また従来方式では信号の伝送速度が商用電源の周
波数によって制約されるため任意の伝送速度の設定がで
きないという問題があった。
る同期回路が必要であった。また、一般に屋内電力線に
発生するノイズは連続的に発生する高周波ノイズよりも
むしろ屋内電力線に接続された電気機器のスイッチング
時に発生するノイズや２位相制御方式によって通電制御
される電気機器により位相制御の都度発生するノイズな
どのインパルス性のノイズの方が極めて多く、またノイ
ズ発生時のピーク電圧等のレベルも高いという特徴金持
っている。このため雑音検知区間ｔ１にノイズが存在せ
ず、制御データ区間ｔ４にノイズが存在する場合や、逆
に雑音検知区間ｔ４にのみノイズが存在する場合などが
発生し、前者の場合にはノイズがないと判断して、ノイ
ズの混入した制御データを取込むため’Ｏ’に１′又は
１１ｋ″ＯＮと誤判断して誤動作の可能性があり、更に
後者の場合にはノイズありと判断するため単発のノイズ
によって信号の送受信が行なえなくなるという問題があ
った。また従来方式では信号の伝送速度が商用電源の周
波数によって制約されるため任意の伝送速度の設定がで
きないという問題があった。
問題点を解決するための手段
本発明は、上述の事項に鑑みてなされたもので。
電源同期信号を必要とせず、かつインパルス性ノイズに
対して強い電力線搬送方式を提供するものである。その
ため送信信号の各ビットを２分割して信号の前半のレベ
ルと後半のレベルを異ならせるとともに受信時にはビッ
トごとにビットの中央のレベルの変動するビット同期点
の検出を行なって受信タイミングの補正を行ない、更に
ビットの前半と後半のレベルの判定には夫々５個所の受
信入力レベルを取り込んで多数決によって判定するよう
にしたものである。
対して強い電力線搬送方式を提供するものである。その
ため送信信号の各ビットを２分割して信号の前半のレベ
ルと後半のレベルを異ならせるとともに受信時にはビッ
トごとにビットの中央のレベルの変動するビット同期点
の検出を行なって受信タイミングの補正を行ない、更に
ビットの前半と後半のレベルの判定には夫々５個所の受
信入力レベルを取り込んで多数決によって判定するよう
にしたものである。
作用
このようにすることによって受信部の入力波形に発生し
たノイズは受信部に設けたビット同期点の検出と位置の
補正機能及び５個所の受信入力レベルを取込んだ多数決
により判定し、受信部に誤ったデータ全貌みこまないよ
うにしたものである。
たノイズは受信部に設けたビット同期点の検出と位置の
補正機能及び５個所の受信入力レベルを取込んだ多数決
により判定し、受信部に誤ったデータ全貌みこまないよ
うにしたものである。
実施例
以下２本発明の一実施例を図面により説明する。
第１図は本発明の一実施例の回路ブロック図であり、１
は送信部、２は受信部金示す。６は制御入力回路であり
送信信号のデータの設定を行なうものである。４はマイ
クロプロセッサ−又は送信用ＩＣを用いた信号作成回路
であり、データに応じて信号を出力し、アンド回路６で
発振回路５とのアンドをとることによって搬送高周波に
振幅変調し、増幅回路７で増幅した後結合回路８によっ
て屋内電力線９に搬送高周波を出力する基になるもので
ある。商用電源Ｓに接続された屋内電力線９に出力され
た搬送高周波は受信部２の結合回路１０で受信され、増
幅回路１１で増幅した後、復調回路１２″？７デ一タ信
号の復調を行なわれるようになっている。１３はローパ
スフィルタでありパルス幅の狭いノイズの除去を行なう
ものである。１４は波形整形回路であり、１５はマイク
ロプロセッサ−又は受信用ＩＣによる信号解読回路であ
り、信号に応じてデータを出力するものである。１６は
制御出力回路であり、上記データに応じた制御出力を出
力するものである。
は送信部、２は受信部金示す。６は制御入力回路であり
送信信号のデータの設定を行なうものである。４はマイ
クロプロセッサ−又は送信用ＩＣを用いた信号作成回路
であり、データに応じて信号を出力し、アンド回路６で
発振回路５とのアンドをとることによって搬送高周波に
振幅変調し、増幅回路７で増幅した後結合回路８によっ
て屋内電力線９に搬送高周波を出力する基になるもので
ある。商用電源Ｓに接続された屋内電力線９に出力され
た搬送高周波は受信部２の結合回路１０で受信され、増
幅回路１１で増幅した後、復調回路１２″？７デ一タ信
号の復調を行なわれるようになっている。１３はローパ
スフィルタでありパルス幅の狭いノイズの除去を行なう
ものである。１４は波形整形回路であり、１５はマイク
ロプロセッサ−又は受信用ＩＣによる信号解読回路であ
り、信号に応じてデータを出力するものである。１６は
制御出力回路であり、上記データに応じた制御出力を出
力するものである。
第２図は送信データのビット構成を示す。論理％ＱＩで
はビット２１の前半がｔ ｌ、 Ｉで後半が′″Ｈ′で
あり、論理″１′では逆にビット２２の前半が′″Ｈ′
で後半がＬ′であり、夫々ビット２１．２２の中央にレ
ベルの変動するビット同期点Ｌ−，Ｈ，Ｈ→Ｌの情報金
倉んでいる。
はビット２１の前半がｔ ｌ、 Ｉで後半が′″Ｈ′で
あり、論理″１′では逆にビット２２の前半が′″Ｈ′
で後半がＬ′であり、夫々ビット２１．２２の中央にレ
ベルの変動するビット同期点Ｌ−，Ｈ，Ｈ→Ｌの情報金
倉んでいる。
以下１本実施例の動作について述べる。
第６図は信号解読回路１５の入力信号と入力を検知する
タイミング（以下、入力）に係わるビット２２の同期点
ｄの場合の動作説明図を示す。信号入力の検知はビット
長の１４倍のサイクルで行なう。
タイミング（以下、入力）に係わるビット２２の同期点
ｄの場合の動作説明図を示す。信号入力の検知はビット
長の１４倍のサイクルで行なう。
即ち２通常は処理サイクルａにてデジタル信号の第１の
ビット２２の立上り全待機している。処理サイクルａに
て％Ｈ’の入力を検出したら処理サイクルｂに移り、続
く５ケ所の入力の多数決によって第１のビット２２の前
半のレベルの判定を行なう。
ビット２２の立上り全待機している。処理サイクルａに
て％Ｈ’の入力を検出したら処理サイクルｂに移り、続
く５ケ所の入力の多数決によって第１のビット２２の前
半のレベルの判定を行なう。
ここで１Ｈ＃レベルト判定した場合には処理サイクルＣ
に移Ｖ）、第１のビット２２のビット同期点Ｈ→Ｌの検
出を行なう。ここで処理サイクルＣでの入力がＬのとき
はこのサイクルをビット同期点と判断して処理サイクル
ｆに移り、入力がＨのときは処理サイクルｄに移る。処
理サイクルｄにて入力がＬのときはこのサイクル全ビッ
ト同期点と判断して処理サイクルｆに移ジ、入力がＨの
ときは処理サイクルｅに移る。処理サイクルｅでは入力
にかかわらずこのサイクル全ビット同期点と判断して処
理サイクルｆに移る。処理サイクルｆでは第１のビット
２２後半のレベルｔ−５ケ所の入力の多数決によって判
定する。第１のビット２２の後半のレベルｄｆ’Ｌ’と
判断した場合にはタイミング調整用のサイクルｇを経て
第１のビット２２の受信処理を完了する。続いて第２の
ビット２２以降はサイクルｇに引続きサイクルｇ′→サ
イクルｂ′→サイクルＣ′。
に移Ｖ）、第１のビット２２のビット同期点Ｈ→Ｌの検
出を行なう。ここで処理サイクルＣでの入力がＬのとき
はこのサイクルをビット同期点と判断して処理サイクル
ｆに移り、入力がＨのときは処理サイクルｄに移る。処
理サイクルｄにて入力がＬのときはこのサイクル全ビッ
ト同期点と判断して処理サイクルｆに移ジ、入力がＨの
ときは処理サイクルｅに移る。処理サイクルｅでは入力
にかかわらずこのサイクル全ビット同期点と判断して処
理サイクルｆに移る。処理サイクルｆでは第１のビット
２２後半のレベルｔ−５ケ所の入力の多数決によって判
定する。第１のビット２２の後半のレベルｄｆ’Ｌ’と
判断した場合にはタイミング調整用のサイクルｇを経て
第１のビット２２の受信処理を完了する。続いて第２の
ビット２２以降はサイクルｇに引続きサイクルｇ′→サ
イクルｂ′→サイクルＣ′。
ｄ／、 ｅ／→サイクルｆ′→サイクルｇ′の手順で
処理を行なう。ただし、サイクルｂ′で多数決による入
力レベルが１Ｌｌと判断した場合には第１のビット２２
の時の判断同様サイクルＣ′、ｄ′では入力が１Ｈｌに
なったサイクルを第２のビット２２の同期点と判断して
サイクルｆ′に移る。また、第１のビット２２において
ビット２２の前半の信号レベルが′Ｌ′と判断したとき
、及び第ｎビット２２において第ｎのビット２２の前半
の信号レベルと後半の信号レベルが等しいと判断したと
きには、ノイズの混入と判断して第１のビット２２の立
上りを検出するサイクルａに復帰する。
処理を行なう。ただし、サイクルｂ′で多数決による入
力レベルが１Ｌｌと判断した場合には第１のビット２２
の時の判断同様サイクルＣ′、ｄ′では入力が１Ｈｌに
なったサイクルを第２のビット２２の同期点と判断して
サイクルｆ′に移る。また、第１のビット２２において
ビット２２の前半の信号レベルが′Ｌ′と判断したとき
、及び第ｎビット２２において第ｎのビット２２の前半
の信号レベルと後半の信号レベルが等しいと判断したと
きには、ノイズの混入と判断して第１のビット２２の立
上りを検出するサイクルａに復帰する。
以上の受信判定法によれば、ビット単位でビット同期点
の補正を±１／１４ビットの割合で行なうため送信スピ
ードと受信スピードがずれた場合でも±７．１４％のず
れまでは受信可能である。
の補正を±１／１４ビットの割合で行なうため送信スピ
ードと受信スピードがずれた場合でも±７．１４％のず
れまでは受信可能である。
第６図に送信信号のインパルス性ノイズが混入した場合
の送信部１及び受信部２の各部の波形等に係わる本実施
例の動作説明図を示す。Ａは信号作成回路４の出力波形
、Ｂは屋内電力線９に発生したノイズが混入し、結合回
路１０によって受信される入力波形、Ｃ，Ｄ、Ｅは復調
回路１２．ローパスフィルタ１３．波形整形回路１４の
夫々の出力波形。
の送信部１及び受信部２の各部の波形等に係わる本実施
例の動作説明図を示す。Ａは信号作成回路４の出力波形
、Ｂは屋内電力線９に発生したノイズが混入し、結合回
路１０によって受信される入力波形、Ｃ，Ｄ、Ｅは復調
回路１２．ローパスフィルタ１３．波形整形回路１４の
夫々の出力波形。
Ｆは信号解読回路１５０ビット同期点（Ｈ→Ｌ、 Ｌ→
Ｈ、Ｈ）の判定タイミングを示す。出力波形Ａの信号の
レベルの変動点（即ち各ビットの同期点Ｈ−→Ｌ、 Ｌ
、Ｈ又は各ビットの区切点）から離れた位置にノイズ（
ｎ−２又はｎ−３）が混入した入力波形Ｂでは。
Ｈ、Ｈ）の判定タイミングを示す。出力波形Ａの信号の
レベルの変動点（即ち各ビットの同期点Ｈ−→Ｌ、 Ｌ
、Ｈ又は各ビットの区切点）から離れた位置にノイズ（
ｎ−２又はｎ−３）が混入した入力波形Ｂでは。
ノイズがローパスフィルタ１６によって除去され。
出力波形Ｅｔｃは現われない。しかし、前期同期点Ｉ（
→Ｌ、Ｌ→Ｈ、Ｈの附近の位置にノイズ（ｎ−１又はｎ
−４）が混入した波形Ｂではノイズが完全に除去されず
に各入力信号の立下り点、立上り点の変動として出力波
形Ｅに遅れたり進んだりした状態で現われる。しかし、
このような変動に対してもビットごとにビット同期点Ｈ
→Ｌ又はり、Ｈの検出及び位置の補正を行なって極めて
柔軟に波形変動に追従する。さらに幅の広いノイズｎ
−５に対しても５ケ所の入力の多数決によって判定を行
ない、入力のノイズが３個所以下の時はノイズ金信号解
読回路１５で多数決処理によって受信部２で受信出来る
。また実施例のビット構成では、第２図のようにビット
２１，２２の前半と後半がともに反転しない限り論理が
反転しないため入力波形Ｂにおいて入力信号のパルス幅
に近いノイズｎ −６が混入した場合でも、ノイズの混
入と判断して受信部２での受信全中断でき、誤まったデ
ータの読み取りを防止する。
→Ｌ、Ｌ→Ｈ、Ｈの附近の位置にノイズ（ｎ−１又はｎ
−４）が混入した波形Ｂではノイズが完全に除去されず
に各入力信号の立下り点、立上り点の変動として出力波
形Ｅに遅れたり進んだりした状態で現われる。しかし、
このような変動に対してもビットごとにビット同期点Ｈ
→Ｌ又はり、Ｈの検出及び位置の補正を行なって極めて
柔軟に波形変動に追従する。さらに幅の広いノイズｎ
−５に対しても５ケ所の入力の多数決によって判定を行
ない、入力のノイズが３個所以下の時はノイズ金信号解
読回路１５で多数決処理によって受信部２で受信出来る
。また実施例のビット構成では、第２図のようにビット
２１，２２の前半と後半がともに反転しない限り論理が
反転しないため入力波形Ｂにおいて入力信号のパルス幅
に近いノイズｎ −６が混入した場合でも、ノイズの混
入と判断して受信部２での受信全中断でき、誤まったデ
ータの読み取りを防止する。
発明の効果
以上１本発明によれば電源同期信号が不要であるため送
受信回路が簡素化できる。且つ、入力信号のビットごと
にビット同期点の検出及び位置の補正を行なうため、信
号の送受信スピードを厳密に一致させる必要がない。ま
た送受信スピードの設定の変更を容易に行なうことがで
きる。
受信回路が簡素化できる。且つ、入力信号のビットごと
にビット同期点の検出及び位置の補正を行なうため、信
号の送受信スピードを厳密に一致させる必要がない。ま
た送受信スピードの設定の変更を容易に行なうことがで
きる。
さらに、データの判定には５ケ所の信号レベルの多数決
によって行なうためインパルス性のノイズに対して強い
という利点を持っているまた。ビットの前半と後半がと
もに反転しない限りデータの論理が反転しないため９幅
の広いノイズに対しても容易にノイズの混入を検出でき
、誤まったデータを読み込むという誤動作全防止する電
力線搬送方式を得ることが出来る。
によって行なうためインパルス性のノイズに対して強い
という利点を持っているまた。ビットの前半と後半がと
もに反転しない限りデータの論理が反転しないため９幅
の広いノイズに対しても容易にノイズの混入を検出でき
、誤まったデータを読み込むという誤動作全防止する電
力線搬送方式を得ることが出来る。
第１図は本発明の一実施例による電力線搬送方式の回路
のブロック図、第２図は同ビットの構成音°説明するた
めの概略図、第３図及び第４図は同上の動作説明図、第
５図は従来の電力線搬送方式の商用電源の波形及びこの
波形に同期して変形された搬送高周波よりなる動作説明
図である。 ４・・・信号作成回路、１５・・・信号解読回路２２・
・・ビ ッ ト、 Ｈ→Ｌ・・・信号レベル。 Ｈ→Ｌ、 Ｌ→Ｈ・・・ピット同期点。 ａ＋ ｂ＊ Ｃｖ ｄ＋ ｅ＋ Ｌ ｇ ”’処理サイ
クル。
のブロック図、第２図は同ビットの構成音°説明するた
めの概略図、第３図及び第４図は同上の動作説明図、第
５図は従来の電力線搬送方式の商用電源の波形及びこの
波形に同期して変形された搬送高周波よりなる動作説明
図である。 ４・・・信号作成回路、１５・・・信号解読回路２２・
・・ビ ッ ト、 Ｈ→Ｌ・・・信号レベル。 Ｈ→Ｌ、 Ｌ→Ｈ・・・ピット同期点。 ａ＋ ｂ＊ Ｃｖ ｄ＋ ｅ＋ Ｌ ｇ ”’処理サイ
クル。
Claims (1)
- 屋内電力線に信号作成回路を備えた送信部からデジタル
信号よりなる出力信号を振幅変調した搬送高周波を重畳
するとともにこの搬送高周波よりなる入力信号を信号解
読回路を備えた受信部にて受信する電力線搬送方式にお
いて、前記信号作成回路（４）より出力するデジタル信
号の各ビットのほぼ中央に出力信号の信号レベル（Ｈ、
Ｌ）が変動するビット同期点（Ｌ→Ｈ、Ｈ→Ｌ）を設け
、一方、入力信号を前記デジタル信号のビットレートの
１４倍のサイクルで検出する機能と、デジタル信号の第
１のビット（２２）の立上りを検出する処理サイクル（
ａ）、第１のビット（２２）の前半の信号レベルを５ケ
所のサイクルの入力の多数決によって行なう処理サイク
ル（ｂ）、ビット同期点（Ｈ→Ｌ）の検出及び補正を行
なう処理サイクル（ｃ、ｄ、ｅ）３各ビットの後半の信
号レベルを５ケ所の多数決によって行なう処理サイクル
（ｆ）及び第１のビット（２２）と第２のビット（２２
）との信号レベルの変動するビット同期点（Ｌ→Ｈ）の
タイミング調整用の処理サイクル（ｇ）とを前期信号解
読回路（１５）に設けたことを特徴とする電力線搬送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10798885A JPS61265931A (ja) | 1985-05-20 | 1985-05-20 | 電力線搬送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10798885A JPS61265931A (ja) | 1985-05-20 | 1985-05-20 | 電力線搬送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61265931A true JPS61265931A (ja) | 1986-11-25 |
Family
ID=14473135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10798885A Pending JPS61265931A (ja) | 1985-05-20 | 1985-05-20 | 電力線搬送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61265931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300250A (ja) * | 2006-04-28 | 2007-11-15 | National Institute Of Advanced Industrial & Technology | インパルス伝送方法及び受信装置 |
-
1985
- 1985-05-20 JP JP10798885A patent/JPS61265931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300250A (ja) * | 2006-04-28 | 2007-11-15 | National Institute Of Advanced Industrial & Technology | インパルス伝送方法及び受信装置 |
| JP4565163B2 (ja) * | 2006-04-28 | 2010-10-20 | 独立行政法人産業技術総合研究所 | インパルス伝送方法及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3562710A (en) | Bit error detector for digital communication system | |
| GB1445163A (en) | Variable-rate data-signal receiver | |
| JPH027544B2 (ja) | ||
| JP2580211B2 (ja) | 通信装置 | |
| JPS61265931A (ja) | 電力線搬送方式 | |
| JPH0588023B2 (ja) | ||
| JPH09312635A (ja) | クロック信号伝送装置 | |
| JPS61171238A (ja) | 電力線搬送方式 | |
| JPS61171237A (ja) | 電力線搬送方式 | |
| JPS61171236A (ja) | 電力線搬送方式 | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| JP3427761B2 (ja) | 同期回路 | |
| JPH0563528A (ja) | 波形歪補正装置 | |
| JPS6158337A (ja) | スペクトラム拡散通信における同期方式及び装置 | |
| JPH0748673B2 (ja) | スペクトラム拡散受信機 | |
| JPS60174530A (ja) | デイジタル位相同期回路 | |
| US20030053578A1 (en) | Synchronous receiver | |
| SU1254591A1 (ru) | Устройство дл приема биимпульсного сигнала | |
| JPH0311140B2 (ja) | ||
| JPS63158934A (ja) | スタ−トビツト検出回路 | |
| JPH0511584U (ja) | データ・クロツク同期回路 | |
| JP2001285262A (ja) | 位相補正装置 | |
| JPH04326231A (ja) | インタフェース回路 | |
| JPH0787398B2 (ja) | スペクトラム拡散受信機 | |
| JPH01255334A (ja) | 無相関検出型同期回路 |