JPS61171236A - 電力線搬送方式 - Google Patents

電力線搬送方式

Info

Publication number
JPS61171236A
JPS61171236A JP1157385A JP1157385A JPS61171236A JP S61171236 A JPS61171236 A JP S61171236A JP 1157385 A JP1157385 A JP 1157385A JP 1157385 A JP1157385 A JP 1157385A JP S61171236 A JPS61171236 A JP S61171236A
Authority
JP
Japan
Prior art keywords
signal
bit
power line
circuit
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1157385A
Other languages
English (en)
Inventor
Masami Nakamura
正己 中村
Kikuzo Morita
森田 喜久蔵
Kenichiro Niimi
健一郎 新美
Takeshi Kikuchi
雄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Heating Appliances Co Ltd
Original Assignee
Hitachi Heating Appliances Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Heating Appliances Co Ltd filed Critical Hitachi Heating Appliances Co Ltd
Priority to JP1157385A priority Critical patent/JPS61171236A/ja
Publication of JPS61171236A publication Critical patent/JPS61171236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/54Systems for transmission via power distribution lines
    • H04B3/542Systems for transmission via power distribution lines the information being in digital form
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/5416Methods of transmitting or receiving signals via power distribution lines by adding signals to the wave form of the power source
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/542Methods of transmitting or receiving signals via power distribution lines using zero crossing information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/5425Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462Systems for power line communications
    • H04B2203/5483Systems for power line communications using coupling circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462Systems for power line communications
    • H04B2203/5495Systems for power line communications having measurements and testing channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電力線搬送方式に関するものである。
従来の技術 従来、商用電源に接続された屋内電力線に振幅変調され
たデジタル信号1k)r、畳して送受信を行なうこの種
の電力線搬送方式としては9例えは特開昭56−740
47号の公報による第5図のように信号の各ピットが商
用電源の各半サイクルにそれぞれ同期し、かつ各半サイ
クルを4つの区間に分割して、上記区間のうち夫々、第
1の区間t1ヲ常に搬送高周波の存在しない雑音検知区
間、第2の区間t21機器制御データが搬送されている
とき常に搬送高周波が存在するデータ搬送表示区間、第
4の区間t4i制御データ区間、第3の区間t32制御
データの送出開始及び送出完了信号が送出される制御区
間としている。従って、雑音検知区間t1で信号を検出
した場合にはノイズの混入と判断し、制御データの判定
を中断して誤ったデータの取り込みを防止し、雑音検知
区間t1に信号が存在せずデータ搬送表示区間t2に信
号を検出した場合には制御データアクと判断して制御デ
ータ区間t4の制御データの取り込みを行なってしまう
発明が解決しようとする問題点 従って、従来方式では商用電源からの同期信号全検出す
る同期回路が必要であった。また、一般に屋内電力線に
発生するノイズは連続的に発生する高周波ノイズよりも
むしろ屋内電力線に接続された1気機器のスイッチング
時に発生するノイズや1位相制御方式によって通電制御
される電気機器によジ位相制御の都度発生するノイズな
どのインパルス性のノイズの方が極めて多く、またノ、
イズ発生時のピーク電圧等のレベルも高いという特徴を
持っている。このため雑音検知区間t1にノイズが存在
せず、制御データ区間t4にノイズが存在する場合や、
逆に雑音検知区間t1にのみノイズが存在する場合など
が発生し、前者の場合にはノイズがないと判断して、ノ
イズの混入゛した制御データ?取込むため5Os−@*
1p又は%j#i10#と誤判断して誤動作の可能性が
あり、また後者の場合にはノイズありと判断するため単
発のノイズによって信号の送受信が行なえなくなるとい
う問題があった。
更に従来方式では信号の伝達速度が商用電源の周波数に
よって制約されるため任意の伝送速度の設定ができない
という問題があった。
問題点を解決するための手段 本発明は上述の事項に鑑みてなされたもので。
電源同期信号を必要とせず、かつインパルス性ノイズに
対して強い電力線搬送方式を得るにある。
そのため送信信号の各ビットに信号レベルの変動するビ
ット同期点の情報を含ませるとともに受信信号の受信時
にはビットごとに同期点の検出全行なって受信タイミン
グの補正を行ない、信号の各ビットの論理の判定には少
なくとも3ケ所以上の受信入力レベルを取り込んで多数
決によって各ビットの論理の判定?するようにしたもの
である。
作用 このようにすることによって受信部の入力波形に発生し
たノイズは受信部に設けたビット同期点の検出と位置の
補正機能金倉した少なくとも6個所以上の受信入力レベ
ルを取込んだ多数決により各に:yho論理0論理0杼
定金・          J実施例 以下1本発明の一実施例を図面により説明する。
第1図は本発明の一実施例の回路ブロック図であジ、1
は送信部、2は受信部金示す。3は制御入力回路であり
送信信号のデータの設定を行なうものである。4はマイ
クロプロセ・ソサー又は送信用ICi用いた信号作成回
路であり、データに応じて信号を出力し、アンド回路6
で発振回路5とのアンドをとることによって搬送高周波
に振幅変調し、増幅回路7で増幅した後、結合回路8に
よって屋内電力線9に搬送高周波全出力する基になるも
のである。商′用電源Sに接続された屋内電力線9に出
力された搬送高周波は受信部2の結合回路10で受信さ
れて増幅回路11で増幅した後、復調回路12でデータ
信号の復調が行なわれるようになっている。13はロー
パスフィルタでアリ、パルス幅の狭いノイズの除去を行
なうものである。14は波形整形回路であり、15はマ
イクロプロセッサ−又は受信用ICによる信号解読回路
であり、信号に応じてデータを出力するものである。1
6は制御出力回路であり、上記データに応じた制御出力
を出力するものである。
第2図は送信データのビット構成を示す。論理10′で
はビット21の前半がSL’で後半が1Hlであジ、論
理111では逆にビット22の前半が”H#で後半が’
 L ’であり、夫々ビット21.22の中央にレベル
の変動するビット同期点り、H,H,Lの情報を含んで
いるものである。
以下9本発明の動作について述べる。
第3図は信号解読回路15の入力信号と入力検知タイミ
ング(以下、入力)[係わるビット22の同期点がdの
場合の本発明の動作説明図を示す。信号入力の検知は例
えばビット長の14倍のサイクルで行なう。入力aでビ
ット22の立上Vt検出し。
続く5ケ所の入力すの多数決によってビット22前半の
レベルの判定を行なう。ここで78’レベルと判定した
場合には第1ビツトのビット同期点H−,Lの検出を行
なう。すなわち入力Cが1Lルベルであればビット同期
点H,Lは入力Cであす1.入力Cが1H#レベルでア
リ、入力dが1L#レベルであればビット同期点H,L
は入力dであり、夫々。
入力C9dともに1Hルベルであればビット同期点H,
Lは入力eとするとともに、ビット22後半のレベルは
ビット同期点H→Lに続く5ケ所の人力fの多数決によ
って判定する。次のビ・ノド22前半のレベルは前のビ
ット22のビット同期点H,Lの入力dから数えて8サ
イクルめからの5ケ所の入力gの多数決によって判定し
1次のビットのビット同期点H→Lは、前のビットのビ
ット同期点H→Lの人力dから数えて16サイクルめの
人力り。
14サイクルめの人力iにより決定する。すなわち次の
ビットの前半のレベルが1HIの場合には入力りがL′
のときはビット同期点H−,Lはり、入力りが1H′で
入力iが1L′のときにはビット同期点H−,Lはi、
入力り、 iがともに1H′のときにはj全それぞれ次
のビットのビット同期点H−,Lとする。次のビット2
2の後半のレベルは次のビット22のビット同期点H→
L(この場合人力i)に続く5ケ所の入力kにより判定
する。同様の方法で。
第nビットにおいてもレベルの判定、ビット同期点H−
,Lの検出及び補正を行なう。ただし、第nビットの受
信中ビットの前半と後半のレベルが等しいと判定した場
合にはノイズの混入と判断して直ちに前のビット22の
受信時期状態に復帰する。
以上の受信判定法によれば、ビ・、l一単位でビット同
期点の補正を士暑4ピットの割合で行なうため送信スピ
ードと受信スピードがずれ友場合でも±7.14%のず
れまでは受信可能である。
第4図に送信信号のインパルス性のノイズが混入した場
合の送信部1及び受信部2の各部の波形等に係わる本発
明の動作説明図を示す。Aは信号作成回路4の出力波形
、Bは屋内電力線9に発生したノイズが混入し結合回路
10によって受信される入力波形、  C,D、Eは復
調回路12.ローノくスフイルタラ3.波形整形回路1
4の夫々の出力波形、Fは信号解読回路15のビット同
期点(H4L、L−H)の判定タイミングを示す。出力
波形Aの信号のレベルの変動点(即ち各ビットの同期点
H→L、L→H又は各ビットの区切点)から離れた位置
にノイズ(n−2又はn−6)が混入した入力波形Bで
は、   Jノイズがローパスフィルタ13によって除
去され。
出力波形Eには現われない。しかし前記同期点H→L、
又はり、Hの附近の位置にノイズ(n−1又はn−4)
が混入した入力波形Bでは、ノイズが完全に除去されず
に各入力信号の立下り点、立上り点の変動として出力波
形Eに遅れたり、進んだりした状態で現われる。しかし
このような変動に対してもビット毎にビット同期点H,
L又はL→Hの検出及び位置の補正を行なって極めて柔
軟に波形変動に追従する。さらに幅の広い入力波形Bの
ノイズn −5に対しても5ケ所の入力の多数決によっ
て判定を行ない入力のノイズが6ケ所以下の時はノイズ
全信号解読回路15で多数決処理によって受信部2で受
信出来る。また実施例のビット構成では第2図のように
ビット21.22の前半と後半がともに反転しない限り
論理が反転しないため、入力波形Bにおいて入力信号の
パルス幅に近いノイズn−6が混入した場合にはノイズ
の混入と判断して受信部2での受信を中断でき、誤まっ
たデータの読み取りを防止する。
発明の効果 以上9本発明によれば1源同期信号が不要であるため送
受信回路が簡素化できる。かつ、入力信号のビットごと
にビット同期点の検出及び位置の補正を行なうため、信
号の返受信スピード全厳密に一致させる必要がない。ま
た送、受信スピードの設定の変更を容易に行なうことが
できる。
さらに、データの判定には3ケ所以上の信号レベルの多
数決によって行なうためインパルス性のノイズに対して
強いという利点金持つ電力線搬送方式全書ることが出来
る。
【図面の簡単な説明】
第1図は本発明の一実施例による電力線搬送方式の回路
のブロック図、第2図は同ビットの構成を説明するため
の概略図、第3図及び第4図は同上の動作説明図、第5
図は従来の電力線搬送方式の商用電源の波形及びこの波
形に同期して変護された搬送高周波よりなる動作説明図
である。

Claims (1)

    【特許請求の範囲】
  1. 屋内電力線に送信部からデジタル信号よりなるデータを
    振巾変調した搬送高周波を重畳し、この搬送高周波を受
    信部にて受信する電力線搬送方式において、前記送信部
    (1)より出力される出力信号の信号レベル(L、H)
    が変動するビット同期点(L→H、H→L)を上記送信
    信号の各ビット(21、22)に設けるとともにこのビ
    ット同期点(L→H、H→L)の検出及び位置の補正機
    能を受信部(2)に設け、且つ前記各ビット(21、2
    2)の内容の判定を少なくとも3個所以上の信号レベル
    の検出結果の多数決によって行なうことを特徴とする電
    力線搬送方式。
JP1157385A 1985-01-24 1985-01-24 電力線搬送方式 Pending JPS61171236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1157385A JPS61171236A (ja) 1985-01-24 1985-01-24 電力線搬送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1157385A JPS61171236A (ja) 1985-01-24 1985-01-24 電力線搬送方式

Publications (1)

Publication Number Publication Date
JPS61171236A true JPS61171236A (ja) 1986-08-01

Family

ID=11781659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1157385A Pending JPS61171236A (ja) 1985-01-24 1985-01-24 電力線搬送方式

Country Status (1)

Country Link
JP (1) JPS61171236A (ja)

Similar Documents

Publication Publication Date Title
US4988972A (en) Method for transmitting and receiving signals over transmission power lines
JPS60173957A (ja) デジタル・デ−タ信号伝送路の特性監視方法
US4035663A (en) Two phase clock synchronizing method and apparatus
JPH0271639A (ja) ユニークワード検出方式及び装置
JP2580211B2 (ja) 通信装置
JPS61171236A (ja) 電力線搬送方式
JPS59171233A (ja) 自動クロツク位相設定回路
JPS61171238A (ja) 電力線搬送方式
JPS61265931A (ja) 電力線搬送方式
JPS61171237A (ja) 電力線搬送方式
JP2559495Y2 (ja) タイミング抽出回路
JPH10173574A (ja) 配電線搬送回路
JP3329001B2 (ja) 識別システム
JPS60174530A (ja) デイジタル位相同期回路
JP3427761B2 (ja) 同期回路
JPH01241246A (ja) デジタル信号検出回路
JP2540118B2 (ja) 配電線搬送方法
JPS6380636A (ja) デ−タ伝送方式及びデ−タ伝送回路
US20030053578A1 (en) Synchronous receiver
JPS61280724A (ja) 電力線搬送装置の受信部
JPS60227540A (ja) タイミング再生回路
JPH0117336B2 (ja)
JPH0311140B2 (ja)
JPH01212038A (ja) ピーク値演算型位相保持方式
JPH01135116A (ja) 入力断検出回路