JPS60227540A - タイミング再生回路 - Google Patents
タイミング再生回路Info
- Publication number
- JPS60227540A JPS60227540A JP60072880A JP7288085A JPS60227540A JP S60227540 A JPS60227540 A JP S60227540A JP 60072880 A JP60072880 A JP 60072880A JP 7288085 A JP7288085 A JP 7288085A JP S60227540 A JPS60227540 A JP S60227540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- timing
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、原信号の論理０および１を、その一方を１０
あるいは０１に、他方を交互にに１１゜００に変換して
伝送するる通信系のタイミング信号再生回路に関する。
あるいは０１に、他方を交互にに１１゜００に変換して
伝送するる通信系のタイミング信号再生回路に関する。
一般に受信側で受信信号を処理する場合、信号に直流分
が含まれていると、直流分のために信号の処理が困難に
なる。すなわち、受信信号に論理１または０が連続する
と直流分が生じ、１と０が交互に存在する場合は互いに
打ち消し合って直流分は生じない。このため送信側で原
信号の論理１．０を、その一方をｌＯまたはＯｌとし、
他方を交互ににｔｔ、ｏｏに変換して出力する通信方式
が用いられている。
が含まれていると、直流分のために信号の処理が困難に
なる。すなわち、受信信号に論理１または０が連続する
と直流分が生じ、１と０が交互に存在する場合は互いに
打ち消し合って直流分は生じない。このため送信側で原
信号の論理１．０を、その一方をｌＯまたはＯｌとし、
他方を交互ににｔｔ、ｏｏに変換して出力する通信方式
が用いられている。
このような符号変換を施した通信方式では、原信号に１
または０が多数連続した場合でも、変換出力では常に１
．０が交互に繰り返され、受信側で処理する信号には直
流分が含まれない利点がある。
または０が多数連続した場合でも、変換出力では常に１
．０が交互に繰り返され、受信側で処理する信号には直
流分が含まれない利点がある。
第１図はこの種の通信系におけるタイミング再生回路の
一例を示すブロック図、第２図は各部の信号のタイムチ
ャートを示す。
一例を示すブロック図、第２図は各部の信号のタイムチ
ャートを示す。
送信側で、タイミング信号ｌに基づいて原信号２より本
通信方式による符号変換を施した（すなわち、この場合
は論理Ｏを１０とし、ｌを交互に１１．００とした）信
号３は、伝送路（図示せず）を介して受信側の入力端子
４に加えられる。
通信方式による符号変換を施した（すなわち、この場合
は論理Ｏを１０とし、ｌを交互に１１．００とした）信
号３は、伝送路（図示せず）を介して受信側の入力端子
４に加えられる。
受信側では入力した信号３を微分回路５によって微分し
、その出力を整流回路６により両波整流し、パルス信号
７を得る。次いで、上記パルス信号７により共振回路８
を励振して、原信号の２倍の周波数のタイミング信号９
が得られ、さらにこれを分周回路１０により１／２に分
周し、出力端子１１よりタイミング信号１２または１３
が送出される。
、その出力を整流回路６により両波整流し、パルス信号
７を得る。次いで、上記パルス信号７により共振回路８
を励振して、原信号の２倍の周波数のタイミング信号９
が得られ、さらにこれを分周回路１０により１／２に分
周し、出力端子１１よりタイミング信号１２または１３
が送出される。
このように従来の回路では、微分や両波整流等の波形操
作が必要なうえ、共振回路には信号周波数の２倍の周波
数に同調した、周波数の安定した共振器が必要であるな
ど、回路の構成が複雑になる欠点がある。さらに、２分
周する際の位相の関係で、所要のタイミング信号１２の
代りに、共振回路出力の１周期（Ｔ、）だけ位相のずれ
たタイミング信号１３が生じるおそれがある。このため
、正しい位相のタイミング信号１２が得られるように、
同期保護回路が必要であるといった欠点も避けられなか
った６ 〔発明の目的〕 本発明はこの欠点を解消し、簡単な回路構成で正しい位
相のタイミング信号を得ることを目的とするものである
。すなわち、原信号２に論理１またはＯが連続した場合
でも、受信信号３にはクロック成分のない部分は２ビツ
トしか連続しないことに注目し、受信信号３とこれを１
ビツト遅延した信号と、さらに１ビツト遅延した信号と
を重ね合せ、タイミング信号を得るようにしたものであ
る。以下、本発明を実施例を参照して詳細に説明する。
作が必要なうえ、共振回路には信号周波数の２倍の周波
数に同調した、周波数の安定した共振器が必要であるな
ど、回路の構成が複雑になる欠点がある。さらに、２分
周する際の位相の関係で、所要のタイミング信号１２の
代りに、共振回路出力の１周期（Ｔ、）だけ位相のずれ
たタイミング信号１３が生じるおそれがある。このため
、正しい位相のタイミング信号１２が得られるように、
同期保護回路が必要であるといった欠点も避けられなか
った６ 〔発明の目的〕 本発明はこの欠点を解消し、簡単な回路構成で正しい位
相のタイミング信号を得ることを目的とするものである
。すなわち、原信号２に論理１またはＯが連続した場合
でも、受信信号３にはクロック成分のない部分は２ビツ
トしか連続しないことに注目し、受信信号３とこれを１
ビツト遅延した信号と、さらに１ビツト遅延した信号と
を重ね合せ、タイミング信号を得るようにしたものであ
る。以下、本発明を実施例を参照して詳細に説明する。
第３図は本発明の実施例の回路構成図、第４図は各部の
信号のタイムチャートを示す。入力端子２１に加えられ
た受信信号２２は遅延回路２３により１／２ピツ）（Ｔ
ｏ）だけ遅延され、論理否定回路２４を経て出力２５と
なり、受信信号２２と共に論理積回路２６に加えられ、
その出力２７では受信信号２２の論理１１はすべて１０
に変換される。次いで、論理積回路２６の出力２７は論
理和回路２８に加わると共に分岐して遅延回路２９に加
わり、ｌピッ）（２Ｔｏ）だけ遅延され出力３０となる
。この出力３０は上記論理和回路２８に加わる共に分岐
してさらに遅延回路３１に加わり、１ビツト （２Ｔｏ
）だけ遅延された出力３２が上記論理和回路２８に加わ
る。すなわち、論理和回路２８には論理積回路２６の出
力と、これを１ビツト遅延した出力３０．およびさらに
１ビツト遅延した出力３２とが加わり、その出力３３が
タイミング信号として出力端子３４より送出される。
信号のタイムチャートを示す。入力端子２１に加えられ
た受信信号２２は遅延回路２３により１／２ピツ）（Ｔ
ｏ）だけ遅延され、論理否定回路２４を経て出力２５と
なり、受信信号２２と共に論理積回路２６に加えられ、
その出力２７では受信信号２２の論理１１はすべて１０
に変換される。次いで、論理積回路２６の出力２７は論
理和回路２８に加わると共に分岐して遅延回路２９に加
わり、ｌピッ）（２Ｔｏ）だけ遅延され出力３０となる
。この出力３０は上記論理和回路２８に加わる共に分岐
してさらに遅延回路３１に加わり、１ビツト （２Ｔｏ
）だけ遅延された出力３２が上記論理和回路２８に加わ
る。すなわち、論理和回路２８には論理積回路２６の出
力と、これを１ビツト遅延した出力３０．およびさらに
１ビツト遅延した出力３２とが加わり、その出力３３が
タイミング信号として出力端子３４より送出される。
このように、本発明においては受信信号中にタイミング
情報が欠除される部分は最大２ビツト（すなわち４Ｔ０
）であることから、これを受信信号を１ビツトずつ２回
遅延させ、それらの論理和をとることによりタイミング
信号を得るようにしたものであり、回路構成が極めて簡
単になる。さらに、受信信号の各立上りをタイミング信
号の立上りとするため、従来装置の欠点であった位相の
ずれたタイミング信号が生じるおそれはない。
情報が欠除される部分は最大２ビツト（すなわち４Ｔ０
）であることから、これを受信信号を１ビツトずつ２回
遅延させ、それらの論理和をとることによりタイミング
信号を得るようにしたものであり、回路構成が極めて簡
単になる。さらに、受信信号の各立上りをタイミング信
号の立上りとするため、従来装置の欠点であった位相の
ずれたタイミング信号が生じるおそれはない。
ただし、本発明により得られるタイミング信号３３は、
遅延回路２３，２９．３１の遅延時間が所定値からずれ
た場合には出力波形が劣化し、タイミングジッタとなる
おそれがある。しかし、この欠点は簡単な位相同期回路
を付加することにより、容易に解消することができる。
遅延回路２３，２９．３１の遅延時間が所定値からずれ
た場合には出力波形が劣化し、タイミングジッタとなる
おそれがある。しかし、この欠点は簡単な位相同期回路
を付加することにより、容易に解消することができる。
以上説明したように、本発明によるときは簡単な回路構
成により確実なタイミング信号を得ることができ、この
種の通信系におけるタイミング信号再生回路として大き
な効果を有するものである。
成により確実なタイミング信号を得ることができ、この
種の通信系におけるタイミング信号再生回路として大き
な効果を有するものである。
【図面の簡単な説明】
第１図は従来のタイミング再生回路を示すブロック図、
第２図は各々の信号波形を示すタイムチャート、第３図
は本発明の実施例を示す構成図、第４図は各部の信号波
形を示すタイムチャートである。 ２３．２９．３１・・・遅延回路、２４・・・論理否定
回路、２６・・・論理積回路、２８・・・論理和回路。 才Ｉ図 オ λ 図 ｔ−一今
第２図は各々の信号波形を示すタイムチャート、第３図
は本発明の実施例を示す構成図、第４図は各部の信号波
形を示すタイムチャートである。 ２３．２９．３１・・・遅延回路、２４・・・論理否定
回路、２６・・・論理積回路、２８・・・論理和回路。 才Ｉ図 オ λ 図 ｔ−一今
Claims (1)
- 原信号の論理０，１を、その一方をｌＯまたはＯｌに変
換し、他方を交互に１１および００に変換して伝送する
系のタイミング再生回路において、受信信号を上記原信
号のｌ／２ビツト遅延する第１の遅延回路と、その出力
を加えられる論理否定回路と、その論理否定出力と上記
受信信号との論理積をとる回路と、その出力を原信号の
１ビツト遅延する第２の遅延回路と、該第２の遅延回路
出力を同じく原信号の１ビツト遅延する第３の遅延回路
と、上記論理積回路出力と上記第２の遅延回路出力およ
び上記第３の遅延回路出力の論理和をとる回路とを具備
することを特徴とするタイミング再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072880A JPS60227540A (ja) | 1985-04-06 | 1985-04-06 | タイミング再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072880A JPS60227540A (ja) | 1985-04-06 | 1985-04-06 | タイミング再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227540A true JPS60227540A (ja) | 1985-11-12 |
Family
ID=13502088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60072880A Pending JPS60227540A (ja) | 1985-04-06 | 1985-04-06 | タイミング再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0476968A2 (en) * | 1990-09-21 | 1992-03-25 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Clock recovery circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767354A (en) * | 1980-10-15 | 1982-04-23 | Fujitsu Ltd | Timing extracting circuit |
-
1985
- 1985-04-06 JP JP60072880A patent/JPS60227540A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767354A (en) * | 1980-10-15 | 1982-04-23 | Fujitsu Ltd | Timing extracting circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0476968A2 (en) * | 1990-09-21 | 1992-03-25 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Clock recovery circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| JPS60227540A (ja) | タイミング再生回路 | |
| US4514840A (en) | Data transmission systems for full duplex communication | |
| US5349585A (en) | Method for transmitting two digital signals which are independent of one another | |
| US4361897A (en) | Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| JP2667671B2 (ja) | データ出力装置 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JP3058997B2 (ja) | ユニポーラ／バイポーラ変換装置 | |
| JP3517362B2 (ja) | マンチェスタ符号の同期回路 | |
| US5185767A (en) | Method and arrangement for regenerating timing information from a pulse train of the nrz-type | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
| JPH0328862B2 (ja) | ||
| JPH01241246A (ja) | デジタル信号検出回路 | |
| JPH0311140B2 (ja) | ||
| JPS5843653A (ja) | パルス変調回路 | |
| JPS62181556A (ja) | デイジタル変復調回路 | |
| JPH0583140A (ja) | 信号変換装置 | |
| JPH02112342A (ja) | フレーム重畳クロック分配装置 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS6386921A (ja) | 再生回路 | |
| JPS62181554A (ja) | デ−タ再生回路 |