JPS61265649A - Romのコピ−防止方法 - Google Patents
Romのコピ−防止方法Info
- Publication number
- JPS61265649A JPS61265649A JP60107799A JP10779985A JPS61265649A JP S61265649 A JPS61265649 A JP S61265649A JP 60107799 A JP60107799 A JP 60107799A JP 10779985 A JP10779985 A JP 10779985A JP S61265649 A JPS61265649 A JP S61265649A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- trap
- access
- protected
- trap area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はROMのコピー防止方法、特には被プロテク
トROMがROMライター等によって安直にデッドコピ
ーされることを防止する方法に関する。
トROMがROMライター等によって安直にデッドコピ
ーされることを防止する方法に関する。
特定のシステムが開発され販売されたとき、残念ながら
その複製が出回ることは避けることができないとしても
、どこにでもある簡単な装置、つまりROMライターに
よって安直にデッドコピーが作成されることだけは避け
なければならない、これは模倣者の投下するコストに対
して得うれる利益が極端に大きすぎるからである。
その複製が出回ることは避けることができないとしても
、どこにでもある簡単な装置、つまりROMライターに
よって安直にデッドコピーが作成されることだけは避け
なければならない、これは模倣者の投下するコストに対
して得うれる利益が極端に大きすぎるからである。
この発明は、主として被プロテクトROMがROMライ
ターもしくはこれに準する装置によって安直にデッドコ
ピーされることを防止する方法を提供することを目的と
するものである。
ターもしくはこれに準する装置によって安直にデッドコ
ピーされることを防止する方法を提供することを目的と
するものである。
この発明は、また、比較的低コストなコピー防止方法を
提供することを目的とするものである。
提供することを目的とするものである。
またこの発明は、比較的おだやかな方法、つまりコピー
の際には一定時間のROMのアクセスを停止するという
手段を講じることによって、本システムを安全に保護す
る方法を提供しようとするものである。
の際には一定時間のROMのアクセスを停止するという
手段を講じることによって、本システムを安全に保護す
る方法を提供しようとするものである。
すなわち、この発明のROMのコピー防止方法は、被プ
ロテクトROM内に本システムが正常に作動している限
り決してアクセスしないトラップ領域を設けるとともに
前記トラップ領域をアクセスした場合には一定時間該R
OMのアクセスを停止するようにしたことを特徴とする
。。
ロテクトROM内に本システムが正常に作動している限
り決してアクセスしないトラップ領域を設けるとともに
前記トラップ領域をアクセスした場合には一定時間該R
OMのアクセスを停止するようにしたことを特徴とする
。。
以下実施例に従って説明すると、第1図はこの発明方法
の一例を示す回路のブロック図である。
の一例を示す回路のブロック図である。
図示した実施例において、符号10は保護されるべき本
ROMで、ここでは被プロテクトROMと呼ぶ、この被
プロチク)ROMIOは通常アクセスされないアドレス
領域(トラップ領域)を有していて、ここには何の命令
もデータも記憶されていない。
ROMで、ここでは被プロテクトROMと呼ぶ、この被
プロチク)ROMIOは通常アクセスされないアドレス
領域(トラップ領域)を有していて、ここには何の命令
もデータも記憶されていない。
符号15はトラップ領域にトラップコードが記憶された
ROMで、ここではキーROMと呼ぶ、キーROM15
は、図のように、前記の被プロテクトROMl0とアド
レスバスを共有しており5該被プロチク)ROMIOが
外からアクセスされると同時にアクセスされるものであ
る。そして、前記被プロテクトROMl0と同じアドレ
ス領域(トラップ領域)を有していて。
ROMで、ここではキーROMと呼ぶ、キーROM15
は、図のように、前記の被プロテクトROMl0とアド
レスバスを共有しており5該被プロチク)ROMIOが
外からアクセスされると同時にアクセスされるものであ
る。そして、前記被プロテクトROMl0と同じアドレ
ス領域(トラップ領域)を有していて。
キーROM15にあってはこのトラップ領域にトラップ
コードが書き込まれている。
コードが書き込まれている。
今、ROMライターによってROMl0のデッドコピー
を取ろうとすると、ROMライターはROMの内容を先
頭番地から順番に読み出していくために、必ずトラップ
領域もアクセスされる。
を取ろうとすると、ROMライターはROMの内容を先
頭番地から順番に読み出していくために、必ずトラップ
領域もアクセスされる。
トラップ領域がアクセスされると、キーROM15から
トラップコードが出力される。
トラップコードが出力される。
デコーダ20は前記キーROM15から出力された信号
を解読してトラップコードだけを判別するもので、解読
した信号がトラップコードであった場合には、タイマ回
路25へ信号を出力する。
を解読してトラップコードだけを判別するもので、解読
した信号がトラップコードであった場合には、タイマ回
路25へ信号を出力する。
タイマー回路25は従って前記デコーダ2゜からの信号
で作動を開始する。
で作動を開始する。
このタイマー回路25は、OR回路3oを通じてROM
のCE端子(外からのアクセスに対して出力しないよう
に動作する端子)に接続されていて、タイマーの作動と
ともに該CE端子をホールにの状態に保ち、一定時間外
部からのアクセスに対して反応しない状態を作出する。
のCE端子(外からのアクセスに対して出力しないよう
に動作する端子)に接続されていて、タイマーの作動と
ともに該CE端子をホールにの状態に保ち、一定時間外
部からのアクセスに対して反応しない状態を作出する。
実施例のタイマー回路は約2時間半で満了し、時間経過
後には元の正常な状態に復帰する。
後には元の正常な状態に復帰する。
このタイマー回路25はホールド用コンデンサーを用い
ることによって容易に構成することができる。もちろん
タイマーICまたはマイコンによることも可能である。
ることによって容易に構成することができる。もちろん
タイマーICまたはマイコンによることも可能である。
なお、図のOR回路30は、CPUからの正常なCE倍
信号タイマ回路25からのホールド信号をROM10お
J:び+−ROM15に送るゲートの役割を果すもので
ある。
信号タイマ回路25からのホールド信号をROM10お
J:び+−ROM15に送るゲートの役割を果すもので
ある。
実施例では、被プロチク)ROMIOと独立したキーR
OM15を設けて、該$−ROMI5のトラップ領域内
にトラップコードが書き込まれている構成とした。この
ように被プロテクトROM10とトラップコードが書き
込まれたキーROM15とを分離して設けることは、被
プロテクトRoM10内のデータに制限を加える必要が
無くなるので好ましいことである。
OM15を設けて、該$−ROMI5のトラップ領域内
にトラップコードが書き込まれている構成とした。この
ように被プロテクトROM10とトラップコードが書き
込まれたキーROM15とを分離して設けることは、被
プロテクトRoM10内のデータに制限を加える必要が
無くなるので好ましいことである。
この発明によれば、上述したように、被プロチクhRO
M内に本システムが正常に作動している限り決してアク
セスしないトラップ領域を設けるとともに前記トラップ
領域をアクセスした場合には一定時間該ROMのアクセ
スを停止するようにしたことを特徴とするものであるか
ら、ROMの内容を先頭番地から順番に読み出してい<
ROMライターによってデッドコピーを取ろうとすると
、必ずトラップ領域もアクセスされ、効果的にそのコピ
ー防止を図ることができる。
M内に本システムが正常に作動している限り決してアク
セスしないトラップ領域を設けるとともに前記トラップ
領域をアクセスした場合には一定時間該ROMのアクセ
スを停止するようにしたことを特徴とするものであるか
ら、ROMの内容を先頭番地から順番に読み出してい<
ROMライターによってデッドコピーを取ろうとすると
、必ずトラップ領域もアクセスされ、効果的にそのコピ
ー防止を図ることができる。
特にこの発明にあっては、トラップ領域をアクセスした
際には、一定時間のROMのアクセスを停止するという
比較的おだやかな方法手段を講じるものであるから、コ
ンピュータ側におけるトラブルまたはユーザー側におけ
る取扱い上のミス等によって、万−該トラップ領域がア
ク、セスされた場合にも、本体装置を安全に保護するこ
とができる。もちろんコピー行為に対しては何回やって
もアクセスが停止されるので結局複製を取ることができ
ない。
際には、一定時間のROMのアクセスを停止するという
比較的おだやかな方法手段を講じるものであるから、コ
ンピュータ側におけるトラブルまたはユーザー側におけ
る取扱い上のミス等によって、万−該トラップ領域がア
ク、セスされた場合にも、本体装置を安全に保護するこ
とができる。もちろんコピー行為に対しては何回やって
もアクセスが停止されるので結局複製を取ることができ
ない。
このように、この発明は、ROMライターもしくはこれ
に準する装置によって安直にROMがデッドコピーされ
ることを防止する方法を提供することができたものであ
る。
に準する装置によって安直にROMがデッドコピーされ
ることを防止する方法を提供することができたものであ
る。
第1図はこの発明方法の一例を示す回路のブロック図で
ある。 10・・・被プロテクトROM、 15・・・キーROM、 25・・・タイマー回路。
ある。 10・・・被プロテクトROM、 15・・・キーROM、 25・・・タイマー回路。
Claims (1)
- 【特許請求の範囲】 1、被プロテクトROM内に本システムが正常に作動し
ている限り決してアクセスしないトラップ領域を設ける
とともに前記トラップ領域をアクセスした場合には一定
時間該ROMのアクセスを停止するようにしたことを特
徴とするROMのコピー防止方法。 2、トラップコードが独立したROM内に書き込まれて
いる特許請求の範囲第1項記載のROMのコピー防止方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60107799A JPS61265649A (ja) | 1985-05-20 | 1985-05-20 | Romのコピ−防止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60107799A JPS61265649A (ja) | 1985-05-20 | 1985-05-20 | Romのコピ−防止方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61265649A true JPS61265649A (ja) | 1986-11-25 |
Family
ID=14468324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60107799A Pending JPS61265649A (ja) | 1985-05-20 | 1985-05-20 | Romのコピ−防止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61265649A (ja) |
-
1985
- 1985-05-20 JP JP60107799A patent/JPS61265649A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR830009520A (ko) | 단말접속시스템 | |
JPS5992500A (ja) | デ−タ処理装置の保護システム | |
ES2136153T3 (es) | Procedimiento para impedir una modificacion no autorizada de los datos en un dispositivo con una memoria no volatil. | |
JPH09106329A (ja) | メモリカード | |
JPS61265649A (ja) | Romのコピ−防止方法 | |
JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
JPS63279341A (ja) | メモリ集積回路 | |
JPH056310A (ja) | 電子装置 | |
JPH0644141A (ja) | メモリ情報読出方式 | |
JPS5617417A (en) | Common bus supervisory system | |
JPH02128266A (ja) | 保護機能付レジスタ | |
JPH05197627A (ja) | Eeprom書込み保護方法および情報処理装置 | |
JPH0340413B2 (ja) | ||
JPH05334195A (ja) | 情報処理装置 | |
JPS61278943A (ja) | レジスタ保護回路 | |
JPS57120300A (en) | Program protection system | |
JPS6368948A (ja) | Icカ−ドに於けるデ−タ保護方式 | |
JPS5659339A (en) | Input/output control unit | |
JPS5845699A (ja) | メモリプロテクト回路 | |
JPS6117474Y2 (ja) | ||
JPS596202U (ja) | シ−ケンス制御装置 | |
JPH01261759A (ja) | コンピュータ装置 | |
JPS63234500A (ja) | メモリのデ−タ保護方式 | |
JPH02234249A (ja) | 転送データ保護方式 | |
JPS61195442A (ja) | 記憶保護装置 |