JPS61264273A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61264273A JPS61264273A JP60105179A JP10517985A JPS61264273A JP S61264273 A JPS61264273 A JP S61264273A JP 60105179 A JP60105179 A JP 60105179A JP 10517985 A JP10517985 A JP 10517985A JP S61264273 A JPS61264273 A JP S61264273A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit part
- circuit section
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入出力回路部の出力状態を内部回路とは無関
係に任意に設定できる手段を内蔵した集積回路に関する
ものである。
係に任意に設定できる手段を内蔵した集積回路に関する
ものである。
従来の技術
従来の入出力回路部は、第３図に示すような構成であっ
た。第Ｓ図において、１は内部回路部、２は入出力回路
部である。
た。第Ｓ図において、１は内部回路部、２は入出力回路
部である。
発明が解決しようとする問題点
このような従来の構成では、例えば集積回路の検査項目
である出力電流や出力がハイ・インピーダンス状態での
リーク電流を測定しようとする場合、第３図に示される
ように複数の信号工、〜工ｎを入力し、それらの入力信
号により、内部回路部１を駆動し、それによって入出力
回路部２を所望ノ状態（出力力、ハイレベル、ローレベ
ル、ハイ・インピーダンス）に設定していた。そのため
、所望の状態への設定に長い時間を要し、検査効率が悪
いという問題があった。本発明は、このような問題点を
解決するもので、検査効率を向上させた集積回路を提供
すること全目的とするものである。
である出力電流や出力がハイ・インピーダンス状態での
リーク電流を測定しようとする場合、第３図に示される
ように複数の信号工、〜工ｎを入力し、それらの入力信
号により、内部回路部１を駆動し、それによって入出力
回路部２を所望ノ状態（出力力、ハイレベル、ローレベ
ル、ハイ・インピーダンス）に設定していた。そのため
、所望の状態への設定に長い時間を要し、検査効率が悪
いという問題があった。本発明は、このような問題点を
解決するもので、検査効率を向上させた集積回路を提供
すること全目的とするものである。
問題点を解決するための手段
この問題点全解決するために本発明は、入出力回路部と
、内部回路部との間に制御信号入力手段を備えた入出力
回路部制御回路部を設けたものである。
、内部回路部との間に制御信号入力手段を備えた入出力
回路部制御回路部を設けたものである。
作用
この構成により、入出力回路部の出力状態は、内部回路
部の状態とは無関係に入出力回路部制御回路部への制御
信号によって、所望の状態（出力がハイレベル、ローレ
ベル、ハイ・インピーダンス）に設定することができ、
各々の状態での各種検査が可能となる。
部の状態とは無関係に入出力回路部制御回路部への制御
信号によって、所望の状態（出力がハイレベル、ローレ
ベル、ハイ・インピーダンス）に設定することができ、
各々の状態での各種検査が可能となる。
実施例
第１図は本発明の一実施例による集積回路のブロック構
成図である。第１図において、１は内部回路部、２は入
出力回路部、３は入出力回路部制御回路部、４は制御信
号発生部である。この例では、制御信号発生部４に与え
られる入力信号Ｇ１゜０２により、入出力回路部制御回
路部３に送られる制御信号ＴＩ、ｐ ＴＨ＋ ＴＺが発
生し、この３つの制御信号により、入出力回路部制御回
路部３が、入出力回路部２を制御し、出力状態をハイレ
ベル。
成図である。第１図において、１は内部回路部、２は入
出力回路部、３は入出力回路部制御回路部、４は制御信
号発生部である。この例では、制御信号発生部４に与え
られる入力信号Ｇ１゜０２により、入出力回路部制御回
路部３に送られる制御信号ＴＩ、ｐ ＴＨ＋ ＴＺが発
生し、この３つの制御信号により、入出力回路部制御回
路部３が、入出力回路部２を制御し、出力状態をハイレ
ベル。
ローレベル、ハイ・インピーダンスのいずれかの状態に
設定するものである。すなわち、入出力回路部制御回路
部３は、ＴＬ、Ｔヨ、Ｔ２の制御信号により、内部回路
部１と入出力回路部２とを分離すると共に、入出力回路
部２の出力状態を制御する機能を有するものである。第
２図は、前述の第１図のうち、入出力回路部２および入
出力回路部制御回路部３の具体的回路構成を示すもので
あり、第２図において６はＮＡＮ Ｄゲート、６はイン
バータ、７は入力回路、８は出力回路である。すなわち
、この構成で、入出力回路部制御回路部３は入出力回路
部２の前段に配置され、ＴＬ＋”ＨｔＴＺの各制御信号
によって、その出力状態を切替えられるようにしたもの
である。この回路構成では、通常の動作時には、ＴＬ＋
ＴＲｙＴＺの各制御信号全すべてハイレベルにしておけ
ば、内部回路部１からの出力信号Ｓ ＯＵ Ｔ、回出カ
イネーブル信号ＳＯＥにより入出力回路部２の出力状態
が決定され所望の動作をなす。一方、制御信号Ｔｐ ｔ
ローレベル、制御信号ＴＨをハイレベルに設定すること
により、内部回路部１からの出力信号、５ＯＵＴおよび
回出カイネーブル信号５ＯＩＣとは無関係に端子Ｘ１０
はローレベルに設定される。同様に、制御信号ＴＬをハ
イレベル、制御信号”ａ ’にローレベルに設定すると
内部回路部１の状態とは無関係に入出力端子Ｉ１０はハ
イレベルに設定される。
設定するものである。すなわち、入出力回路部制御回路
部３は、ＴＬ、Ｔヨ、Ｔ２の制御信号により、内部回路
部１と入出力回路部２とを分離すると共に、入出力回路
部２の出力状態を制御する機能を有するものである。第
２図は、前述の第１図のうち、入出力回路部２および入
出力回路部制御回路部３の具体的回路構成を示すもので
あり、第２図において６はＮＡＮ Ｄゲート、６はイン
バータ、７は入力回路、８は出力回路である。すなわち
、この構成で、入出力回路部制御回路部３は入出力回路
部２の前段に配置され、ＴＬ＋”ＨｔＴＺの各制御信号
によって、その出力状態を切替えられるようにしたもの
である。この回路構成では、通常の動作時には、ＴＬ＋
ＴＲｙＴＺの各制御信号全すべてハイレベルにしておけ
ば、内部回路部１からの出力信号Ｓ ＯＵ Ｔ、回出カ
イネーブル信号ＳＯＥにより入出力回路部２の出力状態
が決定され所望の動作をなす。一方、制御信号Ｔｐ ｔ
ローレベル、制御信号ＴＨをハイレベルに設定すること
により、内部回路部１からの出力信号、５ＯＵＴおよび
回出カイネーブル信号５ＯＩＣとは無関係に端子Ｘ１０
はローレベルに設定される。同様に、制御信号ＴＬをハ
イレベル、制御信号”ａ ’にローレベルに設定すると
内部回路部１の状態とは無関係に入出力端子Ｉ１０はハ
イレベルに設定される。
また、制御信号Ｔｚ ｋローレベル、他の各制御信号Ｔ
Ｌ、Ｔ、ｉをハイレベルに設定することにより、内部回
路部１の状態とは無関係に入出力端子１１０をハイ・イ
ンピーダンス状態に設定することができる。なお、第１
図、第２図中、ＯＥは入出力回路部制御回路部の出力イ
ネーブル信号、ＯＵＴは同回路部の出力である。
Ｌ、Ｔ、ｉをハイレベルに設定することにより、内部回
路部１の状態とは無関係に入出力端子１１０をハイ・イ
ンピーダンス状態に設定することができる。なお、第１
図、第２図中、ＯＥは入出力回路部制御回路部の出力イ
ネーブル信号、ＯＵＴは同回路部の出力である。
発明の効果
以上のように本発明によれば、集積回路の入出力回路部
の前段に入出力回路部制御回路部を付加することにより
、外部からの制御信号に、よって、入出力回路部の状態
をハイレベル、ｌ：？−レベル。
の前段に入出力回路部制御回路部を付加することにより
、外部からの制御信号に、よって、入出力回路部の状態
をハイレベル、ｌ：？−レベル。
ハイ・インピーダンスのいずれかの所望する状態に簡単
に設定することができ、出力電流やハイ・インピーダン
ス時のリーク電流の検査を短時間に行なうことができ、
集積回路の検査効率の向上。
に設定することができ、出力電流やハイ・インピーダン
ス時のリーク電流の検査を短時間に行なうことができ、
集積回路の検査効率の向上。
検査コストの低減等の効果が得られる。
第１図は本発明の実施例による集積回路のブロック構成
図、第２図は本発明の入出力回路部制御回路部の具体的
回路図、第３図は従来の集積回路のブロック構成図であ
る。 １・・・・・・内部回路部、２・・・・・・入出力回路
部、３・・・・・・入出力回路部制御回路部、４・・・
・・・制御信号発生部、６・・・・・・ＨＡＮＤゲート
、６・・・・・・インバータ、７・・・・・・入力回路
、８・・・・・・出力回路、工、〜工。・・・・・・入
力信号端子、Ｇ１．Ｇ２・・・・・・制御信号入力端子
、ＴＬ ｒ ＴＨＩ ＴＺ・・・・・・制御信号線、Ｉ
ｌｏ・・・・・・入出力端子、５ＯＵＴ・・・・・・内
部回路部の出力、ＳＯＫ・・・・・・内部回路部の出力
イネーブル信号、ＩＮ・・・・・・入出力回路部からの
入力、０ｔＪＴ・・・・・・入出力回路部制御回路部の
出力、ＯＥ・・・・・・入出力回路部制御回路部の出力
イネーブル信号。
図、第２図は本発明の入出力回路部制御回路部の具体的
回路図、第３図は従来の集積回路のブロック構成図であ
る。 １・・・・・・内部回路部、２・・・・・・入出力回路
部、３・・・・・・入出力回路部制御回路部、４・・・
・・・制御信号発生部、６・・・・・・ＨＡＮＤゲート
、６・・・・・・インバータ、７・・・・・・入力回路
、８・・・・・・出力回路、工、〜工。・・・・・・入
力信号端子、Ｇ１．Ｇ２・・・・・・制御信号入力端子
、ＴＬ ｒ ＴＨＩ ＴＺ・・・・・・制御信号線、Ｉ
ｌｏ・・・・・・入出力端子、５ＯＵＴ・・・・・・内
部回路部の出力、ＳＯＫ・・・・・・内部回路部の出力
イネーブル信号、ＩＮ・・・・・・入出力回路部からの
入力、０ｔＪＴ・・・・・・入出力回路部制御回路部の
出力、ＯＥ・・・・・・入出力回路部制御回路部の出力
イネーブル信号。
Claims (1)
- 内部回路部と入出力回路部との間に入出力回路部制御回
路部および同入出力回路部制御回路部を制御する制御信
号入力手段を備え、前記入出力回路部の出力状態を任意
に設定可能となしたことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105179A JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105179A JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264273A true JPS61264273A (ja) | 1986-11-22 |
| JPH0679056B2 JPH0679056B2 (ja) | 1994-10-05 |
Family
ID=14400450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105179A Expired - Lifetime JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0679056B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100437A (ja) * | 1981-12-10 | 1983-06-15 | Oki Electric Ind Co Ltd | Ｌｓｉのチエツク方法 |
-
1985
- 1985-05-17 JP JP60105179A patent/JPH0679056B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100437A (ja) * | 1981-12-10 | 1983-06-15 | Oki Electric Ind Co Ltd | Ｌｓｉのチエツク方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0679056B2 (ja) | 1994-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61264273A (ja) | 集積回路 | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| JPS6199876A (ja) | Ｉｃテスタ− | |
| JPH01202025A (ja) | モード切替回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS60116223A (ja) | ドライステ−トゲ−トの保護回路 | |
| JPH03186014A (ja) | エミッタ結合論理回路用スレシホールド電圧発生器 | |
| KR950010889B1 (ko) | 주파수 선택회로 | |
| JPS60170946A (ja) | 半導体集積回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH05232188A (ja) | 半導体集積回路の試験回路 | |
| JPH01194014A (ja) | クロック切換装置 | |
| JPS60158640A (ja) | 集積回路 | |
| JPS59201524A (ja) | 出力回路 | |
| JPS6394713A (ja) | セレクタ回路 | |
| JPH01140809A (ja) | Ｃｍｏｓ型集積回路 | |
| JPH04103143A (ja) | 半導体集積回路 | |
| JPS6038828A (ja) | デジタル・アナログ混在型集積回路装置 | |
| JPS61149866A (ja) | 半導体集積回路 | |
| JPS6290582A (ja) | 集積回路 | |
| JPH0571960B2 (ja) | ||
| JPS60117820A (ja) | 入力回路 | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPH02210548A (ja) | 半導体装置 | |
| JPH06260917A (ja) | パワーｍｏｓドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |