JPS60260257A - 基準信号伝送回路 - Google Patents
基準信号伝送回路Info
- Publication number
- JPS60260257A JPS60260257A JP59116906A JP11690684A JPS60260257A JP S60260257 A JPS60260257 A JP S60260257A JP 59116906 A JP59116906 A JP 59116906A JP 11690684 A JP11690684 A JP 11690684A JP S60260257 A JPS60260257 A JP S60260257A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は基準信号伝送回路に係シ、特にスペースコスト
の点で改善した基準信号伝送回路に関するものである。
の点で改善した基準信号伝送回路に関するものである。
マイクロコンピュータとこのマイクロコンピュータから
の時分割で送られてくるデータをサンプリングするイン
ターフェース回路からなるシステムについて考察すると
、このシステムのインターフェース回路において、マイ
クロコンピュータからのデータをサンプリングするのに
必要なりロック信号を発生させるには、マイクロコンピ
ュータの動作ステー） （ｓｔａｔｅ）信号と基準クロ
ック信号が必要でおる。すなわち、時分割で送られてく
る信号をサンプリングするには、信号を出力するシステ
ムと同期をとることが必要でオシ、そのために、ステー
タス（ｓｔａｔ−＊ｍ）情報と基本クロックが必要とな
る。このため、動作ステート信号と基準クロック信号を
マイクロコンピュータからインターフェース回路に伝送
する必要がおる。そして、この動作ステート信号と基準
クロック信号の２つの信号を１組とするのが基準動作信
号である。
の時分割で送られてくるデータをサンプリングするイン
ターフェース回路からなるシステムについて考察すると
、このシステムのインターフェース回路において、マイ
クロコンピュータからのデータをサンプリングするのに
必要なりロック信号を発生させるには、マイクロコンピ
ュータの動作ステー） （ｓｔａｔｅ）信号と基準クロ
ック信号が必要でおる。すなわち、時分割で送られてく
る信号をサンプリングするには、信号を出力するシステ
ムと同期をとることが必要でオシ、そのために、ステー
タス（ｓｔａｔ−＊ｍ）情報と基本クロックが必要とな
る。このため、動作ステート信号と基準クロック信号を
マイクロコンピュータからインターフェース回路に伝送
する必要がおる。そして、この動作ステート信号と基準
クロック信号の２つの信号を１組とするのが基準動作信
号である。
従来のこの種の基準動作信号を伝送する回路の一例を第
１図に示し説明すると、図において、１はシステム動作
の基本タロツクを作りだす基本クロック発生回路で、基
本クロック信号を作シだす発振回路１＆とこの発振回路
１＆における発振周波数を決定する抵抗１ｂによ多構成
されている。
１図に示し説明すると、図において、１はシステム動作
の基本タロツクを作りだす基本クロック発生回路で、基
本クロック信号を作シだす発振回路１＆とこの発振回路
１＆における発振周波数を決定する抵抗１ｂによ多構成
されている。
なお、１Ｃは基本クロックを取シ出せる端子である。２
は基本クロック発生回路１からの基本クロックを受けて
システムを動作させるクロック信号を作シだすクロック
発生回路、３はこのクロック発生回路２より出力される
クロック信号を入力とする反転回路で、この反転回路３
はトランジスタ３ａとこのトランジスタ３ａに接続され
た抵抗３ｂによシ構成されている。４は基本クロック発
生回路１からの出力と反転回路３からの出力を入力とす
る受信回路で、インバータ４ｍ、４ｂにより構成されて
いる。
は基本クロック発生回路１からの基本クロックを受けて
システムを動作させるクロック信号を作シだすクロック
発生回路、３はこのクロック発生回路２より出力される
クロック信号を入力とする反転回路で、この反転回路３
はトランジスタ３ａとこのトランジスタ３ａに接続され
た抵抗３ｂによシ構成されている。４は基本クロック発
生回路１からの出力と反転回路３からの出力を入力とす
る受信回路で、インバータ４ｍ、４ｂにより構成されて
いる。
このように構成された回路において、基本クロック発生
回路１では発振回路１ａと抵抗１ｂを用いて基本クロッ
クを発生させている。そして、受信回路４へはこの基本
クロック発生回路１の端子ＩＣから基本クロック信号＆
（第２図（、）参照）を送っている。また、基本クロッ
ク発生回路１から出力される基本クロック信号をクロッ
ク発生回路２が受けて動作クロック信号ｂ（第２図（ｂ
）参照）を発生する。なお、ここでは、このクロックで
動作させるシステムは、基本クロック信号ａの４サイク
ル分を１マシンサイクルとして動作するシステムとする
。
回路１では発振回路１ａと抵抗１ｂを用いて基本クロッ
クを発生させている。そして、受信回路４へはこの基本
クロック発生回路１の端子ＩＣから基本クロック信号＆
（第２図（、）参照）を送っている。また、基本クロッ
ク発生回路１から出力される基本クロック信号をクロッ
ク発生回路２が受けて動作クロック信号ｂ（第２図（ｂ
）参照）を発生する。なお、ここでは、このクロックで
動作させるシステムは、基本クロック信号ａの４サイク
ル分を１マシンサイクルとして動作するシステムとする
。
したがって、クロック発生回路２では第２図（＆）に示
す基準クロック信号ａを４分周した第２図（ｂ）に示す
ような波形の動作クロック信号すが作られる。ここで、
第２図の８ＴＳはステータスを示し、第２図（ｂ）に示
す動作クロック信号すが／・イレベル％Ｈ′であるとき
、システムは４つのステータスｓ’ｒｓ（Ｉ、ＩＩ、Ｉ
、ＩＶ）のステータスが■であるとする。
す基準クロック信号ａを４分周した第２図（ｂ）に示す
ような波形の動作クロック信号すが作られる。ここで、
第２図の８ＴＳはステータスを示し、第２図（ｂ）に示
す動作クロック信号すが／・イレベル％Ｈ′であるとき
、システムは４つのステータスｓ’ｒｓ（Ｉ、ＩＩ、Ｉ
、ＩＶ）のステータスが■であるとする。
そして、このクロック発生回路２からの動作クロック信
号ｂ（第２図（ｂ）参照）が反転回路３に入力されると
、抵抗３ｂとトランジスタ３ａの働きにより第２図（ｃ
）に示すような波形のステータス情報信号Ｃが出力され
る。このステータス情報信号Ｃの波形において、ステー
タスＳＴ８がＩであるという情報は信号がローレベル％
Ｌ′の位置でおることにより受信回路４に送られる。
１このようにして、基本クロック発生回路１からの基本
クロック信号１と反転回路３よシのステータス情報信号
Ｃは受信回路４に入力され、図示しないシステムへと送
られる。
号ｂ（第２図（ｂ）参照）が反転回路３に入力されると
、抵抗３ｂとトランジスタ３ａの働きにより第２図（ｃ
）に示すような波形のステータス情報信号Ｃが出力され
る。このステータス情報信号Ｃの波形において、ステー
タスＳＴ８がＩであるという情報は信号がローレベル％
Ｌ′の位置でおることにより受信回路４に送られる。
１このようにして、基本クロック発生回路１からの基本
クロック信号１と反転回路３よシのステータス情報信号
Ｃは受信回路４に入力され、図示しないシステムへと送
られる。
しかしながら、このような基準信号伝送回路においては
、複数の伝送路を必要とし、集積回路においては入出力
端子によるスペースの増大という欠点があった。また、
複数の伝送路を必要とするため、構成が複雑になり経済
的でないという欠点があった。
、複数の伝送路を必要とし、集積回路においては入出力
端子によるスペースの増大という欠点があった。また、
複数の伝送路を必要とするため、構成が複雑になり経済
的でないという欠点があった。
本発明は以上め点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、信号伝送路が基準信号の数よシ
も少なくでき、スペースおよびコストの点で有利な基準
信号伝送回路を提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、信号伝送路が基準信号の数よシ
も少なくでき、スペースおよびコストの点で有利な基準
信号伝送回路を提供することにある。
このような目的を達成するため、本発明は、複数の種類
の信号を入力としその種類に応じた信号レベルで複数の
入力信号を一つの信号に合成する基準信号出力回路と、
この基準信号出力回路の出力信号のレベルを検出するレ
ベル検出回路とを備えるようにしたものである。
の信号を入力としその種類に応じた信号レベルで複数の
入力信号を一つの信号に合成する基準信号出力回路と、
この基準信号出力回路の出力信号のレベルを検出するレ
ベル検出回路とを備えるようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第３図は本発明による基準信号伝送回路の一実施例を示
す回路図である。
す回路図である。
この第３図において第１図と同一符号のものは相当部分
を示し、５はクロック発生回路２からの動作クロック信
号すと基本クロック発生回路１よシのステータスを表わ
す基本クロック信号ａを入力としこれらの複数の種類に
応じた信号レベルで複数の入力信号を一つの信号に合成
して出力する基準信号出力回路で、オン抵抗の異なるト
ランジスタ５ｍ、５ｂとこれら各トランジスタ５ｍ、５
ｂに接続された抵抗５ｃにより構成されている。なお、
５ｄは電源が供給される電源端子である。６ＩＩ′ｉこ
の基準信号出力回路５の出力信号でおる基準動作信号Ｃ
のレベルを検出するレベル検出回路で、しきい値電圧の
異なったインバータ６瓢、６ｂによシ構成されている。
を示し、５はクロック発生回路２からの動作クロック信
号すと基本クロック発生回路１よシのステータスを表わ
す基本クロック信号ａを入力としこれらの複数の種類に
応じた信号レベルで複数の入力信号を一つの信号に合成
して出力する基準信号出力回路で、オン抵抗の異なるト
ランジスタ５ｍ、５ｂとこれら各トランジスタ５ｍ、５
ｂに接続された抵抗５ｃにより構成されている。なお、
５ｄは電源が供給される電源端子である。６ＩＩ′ｉこ
の基準信号出力回路５の出力信号でおる基準動作信号Ｃ
のレベルを検出するレベル検出回路で、しきい値電圧の
異なったインバータ６瓢、６ｂによシ構成されている。
つぎにこの第３図に示す実施例の動作を各部の波形を示
す第４図を参照して説明する。
す第４図を参照して説明する。
いま、クロック発生回路２よシ出力される動作クロック
信号すを用いるシステムは基準クロック信号の４倍の周
期で動作するものとし、また、基準信号出力回路５に入
力されるクロックは第４図に示すステータスＳＴＳが■
のときにハイレベル−１となるものとする。
信号すを用いるシステムは基準クロック信号の４倍の周
期で動作するものとし、また、基準信号出力回路５に入
力されるクロックは第４図に示すステータスＳＴＳが■
のときにハイレベル−１となるものとする。
なお、基本クロック発生回路ｌとクロック発生回路２の
動作は第１図に示す従来の回路と同様な動きをするので
、ここでの説明は省略する。
動作は第１図に示す従来の回路と同様な動きをするので
、ここでの説明は省略する。
まず、基本クロック発生回路１からの基本クロック信号
ａ（第４図（、）参照）とクロック発生回路２よシの動
作クロック信号ｂ（第４図（ｂ）参照）とが基準信号出
力回路５のトランジスタ５ｂおよびトランジスタ５ａに
それぞれ入力される。ここで、トランジスタ５ｂとトラ
ンジスタ５ｍのオン抵抗は異なシ、トランジスタ５ａの
オン抵抗が低いとすると、基本クロック信号１がハイレ
ベル箋Ｈ′のときの基準信号出力回路５の出力信号と動
作り゛口７り信号すがハイレベル１■′のときの基準信
号出力回路５の出力信号との間にレベルの違いが発生す
る。このため、基準クロック信号ａ、動作クロック信号
すは合成され、第４図（Ｃ）に示すような波形の基準動
作信号Ｃとなる。
ａ（第４図（、）参照）とクロック発生回路２よシの動
作クロック信号ｂ（第４図（ｂ）参照）とが基準信号出
力回路５のトランジスタ５ｂおよびトランジスタ５ａに
それぞれ入力される。ここで、トランジスタ５ｂとトラ
ンジスタ５ｍのオン抵抗は異なシ、トランジスタ５ａの
オン抵抗が低いとすると、基本クロック信号１がハイレ
ベル箋Ｈ′のときの基準信号出力回路５の出力信号と動
作り゛口７り信号すがハイレベル１■′のときの基準信
号出力回路５の出力信号との間にレベルの違いが発生す
る。このため、基準クロック信号ａ、動作クロック信号
すは合成され、第４図（Ｃ）に示すような波形の基準動
作信号Ｃとなる。
このようにして合成された基準動作信号Ｃはレベル検出
回路６に入力される。このレベル検出回路６は前述した
ように異なったしきい値電圧をもったインバータ６ｍ、
６ｂによ多構成され、インバータ６ａのしきい値がイン
バータ６ｂのしきい値よシ高く設定され、このしきい値
電圧は第４図（ｃ）のＶｙａ＊６ａ、 Ｖｔｍｅ６ｂに
示すような値になっておシ、このしきい値の違いによシ
基準動作信号Ｃのレベル検出を行う。
回路６に入力される。このレベル検出回路６は前述した
ように異なったしきい値電圧をもったインバータ６ｍ、
６ｂによ多構成され、インバータ６ａのしきい値がイン
バータ６ｂのしきい値よシ高く設定され、このしきい値
電圧は第４図（ｃ）のＶｙａ＊６ａ、 Ｖｔｍｅ６ｂに
示すような値になっておシ、このしきい値の違いによシ
基準動作信号Ｃのレベル検出を行う。
まず、インバータ６１の出力社インバータ６ｍのしきい
値ｖＴ五・６へ以下では四−レベル’Ｌ’と判断され、
しきい値Ｖｙ！ｌ５６ａ以上ではハイレベル ）％ Ｈ
ｌと判断されるため、第４図（ｄ）に示すような波形の
信号ｄが出力される。また、インバータ６ｂの出力には
第４図（ｄ）の場合と同様に第４図（、）に示すような
波形の信号ｅが得られる。ここで、レベル検出回路６の
出力信号ｄ 、 ｅＦｉそれぞれ基準クロック信号およ
びステータス情報信号である。このように、２つの信号
の俳号０伝送は１つの信号により行なわれる。すなわち
、複数の基準信号をそれぞれに対応する信号レベルで１
つの信号に合成し、この合成信号をレベル検出回路６を
用いて元の基準信号に分ける。
値ｖＴ五・６へ以下では四−レベル’Ｌ’と判断され、
しきい値Ｖｙ！ｌ５６ａ以上ではハイレベル ）％ Ｈ
ｌと判断されるため、第４図（ｄ）に示すような波形の
信号ｄが出力される。また、インバータ６ｂの出力には
第４図（ｄ）の場合と同様に第４図（、）に示すような
波形の信号ｅが得られる。ここで、レベル検出回路６の
出力信号ｄ 、 ｅＦｉそれぞれ基準クロック信号およ
びステータス情報信号である。このように、２つの信号
の俳号０伝送は１つの信号により行なわれる。すなわち
、複数の基準信号をそれぞれに対応する信号レベルで１
つの信号に合成し、この合成信号をレベル検出回路６を
用いて元の基準信号に分ける。
なお、上記実施例においては、レベル検出回路６にしき
い値、圧。異なったイア ／＜ −ｐを届いた場合を例
にとって説明したが、この発明はこれに限定されるもの
ではなく、比較電圧の異なった２つの比較器を用いても
よい。また、基準信号出力回路５にオン抵抗の異ガった
トランジスタ５ｍ、５ｂを用いることによシ合成を行な
ったが、２つのトランジスタのソース電圧の違いにょシ
、レベル差をつけ合成を行なってもよい。
い値、圧。異なったイア ／＜ −ｐを届いた場合を例
にとって説明したが、この発明はこれに限定されるもの
ではなく、比較電圧の異なった２つの比較器を用いても
よい。また、基準信号出力回路５にオン抵抗の異ガった
トランジスタ５ｍ、５ｂを用いることによシ合成を行な
ったが、２つのトランジスタのソース電圧の違いにょシ
、レベル差をつけ合成を行なってもよい。
また、上記実施例においては、基準信号出力回路５の出
力である基準動作信号Ｃが基準クロック信号ａと動作ク
ロック信号すの２つの信号の組合せである場合を例にと
って説明したが、これは、レベル検出回路６の出力レベ
ルの数と基準信号出力回路５の検出レベルの数によって
決定され、基準動作信号Ｃが３つ以上の組合せである場
合も対応することができる。
力である基準動作信号Ｃが基準クロック信号ａと動作ク
ロック信号すの２つの信号の組合せである場合を例にと
って説明したが、これは、レベル検出回路６の出力レベ
ルの数と基準信号出力回路５の検出レベルの数によって
決定され、基準動作信号Ｃが３つ以上の組合せである場
合も対応することができる。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、複数の基準信号を、レベルの
違いによシ合成・検出を行う簡単な回路構成によって、
信号伝送路を基準信号の数よシも少なくすることができ
、スペースおよびコストの低減を図ることができるので
、実用上の効果は極めて大である。
な手段を用いることなく、複数の基準信号を、レベルの
違いによシ合成・検出を行う簡単な回路構成によって、
信号伝送路を基準信号の数よシも少なくすることができ
、スペースおよびコストの低減を図ることができるので
、実用上の効果は極めて大である。
第１図は従来の基準信号伝送回路の一例を示す回路図、
第２図は第１図の動作説明に供する波形図、第３図は本
発明による基準信号伝送回路の一実施例を示す回路図、
第４図は第３図の動作説明に供する波形図である。 ｌ・・・・基準クロック発生回路、２・・・・クロック
発生回路、５・・・・基準信号出力回路、６・・・・レ
ベル検出回路。 代理人 大岩増雄 第１図 第２図 ＳＴＳ Ｉ Ｉ ｌｎ １ｍ１１７１ ＳＴＳ Ｉ Ｉ ＋ＩＩ １１［［ＩＫｉ’ Ｉ手続補
正書（自発） 昭和５９年１１月１ 日 特許庁長官殿 ３、補正をする者 代表者片山仁へ部 明細書の発明の詳細な説明の欄
第２図は第１図の動作説明に供する波形図、第３図は本
発明による基準信号伝送回路の一実施例を示す回路図、
第４図は第３図の動作説明に供する波形図である。 ｌ・・・・基準クロック発生回路、２・・・・クロック
発生回路、５・・・・基準信号出力回路、６・・・・レ
ベル検出回路。 代理人 大岩増雄 第１図 第２図 ＳＴＳ Ｉ Ｉ ｌｎ １ｍ１１７１ ＳＴＳ Ｉ Ｉ ＋ＩＩ １１［［ＩＫｉ’ Ｉ手続補
正書（自発） 昭和５９年１１月１ 日 特許庁長官殿 ３、補正をする者 代表者片山仁へ部 明細書の発明の詳細な説明の欄
Claims (1)
- 複数の種類の信号を入力としその種類に応じた信号レベ
ルで複数の入力信号を一つの信号に合成して出力する基
準信号出力回路と、この基準信号出力回路の出力信号の
レベルを検出するレベル検出回路とを備えたことを特徴
とする基準信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116906A JPS60260257A (ja) | 1984-06-06 | 1984-06-06 | 基準信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116906A JPS60260257A (ja) | 1984-06-06 | 1984-06-06 | 基準信号伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60260257A true JPS60260257A (ja) | 1985-12-23 |
Family
ID=14698564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59116906A Pending JPS60260257A (ja) | 1984-06-06 | 1984-06-06 | 基準信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60260257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212971A (ja) * | 2009-03-10 | 2010-09-24 | Fujitsu Telecom Networks Ltd | Ｐｏｎシステムおよび局側装置並びに宅内装置 |
-
1984
- 1984-06-06 JP JP59116906A patent/JPS60260257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212971A (ja) * | 2009-03-10 | 2010-09-24 | Fujitsu Telecom Networks Ltd | Ｐｏｎシステムおよび局側装置並びに宅内装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218751A (en) | Absolute difference generator for use in display systems | |
| US4988901A (en) | Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse | |
| EP0773548A3 (en) | Semiconductor memory device | |
| KR100265610B1 (ko) | 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램 | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPH0370314A (ja) | クロック断検出回路 | |
| SU953751A1 (ru) | Резервированное устройство | |
| JPH01243783A (ja) | 入力データ同期を備えたデジタルチップ | |
| JP2667671B2 (ja) | データ出力装置 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPH05299987A (ja) | 自動識別レベル制御装置 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPH07177017A (ja) | 半導体集積回路 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPS63160411A (ja) | パルス幅変調回路 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| JPS60117343A (ja) | モ−ド変換回路 | |
| JPH035863A (ja) | デジタルシステム | |
| JPH0738578B2 (ja) | パルス検出回路 | |
| JPS62291579A (ja) | テスト回路 | |
| JPS61288513A (ja) | パルス発生回路 |