JPS6394713A - セレクタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 論理回路の組合せからなるセレクタ回路において、選択
されるべき信号のみを入力とする否定論理積回路を設け
、この回路の論理出力を論理ゲート回路に供給し、選択
されるべき入力（ｉ号がすべてハイレベルのときのゲー
ト回路出力レベルを一定値に固定させ、選択信号切替時
発生ずるハザードによって出力信号が変動しないように
する。

〔産業上の利用分野〕

本発明はセレクタ回路の改良に関する。

セレクタ回路は与えられた複数個の入力信号の内から所
望信号を選択、出力させる回路である。

セレクタ回路は論理回路を用い、小型簡羊な回路構成と
し、高速回路にて実現されることが望ましい。

〔従来の技術〕

セレクタ回路を論理回路の組合せで実現した従来例を、
第５図の回路図にて説明する。

図において５１〜５３は否定論理積１０ｉ路、５４は否
定回路である。

選択されるべき入力信号ＡとＢはそれぞれ否定論理積回
路５１と５２へ供給される。選択信号Ｓは否定回路５４
に゛ζ反転され、否定論理積回路５１へ供給され、また
否定論理積回路５２へ非反転のままで供給される。

選択されるべき入力信号Ａ若しくはＢは、選択信号Ｓの
レベル切替にて行われ、セレクタの出力部Ｙへ、信号Ａ
若しくはＢが出力する。

第５図のセレクタ回路の動作を第６図のタイムチャート
に従い説明する。

信号Ａは（１）、信号Ｂは（４）の波形変化をもつもの
と仮定する。また、選択信号Ｓは（５）の様に時間１０
−１１の間はハイレベル、時点ｔｌにおいてローレベル
に切替られるものとする。

否定論理積回路５１へは（１）の信号Ａと（５）を反転
した（２）の選択信号丁が与えられる。

否定論理積回路は一方の入力信号がハイレベルのときの
み、他方の入力信号の変化が出力側へ通過することが出
来、その出力部にレベルの反転した信号を出力させる。

従って、否定論理積回路５１は（３）に示す様に、時刻
ｔ１以降レヘルを反転したＡ信号を出力する。

同様にして、否定論理積回路５２の出力部には（６）の
様に時刻ｔｏ−ｔｌの間にＢ信号のレベル反転信号を出
力する。

これらの再出力信号を否定論理積回路５３に供給するこ
とにより、（７）の様にｔＯ−ｔ１間はＢ信号、ｔ１以
降はＡ信号を出力させることが出来る。

入力信号Ａ若しくはＢの選択は選択信号Ｓのレベル切替
で行う。

【発明が解決しようとする問題点〕

上記従来のセレクタ回路は、入力信号ＡとＢが第７図の
ｆｌ）　ｆ２１に示す様に同時にハイレベルであるとき
に問題になる。

反転選択信号りは否定回路５４にて選択信号Ｓを反転さ
せるので、回路上遅延時間を与えられる。その結果、レ
ベル切替時点は反転選択信号τの場合遅れが生じる。

今、選択信号Ｓが図示の（３）の様に、時点ｔｌにハイ
レベルからローレベルに切替られた場合、反転選択信号
冨は（４）の波形で示す様に、切替遅延時間Δｔの間ロ
ーレベルに留まり、ｔｌ＋Δｔの時点に至ってからハイ
レベルに替わる。従って、否定論理回路５１．５２の選
択信号はΔを時間の間、共にローレベルに保たれ、その
結果、セレクタ回路の出力Ｙに図示（５）の様なパルス
波形を生しる。

入力信号Ａ及びＢが共にハイレベルの場合、セレクタ出
力信号Ｙはハイレベルに固定されるのが正常である。し
かし、回路を組合せた場合、入力変化に対して本来固定
されていなくてはならい出力レベルが、複数の入力信号
を同時に変化したときは、論理回路素子の遅延時間や信
号伝播径路の違い等により、一時的に変化を起こすこと
がある。

そのため、このようなハザードを防止することが問題点
となる。

〔問題点を解決するための手段〕

上記の問題点は、第１図の本発明の原理図に示す様に、
非反転または否定回路１４にて反転された選択信号と選
択されるべき入力信号とが供給される否定論理積回路１
１．１２と、選択されるべき入力信号を人力とした否定
論理積回路１５と、各否定論理積回路１１．１２．１５
の出力信号の論理積をとる否定論理積回路１３とを設け
た本発明のセレクタ回路により解決される。

〔作用〕

本発明によれば、選択されるべき２つの入力信号Ａ、Ｂ
を入力信号とする否定論理積回路１５は２つの入力信号
が共にハイレベルのときはローレベルの出力信号を発生
する。このローレベルの出力信号は否定論理積回路１３
の一つの入力信号として与えられ、回路１３の出力信号
は他の入力信号のレベルの値に左右されることなくハイ
レベルに固定される。従って、２個の否定論理積回路１
１．１２の選択信号Ｓと反転Ｓが共にローレベルとなる
ことが起こり、選択されるべきＡ入力信号とＢ入力信号
がハイレベルであると、否定論理積回路１３の二つの入
力としてハイレベルの信号が与えられる。

しかし、否定論理積回路１５からのローレベル信号が与
えられるので否定論理積回路１３の出力はローレベルに
変化することなく、ハイレベルに安定に保持される。

〔実施例〕

図示実施例に従い本発明の詳細な説明する。

第２図は本発明のセレクタ回路の一実施例、また第３図
はハイレベル信号人力時の動作をタイムチャートにて示
す。

第２図において、選択されるべき入力信号ＡまたはＢの
供給される否定論理積回路２１または２２は相互にレベ
ルの反転した選択信号Ｓ、丁が供給される。

レベル反転のため、否定回路２４が否定論理積回路２１
の入力部に設けられている。

選択されるべき入力信号ＡとＢは本発明により設けられ
た否定論理積回路２５に供給される。２５の出力信号は
否定論理積回路２１．２２の出力と共に否定論理積回路
２３に接続する。

第３図に示す様に、選択されるべき入力信号Ａ、Ｂが（
１）　（２＋のようなハイレベルＨである場合、選択信
号Ｓが、（３）のように、ハイレベル■］からローレベ
ルＬに切り替えられと、反転選択信号には否定回路２４
により遅延時間が与えられために、既に述べた様に両選
択信号が短時間同時にローレベルとなる。その結果、短
時間のハイレベル信号が否定論理積回路２１．２２から
否定論理積回路２３へ同時に与えられる。

本発明によれば、ハイレベルの入力信号Ａ、Ｂは否定論
理積回路２５に与えられるから、ローレベルＬの出力信
号を発生して、これが否定論理積回路２３に供給される
。従って、（４）に示す様に、セレクタ回路の出力信号
はハイレベルに保持され、不所望のハザードは生じない
。

第４図は本発明のセレクタ回路を使用した一実施例をブ
ロック回路図で示す。

４１．４２は選択されるべき信号１と信号２を示す。

４３と４４はセレクタ回路である。各セレクタはその選
択した信号を利用回路の４５及び４６のイネーブル端子
に与える。

セレクタ４３は信号１をＡ信号とし、また信号２をＢ信
号とする。

セレクタ４４は信号２をＡ信号とし、また信号ｌをＢ信
号とする。

この様に接続することにより、セレクタ回路４３が、例
えばへ信号を選択したとき、セレクタ４４はＢ信号を選
択し、信号ｌを回路４５へ供給するとき、信号２を回路
４６へ供給することが出来る。

この場合、セレクタ回路にハザードの発生がないので組
合わせ回路の構成が容易となる。

〔発明の効果〕

本発明によれば、セレクタにて発生するハザードを防ぎ
、電子回路の設計を容易にするものでありその作用効果
は極めて大きい。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明一実施例のセレクタの回路図、第３図は
本発明回路のハイレベル信号入力時の動作タイムチャー
ト、 第４図は本発明一実施例のブロック回路図、第５図は従
来のセレクタの回路図、 第６図は第５図のセレクタ回路の動作タイムチャート、 第７図はハイレベル入力時の動作タイムチャートである
。 図において、 １１〜１３．１５．２１〜２３，２５．５１〜５３は否
定論理積回路、１４　、２４　、５４は否定回路、 Ａ、Ｂは選択されるべき入力信号、 Ｓ、百は選択信号、 Ｙはセレクタ回路の出力信号である。 第　　１　　図 第　　２　　図 Ｌ　　−−−−−−−−−−−−−−−−−−−−〜−
−−−−−−−−−−−−−−−一−−・−−−−−−
−−−一一一−−−−−−−−−−−−−−一−−−−
−−−Ｌ　−一一一・−−−−−−−−一一一一一−−
−−−−−−−−−−−−・−−−−−一−−−−−・
・−−−−−−−−−−一一一−−−−−−−−−−−
−−−−−−−−−−−−−−−一一一し・−−−−一
一一一一・−−−−一−−−−−−−−−−−−−−−
−一一一・−−−−−−−−−−−一・・−−−一一一
一一−−−−−−−−−−−−−−一−−−−−−−−
−−−−−−−−一本発明回路のハイレベル信号入力時
の動作タイムチャート第　　３　　図 第　　４　　図

Claims (1)

【特許請求の範囲】
1. 非反転または否定回路（１４）にて反転された選択信号
   と選択されるべき入力信号とが供給される否定論理積回
   路（１１、１２）と、該選択されるべき入力信号を入力
   とした否定論理積回路（１５）と、各否定論理積回路（
   １１、１２、１５）の出力信号の論理積を発生せしめる
   否定論理積回路（１３）とを備えてなることを特徴とす
   るセレクタ回路。