JPH0679056B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0679056B2 JPH0679056B2 JP60105179A JP10517985A JPH0679056B2 JP H0679056 B2 JPH0679056 B2 JP H0679056B2 JP 60105179 A JP60105179 A JP 60105179A JP 10517985 A JP10517985 A JP 10517985A JP H0679056 B2 JPH0679056 B2 JP H0679056B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- output circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、入出力回路部の出力状態を内部回路とは無関
係に任意に設定できる手段を内蔵した集積回路に関する
ものである。
係に任意に設定できる手段を内蔵した集積回路に関する
ものである。
従来の技術 従来の入出力回路部は、第３図に示すような構成であっ
た。第３図において、１は内部回路部、２は入出力回路
部である。
た。第３図において、１は内部回路部、２は入出力回路
部である。
発明が解決しようとする問題点 このような従来の構成では、例えば集積回路の検査項目
である出力電流や出力がハイ・インピーダンス状態での
リーク電流を測定しようとする場合、第３図に示される
ように複数の信号I1〜Inを入力し、それらの入力信号に
より、内部回路部１を駆動し、それによって入出力回路
部２を所望の状態（出力が、ハイレベル，ローレベル，
ハイ・インピーダンス）に設定していた。そのため、所
望の状態への設定に長い時間を要し、検査効率が悪いと
いう問題があった。本発明は、このような問題点を解決
するもので、検査効率を向上させた集積回路を提供する
ことを目的とするものである。
である出力電流や出力がハイ・インピーダンス状態での
リーク電流を測定しようとする場合、第３図に示される
ように複数の信号I1〜Inを入力し、それらの入力信号に
より、内部回路部１を駆動し、それによって入出力回路
部２を所望の状態（出力が、ハイレベル，ローレベル，
ハイ・インピーダンス）に設定していた。そのため、所
望の状態への設定に長い時間を要し、検査効率が悪いと
いう問題があった。本発明は、このような問題点を解決
するもので、検査効率を向上させた集積回路を提供する
ことを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、入出力回路部
と、内部回路部との間に制御信号入力手段を備えた入出
力回路部制御回路部を設けたものである。
と、内部回路部との間に制御信号入力手段を備えた入出
力回路部制御回路部を設けたものである。
作用 この構成により、入出力回路部の出力状態は、内部回路
部の状態とは無関係に入出力回路部制御回路部への制御
信号によって、所望の状態（出力がハイレベル，ローレ
ベル，ハイ・インピーダンス）に設定することができ、
各々の状態での各種検査が可能となる。
部の状態とは無関係に入出力回路部制御回路部への制御
信号によって、所望の状態（出力がハイレベル，ローレ
ベル，ハイ・インピーダンス）に設定することができ、
各々の状態での各種検査が可能となる。
実施例 第１図は本発明の一実施例による集積回路のブロック構
成図である。第１図において、１は内部回路部、２は入
出力回路部、３は入出力回路部制御回路部、４は制御信
号発生部である。この例では、制御信号発生部４に与え
られる入力信号G1,G2により、入出力回路部制御回路部
３に送られる制御信号TL，TH，TZが発生し、この３つの
制御信号により、入出力回路部制御回路部３が、入出力
回路部２を制御し、出力状態をハイレベル，ローレベ
ル，ハイ・インピーダンスのいずれかの状態に設定する
ものである。すなわち、入出力回路部制御回路部３は、
TL，TH，TZの制御信号により、内部回路部１と入出力回
路部２とを分離すると共に、入出力回路部２の出力状態
を制御する機能を有するものである。第２図は、前述の
第１図のうち、入出力回路部２および入出力回路部制御
回路部３の具体的回路構成を示すものであり、第２図に
おいて５はNANDゲート、６はインバータ、７は入力回
路、８は出力回路である。すなわち、この構成で、入出
力回路部制御回路部３は入出力回路部２の前段に配置さ
れ、TL，TH，TZの各制御信号によって、その出力状態を
切替えられるようにしたものである。この回路構成で
は、通常の動作時には、TL，TH，TZの各制御信号をすべ
てハイレベルにしておけば、内部回路部１からの出力信
号SOUT、同出力イネーブル信号SOEにより入出力回路部
２の出力状態が決定され所望の動作をなす。一方、制御
信号TLをローレベル、制御信号THをハイレベルに設定す
ることにより、内部回路部１からの出力信号SOUTおよび
同出力イネーブル信号SOEとは無関係に端子I/Oはローレ
ベルに設定される。同様に、制御信号TLをハイレベル、
制御信号THをローレベルに設定すると内部回路部１の状
態とは無関係に入出力端子I/Oはハイレベルに設定され
る。また、制御信号TZをローレベル、他の各制御信号
TL，THをハイレベルに設定することにより、内部回路部
１の状態とは無関係に入出力端子I/Oをハイ・インピー
ダンス状態に設定することができる。なお、第１図，第
２図中、OEは入出力回路部制御回路部の出力イネーブル
信号、OUTは同回路部の出力である。
成図である。第１図において、１は内部回路部、２は入
出力回路部、３は入出力回路部制御回路部、４は制御信
号発生部である。この例では、制御信号発生部４に与え
られる入力信号G1,G2により、入出力回路部制御回路部
３に送られる制御信号TL，TH，TZが発生し、この３つの
制御信号により、入出力回路部制御回路部３が、入出力
回路部２を制御し、出力状態をハイレベル，ローレベ
ル，ハイ・インピーダンスのいずれかの状態に設定する
ものである。すなわち、入出力回路部制御回路部３は、
TL，TH，TZの制御信号により、内部回路部１と入出力回
路部２とを分離すると共に、入出力回路部２の出力状態
を制御する機能を有するものである。第２図は、前述の
第１図のうち、入出力回路部２および入出力回路部制御
回路部３の具体的回路構成を示すものであり、第２図に
おいて５はNANDゲート、６はインバータ、７は入力回
路、８は出力回路である。すなわち、この構成で、入出
力回路部制御回路部３は入出力回路部２の前段に配置さ
れ、TL，TH，TZの各制御信号によって、その出力状態を
切替えられるようにしたものである。この回路構成で
は、通常の動作時には、TL，TH，TZの各制御信号をすべ
てハイレベルにしておけば、内部回路部１からの出力信
号SOUT、同出力イネーブル信号SOEにより入出力回路部
２の出力状態が決定され所望の動作をなす。一方、制御
信号TLをローレベル、制御信号THをハイレベルに設定す
ることにより、内部回路部１からの出力信号SOUTおよび
同出力イネーブル信号SOEとは無関係に端子I/Oはローレ
ベルに設定される。同様に、制御信号TLをハイレベル、
制御信号THをローレベルに設定すると内部回路部１の状
態とは無関係に入出力端子I/Oはハイレベルに設定され
る。また、制御信号TZをローレベル、他の各制御信号
TL，THをハイレベルに設定することにより、内部回路部
１の状態とは無関係に入出力端子I/Oをハイ・インピー
ダンス状態に設定することができる。なお、第１図，第
２図中、OEは入出力回路部制御回路部の出力イネーブル
信号、OUTは同回路部の出力である。
発明の効果 以上のように本発明によれば、集積回路の入出力回路部
の前段に入出力回路部制御回路部を付加することによ
り、外部からの制御信号によって、入出力回路部の状態
をハイレベル，ローレベル，ハイ・インピーダンスのい
ずれかの所望する状態に簡単に設定することができ、出
力電流やハイ・インピーダンス時のリーク電流の検査を
短時間に行なうことができ、集積回路の検査効率の向
上，検査コストの低減等の効果が得られる。
の前段に入出力回路部制御回路部を付加することによ
り、外部からの制御信号によって、入出力回路部の状態
をハイレベル，ローレベル，ハイ・インピーダンスのい
ずれかの所望する状態に簡単に設定することができ、出
力電流やハイ・インピーダンス時のリーク電流の検査を
短時間に行なうことができ、集積回路の検査効率の向
上，検査コストの低減等の効果が得られる。
第１図は本発明の実施例による集積回路のブロック構成
図、第２図は本発明の入出力回路部制御回路部の具体的
回路図、第３図は従来の集積回路のブロック構成図であ
る。 １……内部回路部、２……入出力回路部、３……入出力
回路部制御回路部、４……制御信号発生部、５……NAND
ゲート、６……インバータ、７……入力回路、８……出
力回路、I1〜In……入力信号端子、G1,G2……制御信号
入力端子、TL，TH，TZ……制御信号線、I/O……入出力
端子、SOUT……内部回路部の出力、SOE……内部回路部
の出力イネーブル信号、IN……入出力回路部からの入
力、OUT……入出力回路部制御回路部の出力、OE……入
出力回路部制御回路部の出力イネーブル信号。
図、第２図は本発明の入出力回路部制御回路部の具体的
回路図、第３図は従来の集積回路のブロック構成図であ
る。 １……内部回路部、２……入出力回路部、３……入出力
回路部制御回路部、４……制御信号発生部、５……NAND
ゲート、６……インバータ、７……入力回路、８……出
力回路、I1〜In……入力信号端子、G1,G2……制御信号
入力端子、TL，TH，TZ……制御信号線、I/O……入出力
端子、SOUT……内部回路部の出力、SOE……内部回路部
の出力イネーブル信号、IN……入出力回路部からの入
力、OUT……入出力回路部制御回路部の出力、OE……入
出力回路部制御回路部の出力イネーブル信号。
Claims (1)
- 【請求項１】入力信号を受けて、入出力回路部を、通常
動作、ハイレベル、ローレベル、またはハイインピーダ
ンスのいずれか１つの状態に設定する入出力回路部制御
回路部を、内部回路と前記入出力回路部の間に備えた集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105179A JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105179A JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264273A JPS61264273A (ja) | 1986-11-22 |
| JPH0679056B2 true JPH0679056B2 (ja) | 1994-10-05 |
Family
ID=14400450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105179A Expired - Lifetime JPH0679056B2 (ja) | 1985-05-17 | 1985-05-17 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0679056B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100437A (ja) * | 1981-12-10 | 1983-06-15 | Oki Electric Ind Co Ltd | Ｌｓｉのチエツク方法 |
-
1985
- 1985-05-17 JP JP60105179A patent/JPH0679056B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61264273A (ja) | 1986-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0679056B2 (ja) | 集積回路 | |
| JPH06138189A (ja) | 半導体装置 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JP2637734B2 (ja) | 出力回路 | |
| JP3102216B2 (ja) | 集積回路設計方法 | |
| JPH02131618A (ja) | 出力バッファ回路 | |
| JPH04254777A (ja) | 半導体集積回路 | |
| JPH04103143A (ja) | 半導体集積回路 | |
| JPS63173361A (ja) | 集積回路 | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPS5828925B2 (ja) | 自動利得切換増巾器 | |
| JPS61317U (ja) | 信号切換回路 | |
| JPS6214521A (ja) | 論理回路 | |
| JPH02190024A (ja) | 同時変化制御回路 | |
| JPS60145725A (ja) | 論理回路の内部バス駆動回路 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPH03274759A (ja) | 半導体集積回路 | |
| JPS60119151A (ja) | 伝送回路 | |
| JPS59108326U (ja) | 自動レンジ切換回路 | |
| JPS63292822A (ja) | 半導体集積回路 | |
| JPS62291579A (ja) | テスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |