JPH02190024A - 同時変化制御回路 - Google Patents

同時変化制御回路

Info

Publication number
JPH02190024A
JPH02190024A JP1010559A JP1055989A JPH02190024A JP H02190024 A JPH02190024 A JP H02190024A JP 1010559 A JP1010559 A JP 1010559A JP 1055989 A JP1055989 A JP 1055989A JP H02190024 A JPH02190024 A JP H02190024A
Authority
JP
Japan
Prior art keywords
signal
signals
output
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1010559A
Other languages
English (en)
Inventor
Hirobumi Takigami
博文 瀧上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1010559A priority Critical patent/JPH02190024A/ja
Publication of JPH02190024A publication Critical patent/JPH02190024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同一の信号を複数の出力端子から出力する論理
回路にnoする。
〔従来の技術〕
従来、この秤の論理回路は、各信号をそれぞれ1個の出
力端子から出力するものよりも大きな駆動能力を得られ
るが、出力する各信号が同時に変化するので、変化の際
の消費電流も多かった。消費IFILが多くても電源端
子および接地端子による電圧降下が無視できるようにす
るために、この種の論理回路は電源端子および接地端子
もそれぞれ複数個備えていた。
(発明が解決しようとする課題) 上述した従来の論理回路は、すべての電源端子が電源に
接続され、またすべての接地端子が接地されているとき
は問題ないが、一部の電源端子のみが電源に接続され、
また一部の接地端子のみが接地されているときは、′r
t源端子および接地端子による電圧降下が無視できなく
なるので、動作が不安定になるという欠点がある。
〔課題を解決するための手段〕
本発明の同時変化制御回路は、 同−の駆動用信号を複数の出力端子から出力する同時変
化制御回路であって、 第1、第2の入力信号を入力し、第1の人力信号が指示
する指示内容によって、予め定められた論理レベルの第
1の信号を切@信号として出力するか、または第2の入
力信号を切換信号として出力する1個以上の切換回路と
、 切換信号が指示する指示内容によって、第3の入力信号
を前記駆動用信号として出力するか、または予め定めら
れた論理レベルの第2の18号を駆動用信号として出力
するかをそれぞれ判断して出力する2個以上のゲート回
路とを有する。
〔作用〕
各ゲート回路が、第3の入力信号を駆動用信号として出
力するか、または予め定められた論理レベルの第2の信
号を駆動用信号として出力するかを指示する指示に内容
によって、各グー1〜回路は、複数の信号を同時に変化
させるか、または同時に変化させず、1個ずつ変化させ
るかを判断する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の同時変化制御回路の一実施例を示すブ
ロック図である。
本実施例の同時変化制御回路1【31、切換回路2゜3
とグー]へ回路4,5.6とから構成され、外部回路(
不図示)からそれぞれ与λノうれろ、第1の入力信号a
、第2の入力信号す、c、第3の入力信号fを人力し、
入力した入力信号a、b、c。
fが指示する指示内容によって、駆動用信号である出力
信号り、h、iど出力仁i号、r、にとをそれぞれ出力
する論理回路である。
本実施例では、1つの時点におt」るそれぞれの信号の
論理レベルは、アクティブまたはインアクティブのいず
れか一方とする。
切換回路2は、インアクティブの入力部’r4 aを入
力しているときは、人力信号すを出力信シラjとして、
インアクティブの第1の信号を切換信号dとしてそれぞ
れ出力し、アクアイブの人力信号aを入力しているとき
は、入力信号すを切(堕信弓dとして、インアクティブ
の第1の信号を出力信号jとしてそれぞれ出力する。切
換回路3は、インアクティブの入力信号aを入力してい
るときは、入力信号Cを出力信号にとして、イン7クテ
イプの第1の信号を切換信@eとしてそれぞれ出力し、
アクティブの入力信号aを入力しているときは、入力信
号Cを切換信号eとして、インアクティブの第1の信号
を出力信号にとしてそれぞれ出力する。ゲート回路4は
、アクティブの切換信号dとインアクティブの切換信号
Cとを入力しているときは、インアクティブの第2の信
号を出力信号qとして出力し、それぞれインアクアイブ
の切換信号d、eを入力しているときと、インアクティ
ブの切換信号dとアクティブの切換信号Cとを入力して
いるときと、それぞれアクティブの切換信号d、eを入
力しているときは、入力4H号fを出力信jlとして出
力する。ゲート回路5は、それぞれインアクティブの切
換信号d、cを入力しているときと、インアクティブの
切換信号dとアクデイプの切換信号Cとを入力している
ときは、入力信号fを出力(rj号りとして出力し、j
′りjイfの切換信号dとインアクティブの切換信号e
とを入力しているときと、それぞれアクティブの入力部
j4d、eを入力しているときは、インアクティブの第
2の信号を出力信号りとして出力する。グー[・回路6
は、それぞれインアクティブの切If!仁号d、eを人
力しているときは、入力信号「を出力信号iどして出力
し、インアクティブの切換信号dとアクティブの切換信
号eとを人力しているときと、それぞれアクティブの切
換信号d、eを入力しているときと、アクティブの切換
信号dとインアクティブの切換信号Cとを入力している
ときは、インアクティブの第2の信号を出力信号iしと
して出力する。
次に、本実施例の使用法を説明する、。
通常の使用時など、電源端子および接地端子による電圧
降下が無視できるときは、入力信号aをインアクティブ
にしておくと、出力信号Q、 h。
iがいずれも人力信号fとなる。出力信号j、には、そ
れぞれ入力信号す、cどなるので、切換回路2.3は、
それぞれ入力信号す、cを入力して出力信号j、kを出
力するバッファとして使用できる。
テスタによる論理回路単体のテスト時など、電源端子お
よび接地端子による電圧降下が無視できないときはまず
力信号a、b、c、fをそれぞれインアクティブにする
と、出力信号g、h、i。
j、kがいずれもインアクティブになる。次に、入力信
号aをアクティブにする。この段階では出力信号g、h
、i、j、にはいずれもインアクティブのまま変化しな
いが、特に出力信号j、には入力信号aがアクティブで
ある限り、インアクティブのまま変化しないので、以降
説明を省略する。
次に、入力信号す、cをアクティブにすると、切換信号
d、eがそれぞれアクティブとなるので、この状態で入
力信号fをアクデイプにすると、出力信号qのみがアク
ティブ、出力信号j、iはインアクティブのままとなる
。すなわち、1@の出力信号qがインアクティブからア
クティブへ変化する。次に、入力信号すをインアクティ
ブにると、切換信号d、eがそれぞれインアクティブ、
アクティブとなるので、出力信j1.hがアクティブ、
出力信号iはインアクティブのままとなる。
すなわち、1個の出力信号りがインアクティブからアク
ティブへと変化する。さらに、入力信号Cをインアクテ
ィブにすると、切換信号d、eがそれぞれインアクティ
ブとなるので、出力信号q。
h、iがすべてアクティブとなる。すなわち、1個の出
力信号iがインアクティブからアクティブへと変化する
すべてアクティブとなっている出力信号g、h。
iを1個ずつインアクティブとするためには、入力信号
a、b、c、fをそれぞれ上述した順序と逆にすればよ
い。
以上、3個の出力信号g、h、iを駆動用信号とする実
施例について説明したが、切換回路2゜3とゲート回路
4.5.6とをそれぞれ増減すれば、駆動用信号の数も
増減できることは明らかである。
(発明の効果〕 以上説明したように本発明は、複数の信号を同時に変化
させるか、または同時に変化させず、1個ずつ変化させ
るかをそれぞれ判断して出力することにより、電iI!
端子および接地端子が無視できるときは、複数の信号を
同時に変化させて大きな駆動能力を得ることができ、電
圧降下が無視できないときは、1個ずつ変化させて安定
に動作させることができる効果がある。
【図面の簡単な説明】
第1図は本発明の同時変化制御回路の一実施例を示すブ
ロック図である。 1・・・同時変化制御回路、 2.3・・・切換回路、 4.5.6・・・ゲート回路。 特許出願人  日本電気株式会ネト 代 理 人  弁理上 内 原  音

Claims (1)

  1. 【特許請求の範囲】 1、同一の駆動用信号を複数の出力端子から出力する同
    時変化制御回路であって、 第1、第2の入力信号を入力し、第1の入力信号が指示
    する指示内容によって、予め定められた論理レベルの第
    1の信号を切換信号として出力するか、または第2の入
    力信号を切換信号として出力する1個以上の切換回路と
    、 切換信号が指示する指示内容によつて、第3の入力信号
    を前記駆動用信号として出力するか、または予め定めら
    れた論理レベルの第2の信号を駆動用信号として出力す
    るかをそれぞれ判断して出力する2個以上のゲート回路
    とを有する同時変化制御回路。
JP1010559A 1989-01-18 1989-01-18 同時変化制御回路 Pending JPH02190024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1010559A JPH02190024A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1010559A JPH02190024A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Publications (1)

Publication Number Publication Date
JPH02190024A true JPH02190024A (ja) 1990-07-26

Family

ID=11753608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010559A Pending JPH02190024A (ja) 1989-01-18 1989-01-18 同時変化制御回路

Country Status (1)

Country Link
JP (1) JPH02190024A (ja)

Similar Documents

Publication Publication Date Title
US4912339A (en) Pass gate multiplexer
US5184129A (en) Switchable DAC with current surge protection
US5170073A (en) Ultra-low noise port output driver circuit
US5497107A (en) Multiple, selectable PLAS having shared inputs and outputs
JP3661979B2 (ja) 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置
EP0334545A2 (en) Single-level multiplexer
EP0417902A1 (en) Switchable DAC with current surge protection
JPH02190024A (ja) 同時変化制御回路
US5425094A (en) Cross point switch with power failure mode
JPH05172907A (ja) 集積回路を試験するための回路装置
US20020075176A1 (en) Decoder for reducing test time for detecting defective switches in a digital-to-analog converter
JPH02190025A (ja) 同時変化制御回路
JP3156870B2 (ja) 半導体集積回路装置及びその電気的特性試験方法
JPS61212116A (ja) 半導体集積回路
JPH09101346A (ja) 半導体集積回路装置
JP3189808B2 (ja) 半導体集積回路
JPH04103143A (ja) 半導体集積回路
JP3076267B2 (ja) 半導体集積回路
JPH10215152A (ja) スイッチング用素子の駆動回路
JP2503379B2 (ja) テスト機能付集積回路
JP3438263B2 (ja) 入力セルおよび半導体集積回路の試験方法
JPH1183922A (ja) 減衰器テスト回路および減衰器テスト方法
JPH10232266A (ja) 半導体試験装置
JPH06140853A (ja) アナログ信号制御回路
JPH0495298A (ja) 半導体集積回路