JPS60145725A - 論理回路の内部バス駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は論理回路の内部バス駆動回路に関するものであ
る。

（従来技術） 従来、この種の内部バス駆動回路は、第１図に示すよう
に、内部バスｌへのデータの大出力時以外は、内部バス
駆動用３ステート・バッファ２゜３．４（以下内部バス
・バッファと略す）は７０−ティング状態となる。この
ため内部バスｌよりデータを取り込むゲート８．９はそ
の入力に入力エネイブル（ｅｎａｂｌｅ　）信号７を供
給され、内部バスｌが７０−ティング時にゲート８．９
の入力レベルが中間レベルとなることによシ生じる貫通
電流を防止する必要があシ、回路の素子数の増加する欠
点があった。尚ｇ１図で５８は内部バスバッファ制御回
路、５は内部バスバッファ選択信号。

６は内部バスバッファ出力エネイブル信号である。

（発明の目的） 本発明の目的は、内部バスのデータを取り込み、他の内
部バスバッファがオフとなったとき、そのデータを出力
し、内部バスｔ−７０−テイ／グ状態としないＣとによ
り上記欠点を解消した論理回路の内部バス駆動回路を提
供するものである。

（発明の構成） 本発明によるとバスを有する論理回路において、各論理
ブロック間の信号を伝達する内部バスと、該内部バスを
ドフイプする複数の内部バス駆動用バッファと、前記内
部バスの信号を前記内部バス駆動用バッファの１つに入
力する切換回路とを含み、該切換回路が接続されている
内部バス駆動用バク７ア以外のバッファがすべてオフと
なったとき、オフとなる前の内部バスの信号を同相で内
部バスへ出力することを特徴とする論理回路の内部バス
駆動回路ぴイ専１１６ （実施例） 以下この発明の実施例を図面を参照して説明する。第２
図はこの発明の一実施例のブロック構成図で、ｌは内部
バス、２．　３．　４．　１４は該内部バス１？駆動す
る複数の内部バスバッファ、１０は内部バスｌの信号を
前記内部パスバッファの１つ１４に入力する切換回路で
ある。

前記切換回路ｌＯが接続され九内部パスバッファ１４以
外のすべての内部パスバッファ２，３゜４がオフとなっ
たときには、切換回路１０が接続された内部パスバッフ
ァ１４により内部バスＩが駆動され、７０−ティング状
態にならず、内部バス１よタデータを取り込む組合せ論
理回路１３のゲー）９．１５は貫通電流を防止するため
の入力エネイブル信号を必要としない。

第３図は本発明の他の実施例の回路図を示すつこの例は
内部バス信号と外部からの入力信号２７の切換回路１０
を通過制御形トランジスタ２４゜２６とインバータ２５
により実現したものである。

面図で２０．２２はインバータ、２１．２３はＮＡＮＤ
回路、２８は入力信号バスデータ切換信号である。

（発明の効果） 本発明は、以上説明したように、回路の簡略化による素
子数の減少９貫通電流の防止により消費電力を減少する
効果がある。

【図面の簡単な説明】

第１図は従来の内部バス駆動回路のブロック構成図、第
２図は本発明の一実施例のブロック構成図、第３図は本
発明の他の実施例の回路図である。 ■・・・・・・内部パスライン、２．．３．　４・・・
・・・３ステート・バッファ、５ａ・・・・・・内部ハ
スバッファ制御回路、５・・・・・・内部バスバッファ
選択信号、６・・・・・・内部バスバッファ出力エネイ
プル信号、１０・・・・・・切換回路、７・・・・・・
ゲート入力エネイブル信号、１３・・・・・・組み合せ
論理回路、２７・・・・・・外部からの入力信号、２８
・・・・・・入力信号バスデータ切換信号、８、　２１
．　２３・・・・・・ＮＡＮＤゲート、９・・・・・・
ＮＯルゲート、１１．　１５，２０．　２２．　２５・
・・・・・インバータ、２４．２６・・・・・・通過制
御形トランジスタ。 ゛峯１回 ゛猶２回 茅３刊

Claims (1)

【特許請求の範囲】
1. バスを有する論理回路において、各論理ブロック間の信
   号を伝達する内部バスと、該内部バスを１つに入力する
   切換回路とを含み、該切換回路が接続されてｂる内部バ
   ス駆動用バッファ以外のバッファがすべてオフとなった
   とき、オフとなる前の内部バスの信号を同相で内部バス
   へ出力することを特徴とする論理回路の内部バス駆動回
   路。