JPS6126386A - デ−タ信号受信装置 - Google Patents
デ−タ信号受信装置Info
- Publication number
- JPS6126386A JPS6126386A JP14807984A JP14807984A JPS6126386A JP S6126386 A JPS6126386 A JP S6126386A JP 14807984 A JP14807984 A JP 14807984A JP 14807984 A JP14807984 A JP 14807984A JP S6126386 A JPS6126386 A JP S6126386A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- memory
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデータ信号送受信装置に関する。
従来例の構成とその問題点
データ信号送信の一例である文字放送は、天気予報、ニ
ュース、株式情報などの文字・図形で構成される画像情
報をディジタルデータ信号で伝送する放送である。この
文字放送は、テレビ信号の垂直帰線消去期間の第１０番
目の水平走査期間１０Ｈから２１Ｈ−５で、次のフィー
ルドでは、２了３Ｈから２８４Ｈ４でに重畳される。文
字信号は、第１図に示す１水平走査期間を単位とするデ
ータパケットで伝送される。
ュース、株式情報などの文字・図形で構成される画像情
報をディジタルデータ信号で伝送する放送である。この
文字放送は、テレビ信号の垂直帰線消去期間の第１０番
目の水平走査期間１０Ｈから２１Ｈ−５で、次のフィー
ルドでは、２了３Ｈから２８４Ｈ４でに重畳される。文
字信号は、第１図に示す１水平走査期間を単位とするデ
ータパケットで伝送される。
！ｒ １図において、１は水平同期信号、２はカラーバ
ースト、３は３７バイトで構成されるデータパケット、
データパケット３のうち、４は初めの３バイトで同期部
、５はパケ、／）データ３の残り３４バイトでデータ部
である。さらに、同期部４のうち、６は「１０１０１０
１０１０１０１０１０Ｊの２バイト長であり、クロノク
ランインと呼ばれ、ビノド同期用として、７は「１１１
ｏ○１０１」の１バイトで、フレーミングコードと呼ば
れ、バイト同期用としてそれぞれ使用される。このフレ
ーミングコード７は、データ単位の区切りを表わしてお
り、このフレーミングコードが検出された時点から１バ
イト、即ち、８ビット単位のデ゛−夕が始まることを示
している。
ースト、３は３７バイトで構成されるデータパケット、
データパケット３のうち、４は初めの３バイトで同期部
、５はパケ、／）データ３の残り３４バイトでデータ部
である。さらに、同期部４のうち、６は「１０１０１０
１０１０１０１０１０Ｊの２バイト長であり、クロノク
ランインと呼ばれ、ビノド同期用として、７は「１１１
ｏ○１０１」の１バイトで、フレーミングコードと呼ば
れ、バイト同期用としてそれぞれ使用される。このフレ
ーミングコード７は、データ単位の区切りを表わしてお
り、このフレーミングコードが検出された時点から１バ
イト、即ち、８ビット単位のデ゛−夕が始まることを示
している。
一般に、文字放送受信機には、マイクロプロセッサが使
用され、文字信号の読出しや画像処理が行われている。
用され、文字信号の読出しや画像処理が行われている。
しかし、文字信号は高速のビットレートで伝送されてく
るので、マイクロプロセッサで実時間内に文字信号を処
理することは困難である。従って、バッフ７メモリに一
度、文字信号を碧き込んで後、マイクロプロセッサがバ
ッファメモリに書込まれた文字信号を読出して、信号処
理を行っている。
るので、マイクロプロセッサで実時間内に文字信号を処
理することは困難である。従って、バッフ７メモリに一
度、文字信号を碧き込んで後、マイクロプロセッサがバ
ッファメモリに書込まれた文字信号を読出して、信号処
理を行っている。
従来の文字放送受信回路の一例を第２図に示す。
８は文字信号入力端子、９は直並列変換回路、１゜はク
ロック信号入力端子、１１はデータラッチ駆動回路、１
２はアドレス発生回路、１３はデータラッチ回路、１４
はフレーミングコード検出回路、１５はアドレス切替回
路、１６はバッファメモリ、１７は文字信号ゲート信号
入力端子、１８は水平同期信号入力端子である。
ロック信号入力端子、１１はデータラッチ駆動回路、１
２はアドレス発生回路、１３はデータラッチ回路、１４
はフレーミングコード検出回路、１５はアドレス切替回
路、１６はバッファメモリ、１７は文字信号ゲート信号
入力端子、１８は水平同期信号入力端子である。
以下、第３図のタイミング図を参照しながら、上記回路
の動作説明を行う。第３図において、（イ）は垂直帰線
消去期間中の文字信号を示しており、今の場合、１０Ｈ
と２１Ｈ（次のフィールドでは２７３Ｈと２８４Ｈ）に
文字信号が重畳されている。（ロ）は文字信号ゲート信
号を表わしており、垂直帰線消去期間の１０Ｈから２１
Ｈ（２７３Ｈから２８４Ｈ）の１２Ｈ分、ゲート信号が
発生している。この期間中はデータラッチ駆動回路１１
とアドレス発生回路１２は動作可能で、アドレス切替回
路１５ば、アドレス発生回路１２の出力をバッファメモ
リ１６のアドレスに接続している。
の動作説明を行う。第３図において、（イ）は垂直帰線
消去期間中の文字信号を示しており、今の場合、１０Ｈ
と２１Ｈ（次のフィールドでは２７３Ｈと２８４Ｈ）に
文字信号が重畳されている。（ロ）は文字信号ゲート信
号を表わしており、垂直帰線消去期間の１０Ｈから２１
Ｈ（２７３Ｈから２８４Ｈ）の１２Ｈ分、ゲート信号が
発生している。この期間中はデータラッチ駆動回路１１
とアドレス発生回路１２は動作可能で、アドレス切替回
路１５ば、アドレス発生回路１２の出力をバッファメモ
リ１６のアドレスに接続している。
まず、文字信号か、入力端子８を介して直並列変換回路
９に加えられ、並列データとして出力される。ここで、
入力端子１０から供給されるクロック信号は前記文字信
号のクロノクランインに同期しており、このクロック信
号によって、前記直並列変換回路９は駆動される。次に
、この直並列変換回路９の出力が７レーミングコードと
一致すれば、フレーミングコード検出回路１４は、第３
図（ハ）に示すようなフレーミングコード検出信号をデ
ータラッテ駆動回路１１とアドレス発生回路１２に出力
する。このフレーミングコード検出信号（ハ）と前記ク
ロック信号により、前記データランチ駆動回路１１はデ
ータラッチ回路１３を駆動し、このデータラッチ回路１
３出力はバッフ７メモリ１６のデータ入力端に供給され
る。アドレス発生回路１２は、前記フレーミングコード
検出信号０→が入力されて動作可能となり、前記クロッ
ク信号を計数して前記バッフ７メモリ１６のアドレスを
発生している。
９に加えられ、並列データとして出力される。ここで、
入力端子１０から供給されるクロック信号は前記文字信
号のクロノクランインに同期しており、このクロック信
号によって、前記直並列変換回路９は駆動される。次に
、この直並列変換回路９の出力が７レーミングコードと
一致すれば、フレーミングコード検出回路１４は、第３
図（ハ）に示すようなフレーミングコード検出信号をデ
ータラッテ駆動回路１１とアドレス発生回路１２に出力
する。このフレーミングコード検出信号（ハ）と前記ク
ロック信号により、前記データランチ駆動回路１１はデ
ータラッチ回路１３を駆動し、このデータラッチ回路１
３出力はバッフ７メモリ１６のデータ入力端に供給され
る。アドレス発生回路１２は、前記フレーミングコード
検出信号０→が入力されて動作可能となり、前記クロッ
ク信号を計数して前記バッフ７メモリ１６のアドレスを
発生している。
このようにして、１０Ｈに重畳された文字信号の前記バ
ッファメモリ１６への書込みが終わり、水平同期信号入
力端子１８から第３図に）に示すような水平同期信号が
供給され、前記データラッチ駆動回路１１と前記アドレ
ス発生回路１２はその動作を停止する。そして、２１Ｈ
に重畳された文字信号が到来する寸で、前記データラッ
チ駆動回路１１は前記データラッチ回路１３を駆動しな
い。
ッファメモリ１６への書込みが終わり、水平同期信号入
力端子１８から第３図に）に示すような水平同期信号が
供給され、前記データラッチ駆動回路１１と前記アドレ
ス発生回路１２はその動作を停止する。そして、２１Ｈ
に重畳された文字信号が到来する寸で、前記データラッ
チ駆動回路１１は前記データラッチ回路１３を駆動しな
い。
また、前記アドレス発生回路もアドレスを発生しない。
２１Ｈに重畳された文字信号の前記バッファメモリ１６
への書き込みは、前述した１ｏＨにおける動作と同様で
あるので、省略する。
への書き込みは、前述した１ｏＨにおける動作と同様で
あるので、省略する。
以上、従来の文字放送受信回路の動作説明を行ってきた
が、この回路においては、文字信号の重畳位置とバッフ
ァメモリのアドレスとが対応しておらず、文字信号のフ
レーミングコードを検出した場合、逐次、バッファメモ
リに書込んでいる。
が、この回路においては、文字信号の重畳位置とバッフ
ァメモリのアドレスとが対応しておらず、文字信号のフ
レーミングコードを検出した場合、逐次、バッファメモ
リに書込んでいる。
従って、雑音などによりフレーミングコード検出が誤っ
た場合などには、バッフ７メモリのある領域から今まで
書込丑れていた番組データと異ったデータが逐次、書込
まれていく可能性がある。また、放送局が文字放送番組
送出中に文字信号の重畳数を変化させた場合にも、同様
のことが生じる。
た場合などには、バッフ７メモリのある領域から今まで
書込丑れていた番組データと異ったデータが逐次、書込
まれていく可能性がある。また、放送局が文字放送番組
送出中に文字信号の重畳数を変化させた場合にも、同様
のことが生じる。
このため、文字信号データを正しく処理することが不可
能になり、さらに、受信番組デー、夕をパケ？トメモリ
に蓄積し制御するファイル管理も困難になるので、文字
放送番組を安定に表示することができなくなるという問
題が生じる。
能になり、さらに、受信番組デー、夕をパケ？トメモリ
に蓄積し制御するファイル管理も困難になるので、文字
放送番組を安定に表示することができなくなるという問
題が生じる。
発明の目的
本発明は上記のような問題を解決するためになされたも
ので、雑音などによってフレーミングコード検出を誤っ
た場合でも、他の水平走査期間に重畳されるデータ信号
の書込みに影響を与えず、データ信号の表示を安定にす
るものである。
ので、雑音などによってフレーミングコード検出を誤っ
た場合でも、他の水平走査期間に重畳されるデータ信号
の書込みに影響を与えず、データ信号の表示を安定にす
るものである。
発明の構成
本発明は、バッファメモリのアドレスとテレビ信号の垂
直帰線消去期間中の特定水平走査期間とを対応させ、デ
ータ信号が重畳されていない水平走査期間においては、
その水平走査期間に対応する前記バッフ７メモリのアド
レスに対して特定のコードを書込むことによシ、従来例
における問題を解消している。
直帰線消去期間中の特定水平走査期間とを対応させ、デ
ータ信号が重畳されていない水平走査期間においては、
その水平走査期間に対応する前記バッフ７メモリのアド
レスに対して特定のコードを書込むことによシ、従来例
における問題を解消している。
実施例の説明
第４図は、本発明のデータ信号送受信装置の一実施例を
構成する文字放送受信回路を示している。
構成する文字放送受信回路を示している。
なお、第１図と共通する要素には同一番号を付している
。
。
第４図において、１９は下位のアドレス発生回路、２ｏ
は上位のアドレス発生回路、２１はプルアンプ抵抗であ
る。他は第２図と同様であるので省略する。
は上位のアドレス発生回路、２１はプルアンプ抵抗であ
る。他は第２図と同様であるので省略する。
以下、第３図のタイミングチャートは従来例と同様なの
で第３図を参照しながら、本発明の詳細な説明する。ま
ず、ゲート信号（ロ）が発生している期間においては、
第２図の回路例と同様に、データラッチ駆動回路１１と
上位のアドレス発生回路２０と下位のアドレス発生回路
１９は、動作可能で、アドレス切替回路１５は、前記上
位のアドレス発生回路２０の出力と前記下位のアドレス
発生回路の出力をバッフ７メモリ１６のアドレスに接続
している。この実施例では、上位のアドレス回路２ｏは
水平同期信号入力端子１８から供給される水平同期信号
を計数し、下位のアドレス回路１９ば、水平同期信号で
リセットされ、クロック信号入力端子１０から供給され
るクロック信号を計数する。例えば、第３図（イ）に示
す１０Ｈのように、文字信号（イ）が重畳されていれば
、フレーミングコード検出回路１４からフレーミングコ
ード検出信号（ハ）が生じ、このフレーミングコード検
出信号（ハ）と前記クロック信号により、データラッチ
駆動回路１１はデータラッチ回路１３を駆動し、文字信
号は前記バッフ７メモリ１６へ書込まれる〇そして、水
平同期信号に）によって、前記データラッチ駆動回路１
１は停止する。
で第３図を参照しながら、本発明の詳細な説明する。ま
ず、ゲート信号（ロ）が発生している期間においては、
第２図の回路例と同様に、データラッチ駆動回路１１と
上位のアドレス発生回路２０と下位のアドレス発生回路
１９は、動作可能で、アドレス切替回路１５は、前記上
位のアドレス発生回路２０の出力と前記下位のアドレス
発生回路の出力をバッフ７メモリ１６のアドレスに接続
している。この実施例では、上位のアドレス回路２ｏは
水平同期信号入力端子１８から供給される水平同期信号
を計数し、下位のアドレス回路１９ば、水平同期信号で
リセットされ、クロック信号入力端子１０から供給され
るクロック信号を計数する。例えば、第３図（イ）に示
す１０Ｈのように、文字信号（イ）が重畳されていれば
、フレーミングコード検出回路１４からフレーミングコ
ード検出信号（ハ）が生じ、このフレーミングコード検
出信号（ハ）と前記クロック信号により、データラッチ
駆動回路１１はデータラッチ回路１３を駆動し、文字信
号は前記バッフ７メモリ１６へ書込まれる〇そして、水
平同期信号に）によって、前記データラッチ駆動回路１
１は停止する。
次に、第３図（１）の１１Ｈのように、文字信号（イ）
が重畳されていない場合には、前記フレーミングコード
検出信号は出力されず、前記データラッチ駆動回路１１
は前記データラッチ回路１３を、駆動しない。そのため
、このデータランチ回路１３の出力はハイインピーダン
ス状態となり、プルアップ抵抗２１により、前記バッフ
ァメモリ１６のデータ入力は、すべてハイレベルになり
、”ＦＦ″″なるコードがこのバッファメモリ１６に書
込まれることになる。
が重畳されていない場合には、前記フレーミングコード
検出信号は出力されず、前記データラッチ駆動回路１１
は前記データラッチ回路１３を、駆動しない。そのため
、このデータランチ回路１３の出力はハイインピーダン
ス状態となり、プルアップ抵抗２１により、前記バッフ
ァメモリ１６のデータ入力は、すべてハイレベルになり
、”ＦＦ″″なるコードがこのバッファメモリ１６に書
込まれることになる。
なお、上記実施例においては、テレビ信号に文字信号を
重畳させる文字放送の場合について述べたが、本発明は
文字信号に限らず他のデータ信号であってもよい。
重畳させる文字放送の場合について述べたが、本発明は
文字信号に限らず他のデータ信号であってもよい。
発明の効果
本発明は、垂直帰線消去期間のデータ信号重畳期間の水
平走査期間をバッファメモリの上位のアドレスと対応さ
せ、データ信号が重畳されていない水平走査期間には、
特定のコード、例えば、” Ｆ Ｆ” なるコードをバ
ッフ７メモリに書込むようにしている。従って、”ＦＦ
”′なるデータをバッファメモリから読出した場合、次
のデータ信号が書込丑れているアドレスまでデータを読
出す必要はなく、データ信号のデータ処理を能率良く行
うことができる。さらに雑音などにより、フレーミング
コード検出に誤動作を生じた場合、寸だ、データ信号の
重畳数が変化した場合でも他の水平走査期間に重畳され
る文字信号のバッファメモリへの書込みに影響を乃える
ことがないので、ファイル管理が容易になり、安定な文
字放送番組を表示することができる。
平走査期間をバッファメモリの上位のアドレスと対応さ
せ、データ信号が重畳されていない水平走査期間には、
特定のコード、例えば、” Ｆ Ｆ” なるコードをバ
ッフ７メモリに書込むようにしている。従って、”ＦＦ
”′なるデータをバッファメモリから読出した場合、次
のデータ信号が書込丑れているアドレスまでデータを読
出す必要はなく、データ信号のデータ処理を能率良く行
うことができる。さらに雑音などにより、フレーミング
コード検出に誤動作を生じた場合、寸だ、データ信号の
重畳数が変化した場合でも他の水平走査期間に重畳され
る文字信号のバッファメモリへの書込みに影響を乃える
ことがないので、ファイル管理が容易になり、安定な文
字放送番組を表示することができる。
第１図は文字信号の伝送形式を表す図、第２図は従来の
文字放送受信回路を説明する回路図、第３図は動作説明
用タイミングチャート、第４図は本発明の一実施例であ
る文字放送受信装置のブロック構成図である。 ８・・・・・・文字信号入力端子、９・・・・・・直並
列変換回路、１０・・・・・・クロック信号入力端子、
１１・・・・・・データラッチ、駆動回路、１３・・・
・・・データラッチ回路、１４・・・・・・フレーミン
グコード検出回路、１５・・・・・・アドレス切替回路
、１６・・・・・バッファメモリ回路、１７・・・・・
ゲート信号入力端子、１８・・・・・水平同期信号入力
端子、１９・・・・・・下位のアドレス発生回路、２０
・・・・上位のアドレス発生回路、２１・・・・・・プ
ルアップ抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
文字放送受信回路を説明する回路図、第３図は動作説明
用タイミングチャート、第４図は本発明の一実施例であ
る文字放送受信装置のブロック構成図である。 ８・・・・・・文字信号入力端子、９・・・・・・直並
列変換回路、１０・・・・・・クロック信号入力端子、
１１・・・・・・データラッチ、駆動回路、１３・・・
・・・データラッチ回路、１４・・・・・・フレーミン
グコード検出回路、１５・・・・・・アドレス切替回路
、１６・・・・・バッファメモリ回路、１７・・・・・
ゲート信号入力端子、１８・・・・・水平同期信号入力
端子、１９・・・・・・下位のアドレス発生回路、２０
・・・・上位のアドレス発生回路、２１・・・・・・プ
ルアップ抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
Claims (1)
- テレビ信号の垂直帰線消去期間の水平走査期間に重畳さ
れるデータ信号が書き込まれるバッファメモリと、前記
データ信号が入力され並列データに変換して出力する直
並列変換回路と、前記直並列変換回路の出力からフレー
ミングコードを検出するフレーミングコード検出回路と
、前記コード信号に同期したクロック信号を計数する下
位のアドレス発生回路と、前記水平走査期間を計数する
上位のアドレス発生回路と、前記下位のアドレス発生回
路の出力と前記上位のアドレス発生回路出力より設定さ
れるアドレスに対して、前記フレーミングコードが検出
されると、前記直並列変換回路出力を前記バッファメモ
リへ書込み、前記フレーミングコードが検出されなけれ
ば、特定のコードを前記バッファメモリへ書込む手段と
を具備することを特徴とするデータ信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148079A JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148079A JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126386A true JPS6126386A (ja) | 1986-02-05 |
| JPH0620297B2 JPH0620297B2 (ja) | 1994-03-16 |
Family
ID=15444751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59148079A Expired - Lifetime JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620297B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193277A (ja) * | 1987-10-05 | 1989-04-12 | Nippon Hoso Kyokai <Nhk> | データ配列変換回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157277A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 文字放送受信機 |
| JPS5958988A (ja) * | 1982-09-29 | 1984-04-04 | Hitachi Ltd | 文字放送受信機 |
-
1984
- 1984-07-16 JP JP59148079A patent/JPH0620297B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157277A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 文字放送受信機 |
| JPS5958988A (ja) * | 1982-09-29 | 1984-04-04 | Hitachi Ltd | 文字放送受信機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193277A (ja) * | 1987-10-05 | 1989-04-12 | Nippon Hoso Kyokai <Nhk> | データ配列変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620297B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134686A (ja) | 復号器 | |
| JPS60134685A (ja) | 復号器 | |
| JPS6441590A (en) | Television transmission system | |
| JPS6120194B2 (ja) | ||
| EP0154301A2 (en) | Display unit | |
| JPS60219883A (ja) | ケーブルテレビジヨン回路網 | |
| JPS6126386A (ja) | デ−タ信号受信装置 | |
| JPS6248955B2 (ja) | ||
| JPH0332182A (ja) | テレテキスト・デコーダ | |
| JP3162452B2 (ja) | 番組追随情報によりチャンネル制御されるテレビジョン受信機および画像記録装置 | |
| JPS6126387A (ja) | デ−タ信号受信装置 | |
| JPS59224989A (ja) | 文字放送受信機 | |
| JPS6117433B2 (ja) | ||
| JPS5958988A (ja) | 文字放送受信機 | |
| JP3106091B2 (ja) | デジタル画像情報多重化伝送方法、送信装置および受信装置 | |
| JP2502528B2 (ja) | 文字多重放送受信機 | |
| KR870000675Y1 (ko) | 텔레비젼의 데이터 삽입회로 | |
| JPH0424698Y2 (ja) | ||
| JPH0427758B2 (ja) | ||
| JPS62253280A (ja) | 文字信号受信装置 | |
| SU1418806A1 (ru) | Устройство дл отображени информации на телевизионном индикаторе | |
| KR910002605B1 (ko) | 문자 다중방송 디스플레이 기능을 이용한 온스크린 디스플레이 방식 및 그 장치 | |
| SU1314461A1 (ru) | Устройство дл преобразовани телеграфного кода в видеокод | |
| JP2555581B2 (ja) | 文字放送受信機 | |
| WO2002035837A2 (en) | D1 embedded programming interface |