JPH0620297B2 - デ−タ信号受信装置 - Google Patents
デ−タ信号受信装置Info
- Publication number
- JPH0620297B2 JPH0620297B2 JP59148079A JP14807984A JPH0620297B2 JP H0620297 B2 JPH0620297 B2 JP H0620297B2 JP 59148079 A JP59148079 A JP 59148079A JP 14807984 A JP14807984 A JP 14807984A JP H0620297 B2 JPH0620297 B2 JP H0620297B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- buffer memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はデータ信号送受信装置に関する。
従来例の構成とその問題点 データ信号送信の一例である文字放送は、天気予報，ニ
ュース，株式情報などの文字・図形で構成される画像情
報をディジタルデータ信号で伝送する放送である。この
文字放送は、テレビ信号の垂直帰線消去期間の第１０番
目の水平走査期間１０Ｈから２１Ｈまで、次のフィール
ドでは、２７３Ｈから２８４Ｈまでに重畳される。文字
信号は、第１図に示す１水平走査期間を単位とするデー
タパケットで伝送される。
ュース，株式情報などの文字・図形で構成される画像情
報をディジタルデータ信号で伝送する放送である。この
文字放送は、テレビ信号の垂直帰線消去期間の第１０番
目の水平走査期間１０Ｈから２１Ｈまで、次のフィール
ドでは、２７３Ｈから２８４Ｈまでに重畳される。文字
信号は、第１図に示す１水平走査期間を単位とするデー
タパケットで伝送される。
第１図において、１は水平同期信号、２はカラーバース
ト、３は３７バイトで構成されるデータパケット、デー
タパケット３のうち、４は初めの３バイトで同期部、５
はパケットデータ３の残り３４バイトでデータ部であ
る。さらに、同期部４のうち、６は「１０１０１０１０
１０１０１０１０」の２バイト長であり、クロックラン
インと呼ばれ、ビット同期用として、７は「１１１００
１０１」の１バイトで、フレーミングコードと呼ばれ、
バイト同期用としてそれぞれ使用される。このフレーミ
ングコード７は、データ単位の区切りを表わしており、
このフレーミングコードが検出された時点から１バイ
ト、即ち、８ビット単位のデータが始まることを示して
いる。
ト、３は３７バイトで構成されるデータパケット、デー
タパケット３のうち、４は初めの３バイトで同期部、５
はパケットデータ３の残り３４バイトでデータ部であ
る。さらに、同期部４のうち、６は「１０１０１０１０
１０１０１０１０」の２バイト長であり、クロックラン
インと呼ばれ、ビット同期用として、７は「１１１００
１０１」の１バイトで、フレーミングコードと呼ばれ、
バイト同期用としてそれぞれ使用される。このフレーミ
ングコード７は、データ単位の区切りを表わしており、
このフレーミングコードが検出された時点から１バイ
ト、即ち、８ビット単位のデータが始まることを示して
いる。
一般に、文字放送受信機には、マイクロプロセッサが使
用され、文字信号の読出しや画像処理が行われている。
しかし、文字信号は高速のビットレートで伝送されてく
るので、マイクロプロセッサで実時間内に文字信号を処
理することは困難である。従って、バッファメモリに一
度、文字信号を書き込んで後、マイクロプロセッサがバ
ッファメモリに書込まれた文字信号を読出して、信号処
理を行っている。
用され、文字信号の読出しや画像処理が行われている。
しかし、文字信号は高速のビットレートで伝送されてく
るので、マイクロプロセッサで実時間内に文字信号を処
理することは困難である。従って、バッファメモリに一
度、文字信号を書き込んで後、マイクロプロセッサがバ
ッファメモリに書込まれた文字信号を読出して、信号処
理を行っている。
従来の文字放送受信回路の一例を第２図に示す。８は文
字信号入力端子、９は直並列変換回路、１０はクロック
信号入力端子、１１はデータラッチ駆動回路、１２はア
ドレス発生回路、１３はデータラッチ回路、１４はフレ
ーミングコード検出回路、１５はアドレス切替回路、１
６はバッファメモリ、１７は文字信号ゲート信号入力端
子、１８は水平同期信号入力端子である。
字信号入力端子、９は直並列変換回路、１０はクロック
信号入力端子、１１はデータラッチ駆動回路、１２はア
ドレス発生回路、１３はデータラッチ回路、１４はフレ
ーミングコード検出回路、１５はアドレス切替回路、１
６はバッファメモリ、１７は文字信号ゲート信号入力端
子、１８は水平同期信号入力端子である。
以下、第３図のタイミング図を参照しながら、上記回路
の動作説明を行う。第３図において、(イ)は垂直帰線消
去期間中の文字信号を示しており、今の場合、１０Ｈと
２１Ｈ（次のフィールドでは２７３Ｈと２８４Ｈ）に文
字信号が重畳されている。(ロ)は文字信号ゲート信号を
表わしており、垂直帰線消去期間の１０Ｈから２１Ｈ
（２７３Ｈから２８４Ｈ）の１２Ｈ分、ゲート信号が発
生している。この期間中はデータラッチ駆動回路１１と
アドレス発生回路１２は動作可能で、アドレス切替回路
１５は、アドレス発生回路１２の出力をバッファメモリ
１６のアドレスに接続している。
の動作説明を行う。第３図において、(イ)は垂直帰線消
去期間中の文字信号を示しており、今の場合、１０Ｈと
２１Ｈ（次のフィールドでは２７３Ｈと２８４Ｈ）に文
字信号が重畳されている。(ロ)は文字信号ゲート信号を
表わしており、垂直帰線消去期間の１０Ｈから２１Ｈ
（２７３Ｈから２８４Ｈ）の１２Ｈ分、ゲート信号が発
生している。この期間中はデータラッチ駆動回路１１と
アドレス発生回路１２は動作可能で、アドレス切替回路
１５は、アドレス発生回路１２の出力をバッファメモリ
１６のアドレスに接続している。
まず、文字信号が、入力端子８を介して直並列変換回路
９に加えられ、並列データとして出力される。ここで、
入力端子１０から供給されるクロック信号は前記文字信
号のクロックランインに同期しており、このクロック信
号によって、前記直並列変換回路９は駆動される。次
に、この直並列変換回路９の出力がフレーミングコード
と一致すれば、フレーミングコード検出回路１４は、第
３図(ハ)に示すようなフレーミングコード検出信号をデ
ータラッチ駆動回路１１とアドレス発生回路１２に出力
する。このフレーミングコード検出信号(ハ)と前記クロ
ック信号により、前記データラッチ駆動回路１１はデー
タラッチ回路１３を駆動し、このデータラッチ回路１３
出力はバッファメモリ１６のデータ入力端に供給され
る。アドレス発生回路１２は、前記フレーミングコード
検出信号(ハ)が入力されて動作可能となり、前記クロッ
ク信号を計数して前記バッファメモリ１６のアドレスを
発生している。
９に加えられ、並列データとして出力される。ここで、
入力端子１０から供給されるクロック信号は前記文字信
号のクロックランインに同期しており、このクロック信
号によって、前記直並列変換回路９は駆動される。次
に、この直並列変換回路９の出力がフレーミングコード
と一致すれば、フレーミングコード検出回路１４は、第
３図(ハ)に示すようなフレーミングコード検出信号をデ
ータラッチ駆動回路１１とアドレス発生回路１２に出力
する。このフレーミングコード検出信号(ハ)と前記クロ
ック信号により、前記データラッチ駆動回路１１はデー
タラッチ回路１３を駆動し、このデータラッチ回路１３
出力はバッファメモリ１６のデータ入力端に供給され
る。アドレス発生回路１２は、前記フレーミングコード
検出信号(ハ)が入力されて動作可能となり、前記クロッ
ク信号を計数して前記バッファメモリ１６のアドレスを
発生している。
このようにして、１０Ｈに重畳された文字信号の前記バ
ッファメモリ１６への書込みが終わり、水平同期信号入
力端子１８から第３図(ニ)に示すような水平同期信号が
供給され、前記データラッチ駆動回路１１と前記アドレ
ス発生回路１２はその動作を停止する。そして、２１Ｈ
に重畳された文字信号が到来するまで、前記データラッ
チ駆動回路１１は前記データラッチ回路１３を駆動しな
い。また、前記アドレス発生回路もアドレスを発生しな
い。２１Ｈに重畳された文字信号の前記バッファメモリ
１６への書き込みは、前述した１０Ｈにおける動作と同
様であるので、省略する。
ッファメモリ１６への書込みが終わり、水平同期信号入
力端子１８から第３図(ニ)に示すような水平同期信号が
供給され、前記データラッチ駆動回路１１と前記アドレ
ス発生回路１２はその動作を停止する。そして、２１Ｈ
に重畳された文字信号が到来するまで、前記データラッ
チ駆動回路１１は前記データラッチ回路１３を駆動しな
い。また、前記アドレス発生回路もアドレスを発生しな
い。２１Ｈに重畳された文字信号の前記バッファメモリ
１６への書き込みは、前述した１０Ｈにおける動作と同
様であるので、省略する。
以上、従来の文字放送受信回路の動作説明を行ってきた
が、この回路においては、文字信号の重畳位置とバッフ
ァメモリのアドレスとが対応しておらず、文字信号のフ
レーミングコードを検出した場合、逐次、バッファメモ
リに書込んでいる。従って、雑音などによりフレーミン
グコード検出が誤った場合などには、バッファメモリの
ある領域から今まで書込まれていた番組データと異った
データが逐次、書込まれていく可能性がある。また、放
送局が文字放送番組送出中に文字信号の重畳数を変化さ
せた場合にも、同様のことが生じる。このため、文字信
号データを正しく処理することが不可能になり、さら
に、受信番組データをパケットメモリに蓄積し制御する
ファイル管理も困難になるので、文字放送番組を安定に
表示することができなくなるという問題が生じる。
が、この回路においては、文字信号の重畳位置とバッフ
ァメモリのアドレスとが対応しておらず、文字信号のフ
レーミングコードを検出した場合、逐次、バッファメモ
リに書込んでいる。従って、雑音などによりフレーミン
グコード検出が誤った場合などには、バッファメモリの
ある領域から今まで書込まれていた番組データと異った
データが逐次、書込まれていく可能性がある。また、放
送局が文字放送番組送出中に文字信号の重畳数を変化さ
せた場合にも、同様のことが生じる。このため、文字信
号データを正しく処理することが不可能になり、さら
に、受信番組データをパケットメモリに蓄積し制御する
ファイル管理も困難になるので、文字放送番組を安定に
表示することができなくなるという問題が生じる。
発明の目的 本発明は上記のような問題を解決するためになされたも
ので、雑音などによってフレーミングコード検出を誤っ
た場合でも、他の水平走査期間に重畳されるデータ信号
の書込みに影響を与えず、データ信号の表示を安定にす
るものである。
ので、雑音などによってフレーミングコード検出を誤っ
た場合でも、他の水平走査期間に重畳されるデータ信号
の書込みに影響を与えず、データ信号の表示を安定にす
るものである。
発明の構成 本発明は、バッファメモリのアドレスとテレビ信号の垂
直帰線消去期間中の特定水平走査期間とを対応させ、デ
ータ信号が重畳されていない水平走査期間においては、
その水平走査期間に対応する前記バッファメモリのアド
レスに対して特定のコードを書込むことにより、従来例
における問題を解消している。
直帰線消去期間中の特定水平走査期間とを対応させ、デ
ータ信号が重畳されていない水平走査期間においては、
その水平走査期間に対応する前記バッファメモリのアド
レスに対して特定のコードを書込むことにより、従来例
における問題を解消している。
実施例の説明 第４図は、本発明のデータ信号送受信装置の一実施例を
構成する文字放送受信回路を示している。なお、第１図
と共通する要素には同一番号を付している。
構成する文字放送受信回路を示している。なお、第１図
と共通する要素には同一番号を付している。
第４図において、１９は下位のアドレス発生回路、２０
は上位のアドレス発生回路、２１はプルアップ抵抗であ
る。他は第２図と同様であるので省略する。
は上位のアドレス発生回路、２１はプルアップ抵抗であ
る。他は第２図と同様であるので省略する。
以下、第３図のタイミングチャートは従来例と同様なの
で第３図を参照しながら、本発明の実施例を説明する。
ゲート信号(ロ)が発生している期間においては、第２図
の回路例と同様に、データラッチ駆動回路１１と上位の
アドレス発生回路２０と下位のアドレス発生回路１９
は、動作可能で、アドレス切替回路１５は、前記上位の
アドレス発生回路２０の出力と前記下位のアドレス発生
回路１９の出力をバッファメモリ１６のアドレスに接続
している。この実施例では、上位のアドレス回路２０は
水平同期信号入力端子１８から供給される水平同期信号
を計数し、下位のアドレス回路１９は、水平同期信号で
リセットされ、クロック信号入力端子１０から供給され
るクロック信号を計数する。例えば、第３図(イ)に示す
１０Ｈのように、文字信号(イ)が重畳されていれば、フ
レーミングコード検出回路１４からフレーミングコード
検出信号(ハ)が生じ、このフレーミングコード検出信号
(ハ)と前記クロック信号により、データラッチ駆動回路
１１はデータラッチ回路１３を駆動し、文字信号は前記
バッファメモリ１６へ書込まれる。そして、水平同期信
号(ニ)によって、前記データラッチ駆動回路１１は停止
する。
で第３図を参照しながら、本発明の実施例を説明する。
ゲート信号(ロ)が発生している期間においては、第２図
の回路例と同様に、データラッチ駆動回路１１と上位の
アドレス発生回路２０と下位のアドレス発生回路１９
は、動作可能で、アドレス切替回路１５は、前記上位の
アドレス発生回路２０の出力と前記下位のアドレス発生
回路１９の出力をバッファメモリ１６のアドレスに接続
している。この実施例では、上位のアドレス回路２０は
水平同期信号入力端子１８から供給される水平同期信号
を計数し、下位のアドレス回路１９は、水平同期信号で
リセットされ、クロック信号入力端子１０から供給され
るクロック信号を計数する。例えば、第３図(イ)に示す
１０Ｈのように、文字信号(イ)が重畳されていれば、フ
レーミングコード検出回路１４からフレーミングコード
検出信号(ハ)が生じ、このフレーミングコード検出信号
(ハ)と前記クロック信号により、データラッチ駆動回路
１１はデータラッチ回路１３を駆動し、文字信号は前記
バッファメモリ１６へ書込まれる。そして、水平同期信
号(ニ)によって、前記データラッチ駆動回路１１は停止
する。
次に、第３図(イ)の１１Ｈのように、文字信号(イ)が重畳
されていない場合には、前記フレーミングコード検出信
号は出力されず、前記データラッチ駆動回路１１は前記
データラッチ回路１３を駆動しない。そのため、このデ
ータラッチ回路１３の出力はハイインピーダンス状態と
なり、プルアップ抵抗２１により、前記バッファメモリ
１６のデータ入力は、すべてハイレベルになり、“Ｆ
Ｆ”なるコードがこのバッファメモリ１６に書込まれる
ことになる。
されていない場合には、前記フレーミングコード検出信
号は出力されず、前記データラッチ駆動回路１１は前記
データラッチ回路１３を駆動しない。そのため、このデ
ータラッチ回路１３の出力はハイインピーダンス状態と
なり、プルアップ抵抗２１により、前記バッファメモリ
１６のデータ入力は、すべてハイレベルになり、“Ｆ
Ｆ”なるコードがこのバッファメモリ１６に書込まれる
ことになる。
なお、上記実施例においては、テレビ信号に文字信号を
重畳させる文字放送の場合について述べたが、本発明は
文字信号に限らず他のデータ信号であってもよい。
重畳させる文字放送の場合について述べたが、本発明は
文字信号に限らず他のデータ信号であってもよい。
発明の効果 本発明は、垂直帰線消去期間のデータ信号重畳期間の水
平走査期間をバッファメモリの上位のアドレスと対応さ
せ、データ信号が重畳されていない水平走査期間には、
特定のコード、例えば、“ＦＦ”なるコードをバッファ
メモリに書込むようにしている。従って、“ＦＦ”なる
データをバッファメモリから読出した場合、次のデータ
信号が書込まれているアドレスまでデータを読出す必要
はなく、データ信号のデータ処理を能率良く行うことが
できる。さらに雑音などにより、フレーミングコード検
出に誤動作を生じた場合、また、データ信号の重畳数が
変化した場合でも他の水平走査期間に重畳される文字信
号のバッファメモリへの書込みに影響を与えることがな
いので、ファイル管理が容易になり、安定な文字放送番
組を表示することができる。
平走査期間をバッファメモリの上位のアドレスと対応さ
せ、データ信号が重畳されていない水平走査期間には、
特定のコード、例えば、“ＦＦ”なるコードをバッファ
メモリに書込むようにしている。従って、“ＦＦ”なる
データをバッファメモリから読出した場合、次のデータ
信号が書込まれているアドレスまでデータを読出す必要
はなく、データ信号のデータ処理を能率良く行うことが
できる。さらに雑音などにより、フレーミングコード検
出に誤動作を生じた場合、また、データ信号の重畳数が
変化した場合でも他の水平走査期間に重畳される文字信
号のバッファメモリへの書込みに影響を与えることがな
いので、ファイル管理が容易になり、安定な文字放送番
組を表示することができる。
第１図は文字信号の伝送形式を表す図、第２図は従来の
文字放送受信回路を説明する回路図、第３図は動作説明
用タイミングチャート、第４図は本発明の一実施例であ
る文字放送受信装置のブロック構成図である。 ８……文字信号入力端子、９……直並列変換回路、１０
……クロック信号入力端子、１１……データラッチ駆動
回路、１３……データラッチ回路、１４……フレーミン
グコード検出回路、１５……アドレス切替回路、１６…
…バッファメモリ回路、１７……ゲート信号入力端子、
１８……水平同期信号入力端子、１９……下位のアドレ
ス発生回路、２０……上位のアドレス発生回路、２１…
…プルアップ抵抗。
文字放送受信回路を説明する回路図、第３図は動作説明
用タイミングチャート、第４図は本発明の一実施例であ
る文字放送受信装置のブロック構成図である。 ８……文字信号入力端子、９……直並列変換回路、１０
……クロック信号入力端子、１１……データラッチ駆動
回路、１３……データラッチ回路、１４……フレーミン
グコード検出回路、１５……アドレス切替回路、１６…
…バッファメモリ回路、１７……ゲート信号入力端子、
１８……水平同期信号入力端子、１９……下位のアドレ
ス発生回路、２０……上位のアドレス発生回路、２１…
…プルアップ抵抗。
Claims (1)
- 【請求項１】テレビ信号の垂直帰線消去期間の水平走査
期間に重畳されるデータ信号が書き込まれるバッファメ
モリと、前記データ信号が入力され並列データに変換し
て出力する直並列変換回路と、前記直並列変換回路の出
力からフレーミングコードを検出するフレーミングコー
ド検出回路と、前記コード信号に同期したクロック信号
を計数する下位のアドレス発生回路と、前記水平走査期
間を計数する上位のアドレス発生回路と、前記下位のア
ドレス発生回路の出力と前記上位のアドレス発生回路出
力より設定されるアドレスに対して、前記フレーミング
コードが検出されると、前記直並列変換回路出力を前記
バッファメモリへ書込み、前記フレーミングコードが検
出されなければ、特定のコードを前記バッファメモリへ
書込む手段とを具備することを特徴とするデータ信号受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148079A JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148079A JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126386A JPS6126386A (ja) | 1986-02-05 |
| JPH0620297B2 true JPH0620297B2 (ja) | 1994-03-16 |
Family
ID=15444751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59148079A Expired - Lifetime JPH0620297B2 (ja) | 1984-07-16 | 1984-07-16 | デ−タ信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620297B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193277A (ja) * | 1987-10-05 | 1989-04-12 | Nippon Hoso Kyokai <Nhk> | データ配列変換回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157277A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 文字放送受信機 |
| JPS5958988A (ja) * | 1982-09-29 | 1984-04-04 | Hitachi Ltd | 文字放送受信機 |
-
1984
- 1984-07-16 JP JP59148079A patent/JPH0620297B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6126386A (ja) | 1986-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4719510A (en) | Teletext decoders | |
| JPS60219883A (ja) | ケーブルテレビジヨン回路網 | |
| JP2705741B2 (ja) | テレテキストディスプレイ装置 | |
| JP3283092B2 (ja) | データデコーダ | |
| JPS6248955B2 (ja) | ||
| JPH0620297B2 (ja) | デ−タ信号受信装置 | |
| JPH0332182A (ja) | テレテキスト・デコーダ | |
| JP3162452B2 (ja) | 番組追随情報によりチャンネル制御されるテレビジョン受信機および画像記録装置 | |
| KR20000005729A (ko) | 다중스탠다드비디오데이터포착을위한방법및장치 | |
| JP3464229B2 (ja) | テレビジョン受信機におけるビデオ信号への制御機能の同期化方法およびその装置 | |
| JPS6138307Y2 (ja) | ||
| JPS5958988A (ja) | 文字放送受信機 | |
| JPS5827591Y2 (ja) | 文字信号受信装置 | |
| JPH0427758B2 (ja) | ||
| JPS6151468B2 (ja) | ||
| JPH04360483A (ja) | テレテキストデコーダ回路 | |
| CN2338929Y (zh) | 中文图文电视解码器 | |
| JPS6324703Y2 (ja) | ||
| JP3106091B2 (ja) | デジタル画像情報多重化伝送方法、送信装置および受信装置 | |
| JP2502528B2 (ja) | 文字多重放送受信機 | |
| JPS60240290A (ja) | 文字放送受信機の文字放送画像フアイル装置 | |
| JPS61255180A (ja) | ビデオプリンタのメモリ制御方法 | |
| JPS6222317B2 (ja) | ||
| WO2002035837A2 (en) | D1 embedded programming interface | |
| JPS6243592B2 (ja) |