KR930007008B1

KR930007008B1 - 호환성을 가지는 텔렉텍스트의 인터페이스 회로

Info

Publication number: KR930007008B1
Application number: KR1019910001402A
Authority: KR
Inventors: 서문환
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1991-01-28
Filing date: 1991-01-28
Publication date: 1993-07-26
Also published as: KR920015183A

Abstract

내용 없음.

Description

호환성을 가지는 텔렉텍스트의 인터페이스 회로

제1도는 일반적인 시스템의 북미 텔레텍스트 규격의 데이타 형태를 나타낸 타이밍도.

제2도는 일반적인 국제 자막 규격의 데이타 형태를 나타낸 타이밍도.

제3도는 이 발명에 따른 호환성을 가지는 텔렉텍스트의 인터페이스회로를 나타낸 블럭도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 신호 검출회로 11 : 데이타 추출부

12 : 텔렉텍스트 동기 발생부 13 : 수평 동기 검출부

100 : 신호발생 수단 101 : 변환부

102 : 프레임 코드 검출부 103 : 타이밍 클럭

104 : 바이트 클럭 발생부 200 : 신호처리 수단

201 : 버퍼부 202 : 신호 출력부

203 : 메모리 억세스 제어부 204 : 데이타 버퍼부

205 : 인터럽트부 CA : 복합 영상신호

CB : 칼라 버스트 신호 CRI : 시스템 동기 신호

BS : 프레임 코드 DS : 문자 데이타

E : 인네이블 신호 ME : 메모리 억세스 인네이블 신호

: 텔레텍스트 요구 신호

: 텔레텍스트 디스에이블 신호

: 인터럽트 요구 신호.

본 발명은 문자 전송과 수신이 가능한 텔레텍스트에 관한 것으로서, 보다 상세하게는 북미 텔레텍스트 스펙으로 지정된 문자 다중 신호의 처리가 가능한 시스템으로 국제 자막 규격으로 지정된 데이타 형태의 처리가 가능하도록 제어되는 호환성을 가지는 텔레텍스트의 인터페이스 회로에 관한 것이다.

일반적으로, 텔레텍스는 입력되는 영상 신호의 수직 귀선 기간중의 14~19H 라인에 문자 다중 신호가 삽입되어 영상 신호의 디스 플레이와 동시에 문자 다중 신호가 디스플레이되어 필요한 정보등이 사용자에게 알려진다. 여기서, 상기 텔레텍스트는 제1도와 제2도에 나타낸 바와 같이 데이타의 전송 형태에 따라 북미 텔레텍스트 스펙(North America Broadcasting Teletert Spec : 이하 NABTS 데이타 형태라고 약칭함)으로 지정된 데이타 형태의 처리가 가능한 시스템 등 여러 종류가 있다.

상기 제1도는 NABTS 데이타 형태를 나타낸 파형도로서 하나의 수평 동기 기간 동안에 칼라 버스트신호(CB)와, 16비트의 시스템 동기 신호(CS)와, 8비트의 데이타의 전송 형태를 나타내는 프레임 코드(BS)와, 어드레스가 지정되는 5바이트의 어드레스 데이타(AB)와, 페리티비트가 포함된 28바이트의 문자 데이타(DS)가 전송된다. 따라서, 하나의 수평동기 기간 중에는 총 36바이트의 데이타가 전송되며, 데이타의 최고 주파수는 2.86MHZ가 된다. 즉, 상기 NABTS 데이타 형태는 고주파이므로 HDTV, IDTV 또는 EDTV와 같은 고정세 텔레비젼으로 수신되는 경우 노이즈 및 에러가 발생된다.

상기와 같은 노이즈와 에러를 제거하기 위하여 제2도에 나타낸 바와 같이 최고 주파수가 0.5 MHZ인 저주파수의 NCI 데이타 형태로 전송된다. 즉, 상기 NCI 데이타 형태는 하나의 수평동기 기간 동안에 칼라버스트신호(CB)와, 0.5MHZ 주파수가 7사이클인 시스템 동기신호(CRI)와, 8비트의 데이타 전송 형태를 나타내는 프레임 코드(BS)와, 나머지 페리티 비트 포함한 2바이트의 문자 데이타(DS)가 전송된다.

따라서 상기와 같은 데이타 형태에 의하여 NABTS 데이타 형태로 전송되온 문자 다중 신호는 NCI 데이타 형태로 처리가 가능한 시스템으로의 수신이 불가능하고, NCI 데이타 형태로 전송되온 문자 다중 신호는 NABTS 데이타 형태의 처리가 가능한 시스템으로의 수신이 불가능하다. 예를들어, 미국 방송인 AFKN 방송의 문자 다중 신호는 NABTS 데이타 형태로 전송되어 NCI 데이타 형태의 처리가 가능한 시스템으로는 전송되온 문자 다중 신호의 자막 처리가 불가능한 문제점이 있었다.

이 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 NABTS 데이타 형태의 수신이 가능한 시스템으로 NCI 네이타 형태로 전송되온 문자 다중 신호의 시분할로 처리하여 수신이 가능하도록한 호환성을 가지는 텔레텍스의 인터페이스 회로를 제공하고자 함에 있다.

이와 같은 목적은 입력되는 영상 신호로부터 수직 귀선 기간중의 21H 라인에 삽입되어 NCI 데이타 형태로 전송되온 문자 다중 신호가 추출되는 신호 검출 회로와, 상기 신호 검출 회로에 의하여 추출 데이타로부터 전송되온 데이타 형태에 따라 타이밍 동기 신호 및 바이트 동기 신호가 발생되는 신호 발생 수단과, 입력되는 타이밍 동기 신호 및 바이트 동기 신호에 따라 입력되는 문자 다중 신호가 처리되는 신호 처리 수단과, 에 의하여 달성될 수 있다.

이 발명의 또다른 특징은, 영상 신호의 수직 귀선 기간중에 문자 다중 신호가 중첩되어 원거리로 전송된후 전송되온 문자 다중 신호가 화면에 자막 처리되는 텔레텍스트에 있어서, 입력되는 영상 신호로부터 수직 귀선 기간 중에 중첩되온 문자 다중 신호의 데이타가 추출되는 신호 검출 회로와, 상기 신호 검출 회로의 출력측에 연결되어 수직 귀선 기간 중에 중첩된 데이타로부터 전송되온 문자 다중 신호의 데이타 형태를 검출한 후 데이타 형태에 따라 동기 신호가 발생되는 신호 발생 수단과, 상기 신호 발생 수단의 출력측에 연결되어 발생되는 동기 신호에 따라 전송되온 문자 다중 신호가 처리되어 출력되는 신호 처리 수단과, 가 더 포함되어 북미 텔레텍스트 스펙인의 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한 시스템으로 국제자막 규격으로 지정된 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한 호환성을 가지는 텔레텍스트의 인터페이스 회로에 있다.

이하 본 발명의 일실시예인 호환성을 가지는 텔레텍스트를 첨부된 도면에 의거하여 상세하게 설명한다.

제3도는 이 발명에 따른 호환성을 가지는 텔레텍스트의 인터페이스 회로를 나타낸 블럭도로서, NABTS 데이타 형태로 전송되온 문자 다중 신호의 수신이 가능한 시스템에 의하여 NCI 데이타 형태로 전송되온 문자 다중 신호의 수신이 가능하도록 한 인터페이스 회로의 구성이 도시되어 있다. 즉, 이 발명은 신호 검출회로(10)와 신호 발생 수단(100), 신호 처리 수단(200)으로 이루어져 있다.

상기 구성을 좀더 상세하게 설명하면 입력되는 복합 영상 신호로 부터 데이타가 출력되는 신호 검출 회로(10)의 데이타 추출부(11)의 출력측에는 직력로 추출된 데이타가 처리속도를 빠르게 하기 위하여 병렬로 변환되는 신호 발생 회로(100)의 변환부(101)가 연결되고, 동시에 입력되는 영상 신호로부터 안정된 텔레텍스트 동기 신호가 발생되는 텔레텍스트 동기 발생부(12)의 출력측에는 입력되는 데이타 형태가 NCI 데이타 형태인 경우 수직 귀선 기간 중 21H 라인의 수평 동기 신호가 추출되는 신호 검출 회로(10)의 수평 동기 검출부(13)가 연결된다.

한편, 상기 신호 발생 회로(100)의 변환부(101)의 출력측에는 검출된 병렬 데이타로부터 NCI 데이타 형태를 나타내는 프레임 코드(BS)가 추출되는 신호 발생 회로(100)의 프레임 코드 추출부(102)가 연결되고, 이 프레임 코드 추출부(102)의 출력측에는 상기 신호 검출 회로(10)의 수평 동기 검출부(13)에서 출력되는 인네이블신호(E)와 데이타 추출부(11)에서 출력되는 시스템 동기신호(CRI)로 부터 입력되는 NCI 데이타 형태의 문자 다중 신호가 처리되는 시간을 동기화 시키는 클럭이 발생되는 신호 발생 회로(100)의 타이밍 클럭 발생부(103)가 연결된다. 이 때, 상기 신호 발생 호로(100)의 타이밍 클럭 신호에 동기되어 변환부(101)에 의하여 병렬화된 문자 다중 신호가 정확하게 시프트된다.

그리고, 상기 신호 발생 회로(100)의 타이밍 클럭 발생부(103)의 출력측에는 출력되는 타이밍 신호에 따라 데이타의 바이트 단위로 제어하는 클럭이 발생된는 신호 발생 회로(100)의 바이트클럭 발생부(104)가 연결된다. 여기서, 출력되는 바이트클럭 신호에 의하여 변환부(101)에 의하여 병렬화된 문자 데이타가 출력된다. 그리고, 상기 신호 처리회로(200)의 버퍼부(201)의 출력측에는 입력되는 문자 데이타(CDS)에 해당되는 어드레스가 제어되는 메모리 억세스 제어부(203)가 연결된다. 상기 메모리 엑세스 제어부(203)에서는 텔레텍스트 요구 신호(

)와 텔레텍스트 디스에이블신호(

)가 각각 입출력되어 텔레텍스트의 데이타 입출력 및 어드레스가 제어된다. 한편, 상기 신호 처리 회로(200)의 버퍼부(201)의 출력측에는 버퍼부(201)를 통하여 출력되는 문자 데이타(DS)가 출력되어 메모리 억세스 제어부(203)에 의하여 지정된 어드레스에 저장되도록 정형되는 데이타 버퍼부(204)가 연결되고, 상기 신호 발생 회로(100)의 프레임 코드 추출부(102)에서 출력되는 신호 또는 버퍼부(201)에서 출력되는 신호에 따라 뒷단에 연결된 도면에 도시되지 않은 중앙처리부가 입력되는 데이타 형태에 따라 구동되도록 제어하는 인터럽트 요구 신호(

)가 출력되는 신호 처리 회로(200)의 인터럽트부(205)가 연결된다.

이와 같이 구성된 이 발명에 있어서, 복합 영상 신호(CV)가 신호 검출 회로(10)의 데이타 추출부(1)와 텔레텍스트 동기 발생부(12)에 각각 인가되면, 상기 데이타 추출부(11)에서는 입력되는 영상신호의 데이타가 추출되고, 텔레텍스트 동기 발생부(12)에서는 안정된 텔레텍스트 동기 신호가 발생된다.

상기 텔레텍스트 동기 발생부(12)에서 출력되는 동기 신호는 신호 검출 회로(200)의 수평 동기 검출부(B)에 인가되어 입력되는 영상신호 중 수직 귀선 기간의 21H 라인에 삽입되어 전송되온 문자 다중 신호를 추출하기 위한 21H 라인이 검출된다.

상기 수평동기 검출부(13)에 의하여 21H 라인이 검출되면, 후단에 연결된 신호 발생회로(100)와 신호 처리 회로(200)가 구동되는 인네이블신호(E)가 출력된다. 그리고 상기 수평 동기 검출부(13)에 의하여 출력되는 인네이블신호(E)와 데이타 추출부(11)의 동기 신호(CRI)에 의하여 동기되는 클럭이 신호 발생 회로(100)의 타이밍 클럭 발생부(103)에 의하여 발생된다. 이 때, 타이밍 클럭 발생부(103)에서는 1MHZ의 클럭 주파수가 출력된다.

상기 타이밍 클럭 발생부(103)에서 출력되는 1MHZ의 클럭 주파수에 동기되어 신호 검출회로(10)의 데이타 추출부(11)에서 출력되는 데이타는 신호 발생회로(100)의 변환부(101)에 인가되어 처리속도의 데이타 전송속도가 빠른 병렬로 변환되고, 상기 변환부(101)에 의하여 변환된 문자 다중 신호로부터 입력되는 문자 다중 신호의 데이타 전송 형태를 나타내는 프레임 코드(BS)가 신호 발생 회로(100)의 프레임 코드 검출부(102)에 의하여 검출된다. 상기 프레임 코드 검출부(102)에 의하여 검출된 신호가 NCI 데이타 형태를 나타내는 프레임 코드이면, 프레임 코드 검출부(102)에서 검출신호는 상기 타이밍 클럭 발생부(103)와 바이트 클럭 발생부(104)와 신호 처리 수단(200)의 신호 출력부(202)와 메모리 억세스 제어부(203)와 인터럽트부(205)에 인가되어 입력되는 NCI 데이타 상태의 문자 다중 신호가 처리되도록 제어된다.

즉, 상기 프레임 코드 검출부(102)에서 출력되는 신호가 타이밍 클럭 발생부(103)에 인가되어 1MHZ로 출력되는 클럭 주파수가 0.5MHZ의 클럭 주파수로 변환되고, 여기서 출력되는 0.5MHZ의 클럭 주파수는 변환부(101)에 인가되어 데이타 추출부(11)에서 출력되는 문자 다중 신호가 정확하게 변환부(101)에 시프트 되도록 제어된다.

또한 상기 프레임 코드 검출부(102)에서 출력되는 신호는 바이트클럭 발생부(104)에 인가되어 바이트 단위의 클럭 주파수가 발생되고, 여기서 출력되는 바이트 클럭 주파수는 변환부(101)에 인가되어 병렬 데이타로 변환된 8비트의 병렬 데이타가 래치에 의하여 래치된 후 출력된다. 즉, 상기 변환부(101)의 래치를 통하여 출력된 데이타는 바이트 단위의 클럭 주파수에 동기되어 신호 처리 회로(200)의 버퍼부(201)에 인가된다.

그릭고, 상기 프레임 코드 검출부(102)에 의하여 출력되는 신호는 신호 처리 회로(200)의 신호 출력부(202)에 인가되어 현 모우드가 임의(don't care) 상태로 준비된 후 엑세스 인네이블신호(ME)가 출력된다. 상기 메모리 엑세스 인네이블신호(ME)는 메모리 엑세스 제어부(203)에 인가되고 상기 메모리 엑세스 제어부(203)에서는 도면에 도시되지 않은 디램 제어부에 텔레텍스트 요구 신호(

)가 전송된다. 그리고 상기 텔레텍스트 요구 신호(

)가 입력된 디램 제어부에서는 도면에 도시되지 않은 디램 버퍼에 어드레스를 지정하고, 시스템 클럭을 한 사이클로 발생시킨 후에 텔레텍스트 디스에이블 신호(

)를 메모리 엑세스 제어부(203)에 다시 전송시킨다.

상기 메모리 엑세스 제어부(203)에 전송된 텔레텍트 디스에이블 신호(

)가 입력되면, 상기 메모리 엑세스 제어부(203)에서는 데이타 출력명령 신호가 상기 신호 처리 회로(200)의 버퍼부(201)에 출력되고 동시에 신호 처리 회로(200)의 데이타 버퍼부(204)에 동기 신호(

)가 출력된다. 상기 데이타 출력 명령 신호와 동기 신호(

)에 의하여 신호 처리 회로(200)의 버퍼부(201)에 저장된 문자 다중 신호는 동기 신호(

)에 동기되어 데이타 버퍼부(204)에 인가되고, 여기서, 인가된 문자 다중 신호는 도면에 표시되지 않는 디램 제어부에 의하여 설정된 어드레스의 메모리에 저장된다.

한편, 상기 프레임 코드 검출부(102)에서 출력되는 신호는 인터럽트부(205)에 인가되고, 상기 인터럽트부(205)에 프레임 코드 검출부(102)로부터 출력되는 신호와 신호 처리 회로(200)의 버퍼부(201)의 문자 다중 신호가 데이타 버퍼부(204)를 통하여 전송이 완료된 후 버퍼부(201)에서 출력되는 신호가 수신되면, 상기 인터럽트부(205)에서는 도면에 도시되지 않은 중앙처리부에 인터럽트 요구 신호(IRQ)를 발생시킴으로써, 중앙 처리부에서는 입력되는 NCI 데이타 형태의 문자 다중 신호가 처리되도록 제어된다.

상기에서와 같이 이 발명은 입력되는 복합 영상신호(CV)로부터 데이타 추출부(11)에 의하여 데이타 추출-상호 검출회로(10)의 수평 동기 검출부(13)에 의하여 입력되는 신호중 수직 귀선 기간의 21H 라인을 검출-데이타 추출부(11)에 의하여 추출된 데이타로부터 입력된 NCI 데이타 형태의 문자 다중 신호가 변환부(101)에 의하여 8비트 병렬 데이타로 변환 - 상기 변환부(101)에 의하여 8비트의 병렬 데이타로 변환된 문자 다중 신호 중 프레임 코드 추출 - 상기 프레임 코드 NCI 데이타 형태임을 나타내는 프레임 코드가 신호 발생회로(10)의 타이밍 클럭 발생부(103), 바이트 클럭 발생부(104), 신호 처리 회로(200)의 신호 출력(202), 버퍼부(201), 인터럽부(205)에 인가-상기 버퍼부(201)에 8비트 병렬 데이타의 문자 다중 신호 인가-상기 신호 출력부(201)에서 메모리 엑세스 제어부(203)에서 메모리에 엑세스 인네이블 신호(ME)를 출력-메모리 엑세스 제어부(203)에서 메모리에 저장되는 어드레스 설정 및 동기 신호 발생-상기 메모리 엑세스 제어부(203)에서 출력되는 동기 신호에 동기되어 버퍼부(201)에 저장된 문자 다중 신호가 데이타 버퍼부(201)에 출력된 후 메모리에 설정된 어드레스에 저장된다.

즉, 수직 동기 귀선 기간 중 21H 라인에 삽입되어 전송되온 NCI 데이타 형태의 문자 다중 신호가 처리된 후 디스플레이가 가능하고, 한편 수직 동기 귀선 기간중 나머지 수평 동기 라인에 삽입되어 전송되온 NADTS 데이타 형태의 문자 다중 신호도 신호 검출 회로(10)의 수평 동기 검출부(13)을 제외한 신호 검출 회로(10), 신호 발생 회로(100) 신호 처리 회로(200)에 의하여 처리된 후 디스플레이 된다.

이상에서와 같이 이 발명은 입력되는 문자 다중 신호가 수직 귀선 기간의 21H 라인에 삽입되어 전송되는 경우 입력되는 NCI 데이타 형태의 문자 다중 신호가 처리되도록 제어하고, 입력되는 문자 다중 신호가 수직 귀선 기간의 14~19H 라인에 삽입되어 전송되는 경우 입력되는 NABTS 데이타 형태의 문자 다중 신호가 처리되도록 제어되어 NABTS 데이타 형태의 처리가 가능한 시스템과 NCI 데이타 처리가 가능한 시스템과 서로 호환성을 가질 수 있는 효과가 있다.

Claims

영상 신호의 수직 귀선 기간중에 문자 다중 신호가 중첩되어 원거리로 전송된 후 전송되온 문자 다중 신호가 화면에 자막처리되는 텔레텍스트에 있어서, 입력되는 영상 신호로부터 수직 귀선 기간 중에 중첩되온 문자 다중 신호의 데이타가 추출되는 신호 검출 회로(10)와, 상기 신호 검출 회로(10)의 출력측에 연결되어 수직 귀선 기간 중에 중첩되어온 데이타로부터 문자 다중 신호의 데이타 형태를 검출한 후 데이타 형태에 따라 동기 신호가 발생되는 신호 발생 수단(100)과, 상기 신호 발생 수단(100)의 출력측에 연결되어 발생되는 동기 신호에 따라 전송되온 문자 다중 신호가 처리되어 출력되는 신호 처리 수단(200)과, 가 더 포함되어 북미 텔레텍스트 스펙인 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한 시스템으로 국제 자막 규격으로 지정된 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한 호환성을 가진 텔레텍스트의 인터페이스 회로.
제1항에 있어서, 신호 검출 회로(10)는, 입력되는 영상신호로부터 문자 전송 신호의 데이타가 추출되는 데이타 추출부(11)와, 상기 입력되는 영상신호로부터 안정된 텔레텍스트의 동기 신호가 발생되는 텔레텍스트 동기 발생부(12)와, 상기 텔레텍스트 동기 발생부(12)의 출력측에 연결되어 입력되는 수직 귀선 기간의 21H 라인이 추출되는 수평 동기 검출부(13)와, 로 되는 호환성을 가지는 텔레텍스트의 인터페이스회로.
제1항에 있어서, 신호 처리 수단(100)은, 상기 데이타 추출부(11)에서 출력되는 문자 다중 신호가 처리속도를 빠르게 하기 위하여 병렬 데이타로 변환되는 변환부(101)와, 상기 변환부(101)의 출력측에 연결되어 병렬로 변환된 문자 다중 신호 중 전송되온 데이타 형태를 나타내는 프레임 코드가 추출되는 프레임 코드 검출부(102)와, 상기 프레임 코드 검출부(102)의 출력측에 연결되어 추출된 프레임 코드에 따라 전송되온 데이타 형태에 동기 되도록 제어되는 타이밍 클럭 발생부(103) 및 바이트 클럭 발생부(104)와, 로 되는 호환성을 가지는 텔레텍스트의 인터페이스회로.
제1항에 있어서, 신호 처리 수단(200)는 상기 변환부(101)에서 출력되는 문자 다중 신호가 정형되는 버퍼부(201)와, 상기 버퍼부(201)에서 문자 다중 신호의 출력 및 어드레스가 지정되도록 제어하는 메모리 억세스 인네이블 신호(ME)가 출력되는 신호 출력부(202)와, 상기 버퍼부(201)에서 출력되는 신호와 신호 출력부(202)에서 출력되는 신호에 따라 어드레스가 지정되는 텔레텍스트 요구 신호(
)와 텔레텍스트 디스에이블(
)신호가 입ㆍ출력되는 메모리 엑세스 제어부(203)와, 상기 메모리 엑세스 제어부(203)에 입력되는 텔레텍스트 디스에이블 신호(
)가 입력되는 경우 버퍼부(201)에 저장된 문자 다중 신호가 전송되는 데이타 버퍼부(204)와, 상기 버퍼부(201)에서 문자 다중 신호의 출력이 완료된 후 출력되는 신호 및 프레임 코드 검출부(102)에서 출력되는 프레임 코드에 의하여 중앙 처리부에 입력되는 데이타 형태에 따라 모든 시스템이 제어되도록 하는 인터럽트 요구 신호(
)가 출력되는 인터럽트(205)와, 로 되는 호환성을 가지는 텔레텍스트의 인터페이스회로.
제1항에 있어서, 변환부(101)에서 출력되는 문자 다중 신호가 직접 메모리에 저장되어 상기 버퍼부(201)가 제거되는 호환성을 가지는 텔레텍스트의 인터페이스회로.