KR920015183A - 호환성을 가지는 텔레텍스트의 인터 페이스 회로 - Google Patents

Abstract

내용 없음

Description

호환성을 가지는 텔레텍스트의 인터 페이스 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 이 발명에 따른 호환성을 가지는 텔레텍스트의 인터페이스회로를 나타낸 블럭도이다.

Claims (6)

1. 영상 신호의 수직 귀선 기간중에 문자 다중 신호가 중첩되어 원거리로 전송된 후 전송되온 문자 다중 신호가 화면에 자막처리되는 텔레텍스트에 있어서, 입력되는 영상 신호로부터 수직 귀선 기간 중에 중첩되온 문자 다중 신호의 데이타가 추출되는 신호 검출 회로(10)와, 상기 신호 검출 회로(10)의 출력측에 연결되어 수직 귀선 기간 중에 중첩되어온 데이타로부터 문자 다중 신호의 데이타 형태를 검출한 후 데이타 형태에 따라 동기 신호가 발생되는 신호 발생 수단(100)과, 상기신호 발생 수단(100)의 출력측에 연결되어 발생되는 동기 신호에 따라 전송되온 문자 다중 신호가 처리되어 출력되는 신호 처리 수단(200)과, 가 더 포함되어 북미 텔레텍스트 스펙인 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한시스템으로 국제 자막 규격으로 지정된 데이타 형태로 전송되온 문자 다중 신호의 처리가 가능한 호환성을 가진 텔레텍스트의 인터페이스 회로.
2. 제1항에 있어서, 신호 검출 회로(10)는, 입력되는 영상신호로부터 문자 전송 신호의 데이타가 추출되는 데이타 추출부(11)와, 상기 입력되는 영상신호로부터 안정된 텔레텍스트의 동기 신호가 발생되는 텔레텍스트 동기 발생부(12)와, 상기텔레텍스트 동기 발생부(12)의 출력측에 연결되어 입력되는 수직 귀선 기간의 21H 라인이 추출되는 수평 동기 검출부(13)와, 로 되는 호환성을 가지는 텔레텍스트의 인터페이스회로.
3. 제1항에 있어서, 신호 처리 수단(100)은, 상기 데이타 추출부(11)에서 출력되는 문자 다중 신호가 처리속도를 빠르게 하기 위하여 병렬 데이타로 변환되는 변환부(101)와, 상기 변환부(101)의 출력측에 연결되어 병렬로 변환된 문자 다중 신호중 전송되온 데이타 형태를 나타내는 프레임 코드가 추출되는 프레임 코드 검출부(102)와, 상기 프레임 코드 검출부(102)의 출력측에 연결되어 추출된 프레임 코드에 따라 전송되온 데이타 형태에 동기 되도록 제어되는 타이밍 클럭 발생부(103) 및 바이트 클럭 발생부(104)와, 로 되는 호환성을 가지는 텔레텍스트의 인터페이스회로.
4. 제1항에 있어서, 신호 처리 수단(200)는 상기 변환부(101)에서 출력되는 문자 다중 신호가 정형되는 버퍼부(201)와, 상기 버퍼부(201)에서 문자 다중 신호의 출력 및 어드레스가 지정되도록 제어하는 메모리 억세스 인네이블 신호(ME)가 출력되는 신호 출력부(202)와, 상기 버퍼부(201)에서 출력되는 신호와 신호 출력부(202)에서 출력되는 신호에 따라 어드레스가 지정되는 텔레텍스트 요구 신호와 텔레텍스트 디스 에이블(TTXDE) 신호가 입·출력되는 메모리 엑서스 제어부(203)와, 상기 메모리 억세스 제어부(203)에 입력되는 텔레텍스트 디스에이블 신호(TTXDE)가 입력되는 경우 버퍼부(201)에 저장된 문자 다중 신호가 전송되는 데이타 버퍼부(204)와, 상기 버퍼부(201)에서 문자 다중 신호의 출력이 완료된 후 출려되는 신호 및 프레임 코드 검출부(102)에서 출력되는 프레임 코드에 의하여 중앙 처리부에 입력되는 데이타 형태에 따라 모든 시스템이 제어되도록 하는 인터럽트 요구신호(IRQ)가 출력되는 인터럽트(205)와, 로 되는 호환성을 가지는 텔레텍스트의 인터 페이스 회로.
5. 내용 없음
6. 제1항에 있어서, 변환부(101)에서 출력되는 문자 다중 신호가 직접 메모리에 저장되어 상기 버퍼부(201)가 제거되는 호환성을 가지는 텔레텍스트의 인터페이스회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.