JP4560264B2 - ベースバンド映像伝送システム、送信装置 - Google Patents
ベースバンド映像伝送システム、送信装置 Download PDFInfo
- Publication number
- JP4560264B2 JP4560264B2 JP2002180216A JP2002180216A JP4560264B2 JP 4560264 B2 JP4560264 B2 JP 4560264B2 JP 2002180216 A JP2002180216 A JP 2002180216A JP 2002180216 A JP2002180216 A JP 2002180216A JP 4560264 B2 JP4560264 B2 JP 4560264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dvi
- video
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号と共に音声信号および制御信号を伝送できるＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格に適合する信号伝送システムに関するものであり、さらに詳述すれば、このような信号伝送を管理する制御信号およびベースバンド映像伝送システムに関する。
【０００２】
【従来の技術】
図１１に、従来のＤＶＩ規格に基づく、信号伝送システムの構成を示す。同図において、符号２６０１、２６０２、および２６０３は、送信側に設けられたトランジション・ミニマイズド・ディファレンシャル・シグナリング（以降「ＴＭＤＳ」と略称する）・エンコーダ／シリアライザを示す。そして、符号２６０４、２６０５、および２６０６は、受信側に設けられたＴＭＤＳデコーダ／リカバリーを示す。
【０００３】
同図に示すように、従来の信号伝送システムＳＴＳｃにおいては、赤、緑、および青のコンポーネント信号ＳＲ、ＳＧ、およびＳＢが、それぞれ、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３に入力される。そして、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれは、入力されたコンポーネント信号ＳＲ、ＳＧ、およびＳＢをＴＭＤＳエンコードし、シリアライズして得られるシリアル信号を伝送路ＴＰｃに送出する。そして、受信側では、受信したシリアライズ信号をＴＭＤＳデコーダ／リカバリー２６０４、２６０５、および２６０６のそれぞれでＴＭＤＳデコードし、リカバーしてコンポーネント信号ＳＲ、ＳＧ、およびＳＢを復元する。
【０００４】
データイネーブル信号ＤＥは、コンポーネント信号ＳＲ、ＳＧ、およびＳＢのそれぞれが存在する期間を示す信号で、ＨＩＧＨアクティブである。例えば、データイネーブル信号ＤＥがＬＯＷとなる期間は、映像の水平同期信号期間あるいは垂直同期信号期間と同一である。また制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３の４種類がリザーブされているが、現在のＤＶＩ規格においては、未使用である。具体的には、制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３のレベルは常時０である。
【０００５】
送信側のＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれでは、８ビットで入力された映像信号（ＳＲ、ＳＧ、およびＳＢ）を１０ビットに変換し、それをシリアライズして伝送路ＴＰに送出する。８ビット／１０ビット変換の目的は、データの変化点を少なくして高速伝送に適した形にするためである。またＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれでは、２ビットの制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３のそれぞれを１０ビットに変換して伝送路に送出する。
【０００６】
また、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれは、データイネーブル信号ＤＥも合わせてエンコード、シリアライズして、シリアルデータとして、伝送路ＴＰに送出する。
受信側のＴＭＤＳデコーダ／リカバリーでは、伝送路から受け取った１０ビットのシリアルデータをそれぞれ８ビットの赤、緑、および緑のコンポーネント信号ＳＲ、ＳＧ、およびＳＢ、データイネーブル信号ＤＥ、および２ビットの制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３にデコードして展開する。
【０００７】
【発明が解決しようとする課題】
しかしながら、ＤＶＩ規格は映像信号のみを伝送する規格であるために、従来の信号伝送システムにおいては、クローズドキャプションやテレテキストや文字放送などの情報や、ホストの制御情報や接続情報などの伝送を可能にする快適なユーザーインターフェースを提供するものではない。
よって、本発明は、映像信号と共にクローズドキャプションやテレテキストを伝送できると共に、さらにホストを制御する制御信号伝送できる、ＤＶＩ規格に適合する信号伝送システムを提供することを目的とする。
【０００８】
【課題を解決するための手段および発明の効果】
本発明は、上記のような目的を達成するために、本発明にかかる、ＤＶＩ規格に基づいて映像信号をベースバンドで伝送するベースバンド映像伝送システムは、
映像信号のコンポーネントビデオ信号の少なくとも１つのブランキング期間に、映像以外を表すデータ信号を多重してＤＶＩ信号を生成する送信装置と、
前記ＤＶＩ信号を受信して、当該受信したＤＶＩ信号から前記データ信号を抽出する受信装置を備える。
【０００９】
上述のように、本発明おいては、ＤＶＩ規格に適合する信号伝送システムを利用したあらゆるＡＶ機器に映像以外のデータを送信して利用できる。さらに、クライアントであるＡＶ機器によって、ホストを制御ができる。
【００１０】
【発明の実施の形態】
本発明をより詳細に説述するために、添付の図面にしたがってこれを説明する。
（第１の実施の形態）
図１、図２、図３、および図４を参照して、本発明の第１の実施の形態にかかるベースバンド映像伝送システムについて説明する。
図１に示すように、本実施の形態にかかるベースバンド映像伝送システムＢＴＳ１は、送信側の映像機器１００、受信側のディスプレイ１０１、および両者を接続するＤＶＩケーブル１０９に大別される。
映像機器１００は、トランスポートデコーダ１００１、ＭＰＥＧデコーダ１０２、およびＤＶＩ送信器１０３を含む。ディスプレイ１０１は、ＤＶＩ受信器１０４、映像信号処理器１０５、データデコーダ１０６、合成器１０７、および表示器１０８を含む。
【００１１】
映像機器１００においては、トランスポートデコーダ１００１は、外部のコンテンツデータ源（図示せず）から入力されるトランスポートストリームＴＳをデコードして、ＭＰＥＧコンテンツデータＳＣおよびデータ信号ＳＤを生成する。
なお、データ信号ＳＤにはクローズドキャプションやテレテキスト等のコンテンツ以外の情報が含まれる。
【００１２】
ＭＰＥＧデコーダ１０２は、トランスポートデコーダ１００１から入力される生成されたＭＰＥＧコンテンツデータＳＣをデコードして、映像信号ＳＶと同期信号Ｈ／Ｖ／ＣＬＫを抽出する。なお、同期信号Ｈ／Ｖ／ＣＬＫには、水平同期信号Ｈ−Ｓｙｎｃ、垂直同期信号Ｖ−Ｓｙｎｃ、および映像機器１００のシステムクロックＣＬＫが含まれる。
【００１３】
ＤＶＩ送信器１０３は、ＭＰＥＧデコーダ１０２で抽出された映像信号ＳＶおよび同期信号Ｈ／Ｖ／ＣＬＫと、トランスポートデコーダ１００１から出力されたデータ信号ＳＤに対してＤＶＩ規格に基づく多重化処理を施して、ＤＶＩ信号Ｓｄｖｉを生成する。生成されたＤＶＩ信号Ｓｄｖｉは、ＤＶＩケーブル１０９を介してディスプレイ１０１に伝送される。
【００１４】
一方、ディスプレイ１０１においては、ＤＶＩ受信器１０４は、ＤＶＩケーブル１０９を介して入力されるＤＶＩ信号Ｓｄｖｉを分解して、映像信号ＳＶ、同期信号Ｈ／Ｖ／ＣＬＫ、およびデータ信号ＳＤを再生する。 データデコーダ１０６は、ＤＶＩ受信器１０４から出力される同期信号Ｈ／Ｖ／ＣＬＫに基づいて、データ信号ＳＤをデコードしてクローズドキャプションやテレテキスト等の表示データＤを再生する。
【００１５】
映像信号処理器１０５も、同様に、同期信号Ｈ／Ｖ／ＣＬＫに基づいて、ＤＶＩ受信器１０４から入力される映像信号ＳＶに基づいて、コンテンツ映像信号Ｓｉを生成する。
【００１６】
合成器１０７は、映像信号処理器１０５から入力されるコンテンツ映像信号Ｓｉと、データデコーダ１０６から入力される表示データＤを合成して、表示画像信号Ｓｉｍを生成する。表示器１０８は、表示画像信号Ｓｉｍに基づいて、コンテンツに表示データが多重化された映像を提示する。
なお、説明の便宜上、ＤＶＩ受信器１０４で再生された映像信号ＳＶおよびデータ信号ＳＤを、それぞれ再生映像信号ＳＶｒおよび再生データ信号ＳＤｒと称して、映像機器１００で処理される元の映像信号ＳＶおよびデータ信号ＳＤと識別するものとする。
【００１７】
次に図２を参照して、ＤＶＩ送信器１０３およびＤＶＩ受信器１０４について、さらに詳しく説明する。ＤＶＩ送信器１０３とＤＶＩ受信器１０４を接続するＤＶＩケーブル１０９は、３本の信号線１１４＿１、１１４＿２、および１１４＿３を含むデータライン１１４と、１本のクロックライン１１５に大別される。
【００１８】
ＤＶＩ送信器１０３は、制御器１０３＿１、メモリ１０３＿２、多重器１０３＿３、多重器１０３＿４、およびＴＭＤＳエンコーダ群１０３＿５を含む。ＴＭＤＳエンコーダ群１０３＿５は、３つのＴＭＤＳエンコーダ１０３＿５ｂ、ＴＭＤＳエンコーダ１０３＿５ｇ、ＴＭＤＳエンコーダ１０３＿５ｒを含む。
【００１９】
多重器１０３＿３および多重器１０３＿４は、それぞれ、２つの入力ポートと１つの入力ポートを有し、入力ポートに入力される２つの信号を多重化して１つの信号として、出力ポートから出力する。なお、多重器１０３＿３の入力ポートの１つには、ＭＰＥＧデコーダ１０２から出力される映像信号ＳＶを構成する赤色のコンポーネント信号ＳＲ（以降、「赤色信号ＳＲ」と略称する）が入力される。そして、多重器１０３＿４には、映像信号ＳＶを構成する青色のコンポーネント信号ＳＢ（以降、「青色信号ＳＢ」と略称する）が入力される。
【００２０】
制御器１０３＿１は、ＭＰＥＧデコーダ１０２から入力される同期信号Ｈ／Ｖ／ＣＬＫに基づいて、メモリ１０３＿２の読込および読出を制御する第１の制御信号ＳＥＮ１および、多重器１０３＿３の動作を制御する第２の制御信号ＳＥＮ２を生成する。
【００２１】
メモリ１０３＿２は、第１の制御信号ＳＥＮ１に基づいて、トランスポートデコーダ１００１から出力されるデータ信号ＳＤを所定のタイミングで格納すると共に、多重器１０３＿３のもう一方の入力ポートに出力する。
【００２２】
多重器１０３＿３は、第２の制御信号ＳＥＮ２に基づいて、赤色信号ＳＲとデータ信号ＳＤを多重化して、多重化赤色信号ＳＲｄを生成すると共に、当該多重化赤色信号ＳＲｄをＴＭＤＳエンコーダ１０３＿５ｒに出力する。
【００２３】
多重器１０３＿４のもう一方の入力ポートには、ＭＰＥＧデコーダ１０２から出力される同期信号Ｈ／Ｖ／ＣＬＫのうち水平同期信号Ｈ−Ｓｙｎｃと垂直同期信号Ｖ−Ｓｙｎｃが入力される。そして、多重器１０３＿４は、青色信号ＳＢと水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃを多重化して、多重化青色信号ＳＢｓを生成して、ＴＭＤＳエンコーダ１０３＿５ｂに出力する。
【００２４】
なお、ＭＰＥＧデコーダ１０２から出力される映像信号ＳＶを構成する緑色のコンポーネント信号ＳＧ（以降、「緑色信号ＳＧ」と略称する）は、直接ＴＭＤＳエンコーダ１０３＿５ｇに出力される。
【００２５】
ＴＭＤＳエンコーダ群１０３＿５においては、ＴＭＤＳエンコーダ１０３＿５ｂは多重化青色信号ＳＢｓをエンコードして、青色ＤＶＩ信号ＳＢｅを生成する。ＴＭＤＳエンコーダ１０３＿５ｇは、緑色信号ＳＧをエンコードして、緑色ＤＶＩ信号ＳＧｅを生成する。ＴＭＤＳエンコーダ１０３＿５ｒは、多重化赤色信号ＳＲｄをエンコードして、赤色ＤＶＩ信号ＳＲｅを生成する。そして、ＴＭＤＳエンコーダ群１０３＿５から、青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅが、ＤＶＩ映像信号ＳＶｅ（図示せず）としてデータライン１１４に出力される。また、システムクロックＣＬＫはクロックライン１１５に出力される。ＤＶＩ映像信号ＳＶｅとシステムクロックＣＬＫはＤＶＩ信号Ｓｄｖｉを形成している。
【００２６】
ＤＶＩ受信器１０４は、制御器１０４＿１、メモリ１０４＿２、およびＴＭＤＳデコーダ群１０４＿５を含む。ＴＭＤＳデコーダ群１０４＿５は、３つのＴＭＤＳデコーダ１０４＿５ｂ、ＴＭＤＳデコーダ１０４＿５ｇ、およびＴＭＤＳデコーダ１０４＿５ｒを含む。
【００２７】
ＴＭＤＳデコーダ１０４＿５ｂには、信号線１１４＿１を介して、ＤＶＩ送信器１０３のＴＭＤＳエンコーダ１０３＿５ｂから出力されるＤＶＩ信号Ｓｄｖｉを構成する青色ＤＶＩ信号ＳＢｅが入力される。ＴＭＤＳデコーダ１０４＿５ｂは、青色ＤＶＩ信号ＳＢｅをデコードして、青色信号ＳＢと水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃを再生する。再生された青色信号ＳＢ（以降、「再生青色信号ＳＢｒ」と称する）は、映像信号ＳＶの一部として映像信号処理器１０５に出力され、水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−ＳｙｎｃはＤＶＩ送信器１０３から入力されるシステムクロックＣＬＫに多重されて、同期信号Ｈ／Ｖ／ＣＬＫが再生される。
【００２８】
ＴＭＤＳデコーダ１０４＿５ｇには、信号線１１４＿２を介して、ＴＭＤＳエンコーダ１０３＿５ｇから出力される緑色ＤＶＩ信号ＳＧｅが入力される。ＴＭＤＳデコーダ１０４＿５ｇは、緑色ＤＶＩ信号ＳＧｅをデコードして、緑色信号ＳＧを再生する。そして、再生された緑色信号ＳＧ（以降、「再生緑色信号ＳＧｒ」と称する）は、映像信号ＳＶの一部として、映像信号処理器１０５に出力する。
【００２９】
ＴＭＤＳデコーダ１０４＿５ｒには、信号線１１４＿３を介して、ＴＭＤＳエンコーダ１０３＿５ｒから出力される赤色ＤＶＩ信号ＳＲｅが入力される。ＴＭＤＳデコーダ１０４＿５ｒは、赤色ＤＶＩ信号ＳＲｅをデコードして、赤色信号ＳＲとデータ信号ＳＤを再生する。再生された赤色信号ＳＲ（以降、「再生赤色信号ＳＲｒ」と称する）は映像信号ＳＶの一部として映像信号処理器１０５に出力される。なお、再生青色信号ＳＢｒ、再生緑色信号ＳＧｒ、および再生データ信号ＳＤｒを合わせて、再生映像信号ＳＶｒと称する。
【００３０】
一方、ＴＭＤＳデコーダ１０４＿５ｒで再生されたデータ信号ＳＤ（以降、「仮再生データ信号ＳＤ’」と称する）はメモリ１０４＿２に出力される。
制御器１０４＿１は、ＤＶＩ送信器１０３から入力されるシステムクロックＣＬＫに、ＴＭＤＳデコーダ１０４＿５ｂから出力された水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃが多重されて復元された同期信号Ｈ／Ｖ／ＣＬＫに基づいて、メモリ１０４＿２の読込および読出を制御する第３の制御信号ＳＥＮ３を生成する。
メモリ１０４＿２は、第３の制御信号ＳＥＮ３に基づいて、仮再生データ信号ＳＤ’を所定のタイミングで格納すると共に、再生データ信号ＳＤｒとしてデータデコーダ１０６に出力する。
【００３１】
次に、図３に示すタイミングチャートを参照して、上述のＤＶＩ送信器１０３およびＤＶＩ受信器１０４におけるＤＶＩ信号の送受信動作について詳しく説明する。同図において、縦軸は映像信号ＳＶ、データ信号ＳＤ、ＤＶＩ映像信号ＳＶｅ、再生データ信号ＳＤｒ、および再生映像信号ＳＶｒの強度を模式的に表し、横軸は時刻（つまり、タイミング）を表している。なお、本例においては、ＤＶＩ送信器１０３に入力される映像信号ＳＶは、時刻ｔ３から時刻ｔ４の間にｎ番目（ｎは任意の自然数）のフレーム画像Ｆｎを搬送し、時刻ｔ７から時刻ｔ８の間に、ｎ＋１番目のフレーム画像Ｆｎ＋１を搬送している。なお、時刻ｔ５から時刻ｔ６の間は、フレーム画像Ｆｎとフレーム画像Ｆｎ＋１との間の垂直ブランク期間ＶＢＰである。
【００３２】
データ信号ＳＤは、時刻ｔ０から時刻ｔ２の間は情報Ａを搬送し、時刻ｔ２から時刻ｔ６の間は情報Ｂを搬送し、時刻ｔ６から情報Ｃの搬送を開始する。図３においては、信号間の処理タイミングの関係を分かり易くするために、データ信号ＳＤの情報Ａ、情報Ｂ、および情報Ｃに対応する成分をそれぞれ、ＳＤ（Ａ）、ＳＤ（Ｂ）、ＳＤ（Ｃ）、ＳＤｄ（Ａ）、ＳＤｄ（Ｂ）、およびＳＤｄ（Ｃ）と表している。そして、映像信号ＳＶのフレーム画像Ｆｎおよびフレーム画像Ｆｎ＋１に対応する成分を、それぞれ、ＳＶ（Ｆｎ）およびＳＶ（Ｆｎ＋１）と表している。
【００３３】
このような入力信号（映像信号ＳＶおよびデータ信号ＳＤ）に対する、時刻ｔ２以降の処理を例に、ＤＶＩ送信器１０３の動作について述べる。制御器１０３＿１は、先ず、時刻ｔ２に、第１の制御信号ＳＥＮ１によって、メモリ１０３＿２を制御して、情報Ｂのデータ信号ＳＤの蓄積を開始させる。そして、制御器１０３＿１は、第１の制御信号ＳＥＮ１によって、遅くとも時刻ｔ５から時刻ｔ６の間に、メモリ１０３＿２に蓄積データ信号ＳＤｄ（ＳＤ（Ｂ））を多重器１０３＿３に出力させる。さらに、制御器１０３＿１は、第２の制御信号ＳＥＮ２によって、時刻ｔ５から時刻ｔ６の間に、多重器１０３＿３に多重化赤色信号ＳＲｄ（ＳＤ（Ｂ））をＴＭＤＳエンコーダ１０３＿５ｒに出力させる。
【００３４】
同様に、制御器１０３＿１は、時刻ｔ６に、第１の制御信号ＳＥＮ１によって、メモリ１０３＿２に情報Ｃのデータ信号ＳＤの蓄積を開始させ、遅くとも時刻ｔ９から時刻ｔ１０（図示せず）に、多重器１０３＿３から蓄積データ信号ＳＤｄ（ＳＤ（Ｃ））を出力させる。さらに、第２の制御信号ＳＥＮ２によって、時刻ｔ９から時刻ｔ１０の間に、多重器１０３＿３から多重化赤色信号ＳＲｄ（ＳＤ（Ｃ））を出力させる。
【００３５】
上述の如く、青色信号ＳＢ、赤色信号ＳＲ、および赤色信号ＳＲの何れかにデータ信号ＳＤが多重化された映像信号ＳＶ（多重化青色信号ＳＢｓ、緑色信号ＳＧ、多重化赤色信号ＳＲｄ）は、ＴＭＤＳエンコーダ群１０３＿５によってエンコードされてＤＶＩ映像信号ＳＶｅとして、ＤＶＩ受信器１０４に送信される。
上述のようにＤＶＩ映像信号ＳＶｅとシステムクロックＣＬＫを合わせてＤＶＩ信号Ｓｄｖｉが形成される。
【００３６】
つまり、本例においては、外部のコンテンツデータ源から入力されたデータ信号ＳＤは、先ずメモリ１０３＿２に蓄えられられる。そして、蓄積されたデータ信号ＳＤは、蓄積データ信号ＳＤｄとして、映像信号ＳＶの垂直ブランク期間ＶＢＰ（時刻ｔ５〜時刻ｔ６／時刻ｔ９〜時刻ｔ１０）に多重器１０３＿３に出力され、映像信号ＳＶの一部である赤色信号ＳＲに多重化されて多重化赤色信号ＳＲｄとしてＴＭＤＳエンコーダ１０３＿５ｒに出力される。
【００３７】
なお、蓄積データ信号ＳＤｄが多重化される映像信号ＳＶは赤色信号ＳＲに限定されるものではなく、青色信号ＳＢでも、青色信号ＳＢでもよい。また、蓄積データ信号ＳＤｄが映像信号ＳＶに多重化される期間は垂直ブランク期間ＶＢＰに限定されるものではなく、水平ブランク期間ＨＢＰであってもよい。
【００３８】
次に、時刻ｔ２以降の、ＤＶＩ受信器１０４における処理について、詳しく述べる。なお、映像信号ＳＶがＤＶＩ送信器１０３で処理されて生成されるＤＶＩ信号Ｓｄｖｉが送信されて、ＤＶＩ受信器１０４が受信した後に種々な処理を施す間に若干であるが時間が経過している。故に、厳密言えば、図３に示す各時刻は、ＤＶＩ送信器１０３における映像信号ＳＶ、データ信号ＳＤ、およびＤＶＩ映像信号ＳＶｅに関するものと、ＤＶＩ受信器１０４における再生データ信号ＳＤｒと再生映像信号ＳＶｒに関するものとは異なる。しかしながら、その差は微細であると共に、送受信間ではそれぞれにおける処理のタイミングが所定の関係に保たれていればよい。よって、本明細書においては、図３に示す各時刻は、ＤＶＩ送信器１０３およびＤＶＩ受信器１０４における処理のタイミングの対応関係を示すものとして説明する。
【００３９】
時刻ｔ２には、時刻ｔ１に開始した、ＤＶＩ映像信号ＳＶｅ（赤色ＤＶＩ信号ＳＲｅ）に含まれる蓄積データ信号ＳＤｄ（Ａ）のＴＭＤＳデコーダ１０４＿５ｒによる伸張が継続している。
【００４０】
そして、時刻ｔ３には、ＴＭＤＳデコーダ群１０４＿５による、青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅのデーコードが開始されて、再生青色信号ＳＢｒ、再生緑色信号ＳＧｒ、および再生赤色信号ＳＲｒが生成されて、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ））の出力が開始される。
【００４１】
時刻ｔ４には、蓄積データ信号ＳＤｄ（Ａ）の伸張は継続しているが、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ））の出力は完了する。
【００４２】
時刻ｔ５には、蓄積データ信号ＳＤｄ（Ａ）の伸張は終了する一方、蓄積データ信号ＳＤｄ（Ｂ）の伸張が開始する。
【００４３】
時刻ｔ６には、時刻ｔ５に開始した蓄積データ信号ＳＤｄ（Ｂ）の伸張が継続しているが、データ信号ＳＤに関しては、ＶＩ映像信号ＳＶｅ（赤色ＤＶＩ信号ＳＲｅ）に含まれる蓄積データ信号ＳＤｄ（Ｂ）のＴＭＤＳデコーダ１０４＿５ｒによる伸張が継続している。
【００４４】
時刻ｔ７には、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ＋１））の出力が開始し、時刻ｔ８に完了する。
【００４５】
そして、時刻ｔ９に、蓄積データ信号ＳＤｄ（Ｂ）の伸張が完了して、蓄積データ信号ＳＤｄ（Ｃ）の伸張が開始される。
【００４６】
上述の如く、青色信号ＳＢ、赤色信号ＳＲ、および赤色信号ＳＲの何れかにデータ信号ＳＤが多重化された映像信号ＳＶ（多重化青色信号ＳＢｓ、緑色信号ＳＧ、多重化赤色信号ＳＲｄ）は、ＴＭＤＳエンコーダ群１０３＿５によってエンコードされてＤＶＩ映像信号ＳＶｅとして、ＤＶＩ受信器１０４に送信される。
【００４７】
つまり、本例においては、ＤＶＩ送信器１０３から送信されたＤＶＩ信号ＳｄｖｉのＤＶＩ映像信号ＳＶｅ（ＴＭＤＳエンコードされた青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅ）は、ＴＭＤＳデコーダ群１０４＿５でデコードされて、ＤＶＩ映像信号ＳＶｅの垂直ブランク期間ＶＢＰ（水平ブランク期間ＨＢＰ）に挿入されていた蓄積データ信号ＳＤｄ（データ信号ＳＤ）が分離および伸張される。そして、伸張された再生蓄積データ信号ＳＤｄｒは、伸張と同時にメモリ１０４＿２に蓄積されて、元のデータ信号ＳＤが復元される。
【００４８】
上述にように、本発明においては、入力されるトランスポートストリームデータ（ＴＳ）は、トランスポートデコーダ１００１で映像データ（ＭＰＥＧコンテンツデータＳＣ）とデータ信号（データ信号ＳＤ）に分離される。分離された映像データ（ＭＰＥＧコンテンツデータＳＣ）は、ＭＰＥＧデコーダ１０２で、デコードされて映像信号ＳＶが生成される。映像信号（ＳＶ）と、分離されたクローズドキャプションやテレテキスト等のデータ信号（ＳＤ）は、ＤＶＩ送信器１０３に入力される。入力された信号（ＳＶ、ＳＤ）はＴＭＤＳエンコーダ群１０３＿５によって、映像信号（ＳＶ）の垂直ブランク期間ＶＢＰにデータ信号（ＳＤ）が多重される。
【００４９】
図４に、映像信号ＳＶが４８０Ｐ信号（プログレッシブ映像）に、データ信号ＳＤが多重される一例を示す。同図には、４８０Ｐの映像信号ＳＶの１フレーム画像が模式的に表されている。フレームの左端部が水平ブランク期間ＨＢＰであり、フレームの上端部が垂直ブランク期間ＶＢＰであり、残りの部分が有効画面ＥＳＡである。本例においては、上端部の垂直ブランク期間ＶＢＰにデータ信号ＳＤが多重化される。なお、垂直ブランク期間ＶＢＰの代わりに、垂直ブランク期間ＶＢＰにデータ信号ＳＤを多重してもよいことは既に述べた通りである。
【００５０】
さらに、データ信号ＳＤを、垂直ブランク期間ＶＢＰおよび水平ブランク期間ＨＢＰの両方に多重化してもよい。また、垂直ブランク期間ＶＢＰや水平ブランク期間ＨＢＰ以外の、例えば、ＲＧＢラインのどれか１本もしくは全ての信号ラインに、データ信号ＳＤを多重してもよい。
【００５１】
データ信号（ＳＤ）と同期信号が多重された映像信号成分（ＳＲｄ、ＳＢｅ）は、多重されていない映像信号成分（ＳＧ）と共に、ＴＭＤＳエンコード部（１０３＿５）でＴＭＤＳ信号（ＳＲｅ、ＳＢｅ、ＳＧｅ）に変換される。
【００５２】
変換された、ＴＭＤＳ信号（ＳＲｅ、ＳＢｅ、ＳＧｅ）は、データライン（１１４）を通じて、ＤＶＩ受信器（１０４）のＴＭＤＳデコード部（１０４＿５）に入力されて、そこでデコードされる。そして、映像信号（ＳＲｒ、ＳＢｒ、ＳＧｒ）とデータ信号（ＳＤｄｒ）と同期信号（Ｈ−Ｓｙｎｃ、Ｖ−Ｓｙｎｃ）に分離される。
【００５３】
分離された映像信号ＳＶｒ（ＳＢｒ、ＳＲｒ、ＳＧｒ）は、映像信号処理器１０５に入力されて、フォーマット変換や画質補正等の処理が施される。またデータ信号（ＳＤ））は、データデコーダ１０６のＣＰＵ等でデコードされてコンテンツ映像信号（Ｓｉ）に変換される。コンテンツ映像信号（Ｓｉ）は、合成器１０７によって、データ（Ｄ）と合成されて表示画像信号（Ｓｉｍ）が生成され、表示器１０８で合成画像が表示される。
【００５４】
図５に、表示器１０８に画面表示される合成画像の一例を示す。同図において、画面の下部に、コンテンツ映像信号Ｓｉに合成されたクローズドキャプション等の表示データＤの画像ＩＤを示す。本発明において、映像機器１００は、アナログ信号をデコードするものでもよい。また、ＤＶＣなどのＤＶフォーマットを取り扱うものでもよい。
【００５５】
（第２の実施の形態）
図６、および図７を参照して、本発明の第２の実施の形態２によるベースバンド映像伝送システムについて説明する。
図６に示すように、本例にかかるベースバンド映像伝送システムＢＴＳ２は、基本的に図１に示したベースバンド映像伝送システムＢＴＳ１に新たな機能要素を追加、あるいは置き替えられて構成される。具体的には、ベースバンド映像伝送システムＢＴＳ２における、映像機器１２０は、映像機器１００にＣＰＵ１２０２とＲＯＭ１２０３が追加されていると、共にＤＶＩ送信器１０３がＤＶＩ受信装置１２３に置き換えられている。ＲＯＭ１２０３は、ＩＥＥＥ１３９４規格に基づくＡＶコマンド等の機器制御情報を格納している。ＣＰＵ１２０２は、ＲＯＭ１２０３およびＤＶＩ送信器１０３に接続されて、ＲＯＭ１２０３に格納されている機器制御情報Ｉｃｎに基づいて、ＤＶＩ送信器１０３を制御する。
【００５６】
つまり、ＣＰＵ１２０２は、ＲＯＭ１２０３から供給される機器制御情報Ｉｃｎに基づいて、ＤＶＩ送信装置１２３の動作を制御する第１の制御信号Ｓｃｎ１を、ＤＶＩ送信器１０３に出力する。つまり、本実施の形態においては、第１の実施の形態におけるデータ信号ＳＤの代わりに第１の制御信号Ｓｃｎ１がＤＶＩ受信装置１２４に入力される。また、後ほど詳述するが、ＤＶＩ受信装置１２４からは、信号線１４６を介してディスプレイ１２１から送られてくる第２の制御信号Ｓｃｎ２が、ＣＰＵ１２０２に入力される。
【００５７】
さらに、ディスプレイ１２１は、ディスプレイ１０１のデータデコーダ１０６がＣＰＵ１２６と、外部のリモコン１３０からのリモコン波を受けるリモコン受光器１３１に置き替えられていると、共にＤＶＩ受信器１０４がＤＶＩ受信装置１２４に置き換えられている。
【００５８】
図７にＤＶＩ受信装置１２３とＤＶＩ受信装置１２４の構成を示す。ＤＶＩ受信装置１２３は、図２に示したＤＶＩ送信器１０３に、第１の制御インターフェース１４４が新たに設けられている。ＤＶＩ受信装置１２４も同様に、ＤＶＩ受信器１０４に第２の制御インターフェース１４５が新たに設けられている。第１の制御インターフェース１４４と第２の制御インターフェース１４５は、信号線１４６で接続されて、相互に、第１の制御信号Ｓｃｎ１と第２の制御信号Ｓｃｎ２を交換する。
【００５９】
以下に、ベースバンド映像伝送システムＢＴＳ１と共通な構成および動作についての説明を省き、ベースバンド映像伝送システムＢＴＳ２に固有の特徴に重点をおいて説明する。また、ＲＯＭ１２０３うちに格納されているＩＥＥＥ１３９４規格に基づくＡＶコマンド等の機器制御情報ＩｃｎがＣＰＵ１２０２を介して、第１の制御信号Ｓｃｎ１として、ＤＶＩ受信装置１２３のＤＶＩ送信器１０３に入力される。入力された機器制御情報Ｉｃｎは多重器１０３＿３あるいは多重器１０３＿４によって映像信号ＳＶ（赤色信号ＳＲ）の垂直ブランク期間ＶＢＰに多重される。
【００６０】
機器制御情報Ｉｃｎが多重された多重化赤色信号ＳＲｄは、ＴＭＤＳエンコーダ群１０３＿５でＴＭＤＳ信号（青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、赤色ＤＶＩ信号ＳＲｅ）に変換されて、データライン１１４を通してＤＶＩ受信装置１２４（ＤＶＩ受信器１０４）のＴＭＤＳデコーダ群１０４＿５に入力されて、デコードされる。その後、映像信号とデータ信号と同期信号に分離される。分離された映像信号は映像信号処理器１０５に入力されフォーマット変換や画質補正等の処理が行われる。機器制御情報ＩｃｎはＣＰＵ１２６でデコード／映像信号に変換され、合成器１０７で映像信号と合成されて、オンスクリーンメッセージＯＳＭとして表示器１０８で示される。
【００６１】
図８に、表示器１０８に示されるオンスクリーンメッセージＯＳＭの一例を示す。このオンスクリーンメッセージＯＳＭをみてユーザーは、リモコン１３０でコマンドを選択すると、選択に応じたリモコン信号Ｓｒｃがリモコン１３０から発せられる。リモコン信号Ｓｒｃは、リモコン受光器１３１で受信されて、さらにＣＰＵ１２６によって、第２の制御信号Ｓｃｎ２としてＤＶＩ受信装置１２４（ＤＶＩ受信器１０４に入力される。第２の制御信号Ｓｃｎ２はさらに、第２の制御インターフェース１４５を介して、ＤＶＩ受信装置１２３に送付され、第１の制御インターフェース１４４で受信され、ＣＰＵ１２０２に送付され、機器の制御が実行される。
【００６２】
また、図９に示すような機器が、ディスプレイ１２１にＩＥＥＥ１３９４規格に基づいて接続される場合でも、セットトップボックス（ＳＴＢ）１５１が、ＩＥＥＥ１３９４規格で接続されているＤＶＨＳ１５２やＤＶＤ−ＲＡＭ１５３等から発せられるＡＶコマンドを読み取り、セットトップボックス１５１でデコードしている映像機器の制御情報をディスプレイ１２１に送付することにより、ＤＶＩで接続されている機器のみでなくその他の機器もディスプレイ１２１から制御するできる。図９に示す例においては、ＩＥＥＥ１３９４規格で接続されているＤＶＨＳ１５２をディスプレイ１２１で制御できる。
【００６３】
以上のように本発明によれば、映像信号とデータ信号や機器制御信号を時分割多重して伝送する信号伝送システムによって、クローズドキャプションやテレテキストの合成をＤＶＩ接続で実現することが可能となる。また、ディスプレイに接続されている機器やその機器にＩＥＥＥ１３９４規格等に基づいて接続される機器の制御も可能となり、優れたユーザーインターフェースを提供できる。
【００６４】
以上のように、この発明は、ＤＶＩ規格に適合する信号伝送システムを利用したあらゆるＡＶ機器に用いることができる。さらに、クライアントからホストを制御するＡＶ機器に用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるベースバンド映像伝送システムの構成を示すブロック図である。
【図２】図１に示した映像機器およびディスプレイの詳細な構成を示すブロック図である。
【図３】図２に示したＤＶＩ送信器およびＤＶＩ受信器において観察される種々な信号の処理状態を表すタイミングチャートである。
【図４】図１に示した多重器によって、映像信号にデータ信号が多重される位置を示す模式図である。
【図５】図１に示した表示装置で表示される画面の一例を示す模式図である。
【図６】本発明の第２の実施の形態にかかるベースバンド映像伝送システムの構成を示すブロック図である。
【図７】図６に示したＤＶＩ受信装置およびＤＶＩ受信装置の構成を示すブロック図である。
【図８】図６に示した表示装置で表示される画面の一例を示す模式図である。
【図９】図６に示したディスプレイに、ＩＥＥＥ１３９４規格に基づいてＡＶ機器を接続した一例を示す模式図である。
【図１０】図６に示した表示装置で表示される画面の、図８に示した例とは異なる例を示す模式図である。
【図１１】従来の信号伝送システムの構成を示すブロック図である。
【符号の説明】
ＢＴＳ１、ＢＴＳ２ ベースバンド映像伝送システム
１００、１２０ 映像機器
１０１、１２１ 受信側のディスプレイ
１００１ トランスポートデコーダ
１０２ ＭＰＥＧデコーダ
１０３、１２３ ＤＶＩ送信器
１０３＿１ 制御器
１０３＿２ メモリ
１０３＿３ 多重器
１０３＿４ 多重器
１０３＿５ ＴＭＤＳエンコーダ群
１０３＿５ｂ、１０３＿５ｇ、１０３＿５ｒ ＴＭＤＳエンコーダ
１０４、１２４ ＤＶＩ受信器
１０４＿１ 制御器
１０４＿２ メモリ
１０４＿５ ＴＭＤＳデコーダ群
１０４＿５ｂ、１０４＿５ｇ、１０４＿５ｒ ＴＭＤＳデコーダ
１０５ 映像信号処理器
１０６ データデコーダ
１０７ 合成器
１０８ 表示器
１０９ ＤＶＩケーブル
１１４ データライン
１１４＿１、１１４＿２、１１４＿３ 信号線
１１５ クロックライン
１４４ 第１の制御インターフェース
１４５ 第２の制御インターフェース
１５０ ディスプレイ
１５１ ＳＴＢ
１５２ ＤＶＨＳ
１５３ ＤＶＤ−ＲＡＭ
ＳＴＳｃ 信号伝送システム
１２０２ ＣＰＵ
１２０３ ＲＯＭ
１３０ リモコン
１３１ リモコン受光器
２６０１〜２６０３ ＴＭＤＳエンコーダ／シリアライザ
２６０４〜２６０６ ＴＭＤＳデコーダ／リカバリー
【発明の属する技術分野】
本発明は、映像信号と共に音声信号および制御信号を伝送できるＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格に適合する信号伝送システムに関するものであり、さらに詳述すれば、このような信号伝送を管理する制御信号およびベースバンド映像伝送システムに関する。
【０００２】
【従来の技術】
図１１に、従来のＤＶＩ規格に基づく、信号伝送システムの構成を示す。同図において、符号２６０１、２６０２、および２６０３は、送信側に設けられたトランジション・ミニマイズド・ディファレンシャル・シグナリング（以降「ＴＭＤＳ」と略称する）・エンコーダ／シリアライザを示す。そして、符号２６０４、２６０５、および２６０６は、受信側に設けられたＴＭＤＳデコーダ／リカバリーを示す。
【０００３】
同図に示すように、従来の信号伝送システムＳＴＳｃにおいては、赤、緑、および青のコンポーネント信号ＳＲ、ＳＧ、およびＳＢが、それぞれ、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３に入力される。そして、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれは、入力されたコンポーネント信号ＳＲ、ＳＧ、およびＳＢをＴＭＤＳエンコードし、シリアライズして得られるシリアル信号を伝送路ＴＰｃに送出する。そして、受信側では、受信したシリアライズ信号をＴＭＤＳデコーダ／リカバリー２６０４、２６０５、および２６０６のそれぞれでＴＭＤＳデコードし、リカバーしてコンポーネント信号ＳＲ、ＳＧ、およびＳＢを復元する。
【０００４】
データイネーブル信号ＤＥは、コンポーネント信号ＳＲ、ＳＧ、およびＳＢのそれぞれが存在する期間を示す信号で、ＨＩＧＨアクティブである。例えば、データイネーブル信号ＤＥがＬＯＷとなる期間は、映像の水平同期信号期間あるいは垂直同期信号期間と同一である。また制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３の４種類がリザーブされているが、現在のＤＶＩ規格においては、未使用である。具体的には、制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３のレベルは常時０である。
【０００５】
送信側のＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれでは、８ビットで入力された映像信号（ＳＲ、ＳＧ、およびＳＢ）を１０ビットに変換し、それをシリアライズして伝送路ＴＰに送出する。８ビット／１０ビット変換の目的は、データの変化点を少なくして高速伝送に適した形にするためである。またＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれでは、２ビットの制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３のそれぞれを１０ビットに変換して伝送路に送出する。
【０００６】
また、ＴＭＤＳエンコーダ／シリアライザ２６０１、２６０２、および２６０３のそれぞれは、データイネーブル信号ＤＥも合わせてエンコード、シリアライズして、シリアルデータとして、伝送路ＴＰに送出する。
受信側のＴＭＤＳデコーダ／リカバリーでは、伝送路から受け取った１０ビットのシリアルデータをそれぞれ８ビットの赤、緑、および緑のコンポーネント信号ＳＲ、ＳＧ、およびＳＢ、データイネーブル信号ＤＥ、および２ビットの制御信号ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、およびＣＴＬ３にデコードして展開する。
【０００７】
【発明が解決しようとする課題】
しかしながら、ＤＶＩ規格は映像信号のみを伝送する規格であるために、従来の信号伝送システムにおいては、クローズドキャプションやテレテキストや文字放送などの情報や、ホストの制御情報や接続情報などの伝送を可能にする快適なユーザーインターフェースを提供するものではない。
よって、本発明は、映像信号と共にクローズドキャプションやテレテキストを伝送できると共に、さらにホストを制御する制御信号伝送できる、ＤＶＩ規格に適合する信号伝送システムを提供することを目的とする。
【０００８】
【課題を解決するための手段および発明の効果】
本発明は、上記のような目的を達成するために、本発明にかかる、ＤＶＩ規格に基づいて映像信号をベースバンドで伝送するベースバンド映像伝送システムは、
映像信号のコンポーネントビデオ信号の少なくとも１つのブランキング期間に、映像以外を表すデータ信号を多重してＤＶＩ信号を生成する送信装置と、
前記ＤＶＩ信号を受信して、当該受信したＤＶＩ信号から前記データ信号を抽出する受信装置を備える。
【０００９】
上述のように、本発明おいては、ＤＶＩ規格に適合する信号伝送システムを利用したあらゆるＡＶ機器に映像以外のデータを送信して利用できる。さらに、クライアントであるＡＶ機器によって、ホストを制御ができる。
【００１０】
【発明の実施の形態】
本発明をより詳細に説述するために、添付の図面にしたがってこれを説明する。
（第１の実施の形態）
図１、図２、図３、および図４を参照して、本発明の第１の実施の形態にかかるベースバンド映像伝送システムについて説明する。
図１に示すように、本実施の形態にかかるベースバンド映像伝送システムＢＴＳ１は、送信側の映像機器１００、受信側のディスプレイ１０１、および両者を接続するＤＶＩケーブル１０９に大別される。
映像機器１００は、トランスポートデコーダ１００１、ＭＰＥＧデコーダ１０２、およびＤＶＩ送信器１０３を含む。ディスプレイ１０１は、ＤＶＩ受信器１０４、映像信号処理器１０５、データデコーダ１０６、合成器１０７、および表示器１０８を含む。
【００１１】
映像機器１００においては、トランスポートデコーダ１００１は、外部のコンテンツデータ源（図示せず）から入力されるトランスポートストリームＴＳをデコードして、ＭＰＥＧコンテンツデータＳＣおよびデータ信号ＳＤを生成する。
なお、データ信号ＳＤにはクローズドキャプションやテレテキスト等のコンテンツ以外の情報が含まれる。
【００１２】
ＭＰＥＧデコーダ１０２は、トランスポートデコーダ１００１から入力される生成されたＭＰＥＧコンテンツデータＳＣをデコードして、映像信号ＳＶと同期信号Ｈ／Ｖ／ＣＬＫを抽出する。なお、同期信号Ｈ／Ｖ／ＣＬＫには、水平同期信号Ｈ−Ｓｙｎｃ、垂直同期信号Ｖ−Ｓｙｎｃ、および映像機器１００のシステムクロックＣＬＫが含まれる。
【００１３】
ＤＶＩ送信器１０３は、ＭＰＥＧデコーダ１０２で抽出された映像信号ＳＶおよび同期信号Ｈ／Ｖ／ＣＬＫと、トランスポートデコーダ１００１から出力されたデータ信号ＳＤに対してＤＶＩ規格に基づく多重化処理を施して、ＤＶＩ信号Ｓｄｖｉを生成する。生成されたＤＶＩ信号Ｓｄｖｉは、ＤＶＩケーブル１０９を介してディスプレイ１０１に伝送される。
【００１４】
一方、ディスプレイ１０１においては、ＤＶＩ受信器１０４は、ＤＶＩケーブル１０９を介して入力されるＤＶＩ信号Ｓｄｖｉを分解して、映像信号ＳＶ、同期信号Ｈ／Ｖ／ＣＬＫ、およびデータ信号ＳＤを再生する。 データデコーダ１０６は、ＤＶＩ受信器１０４から出力される同期信号Ｈ／Ｖ／ＣＬＫに基づいて、データ信号ＳＤをデコードしてクローズドキャプションやテレテキスト等の表示データＤを再生する。
【００１５】
映像信号処理器１０５も、同様に、同期信号Ｈ／Ｖ／ＣＬＫに基づいて、ＤＶＩ受信器１０４から入力される映像信号ＳＶに基づいて、コンテンツ映像信号Ｓｉを生成する。
【００１６】
合成器１０７は、映像信号処理器１０５から入力されるコンテンツ映像信号Ｓｉと、データデコーダ１０６から入力される表示データＤを合成して、表示画像信号Ｓｉｍを生成する。表示器１０８は、表示画像信号Ｓｉｍに基づいて、コンテンツに表示データが多重化された映像を提示する。
なお、説明の便宜上、ＤＶＩ受信器１０４で再生された映像信号ＳＶおよびデータ信号ＳＤを、それぞれ再生映像信号ＳＶｒおよび再生データ信号ＳＤｒと称して、映像機器１００で処理される元の映像信号ＳＶおよびデータ信号ＳＤと識別するものとする。
【００１７】
次に図２を参照して、ＤＶＩ送信器１０３およびＤＶＩ受信器１０４について、さらに詳しく説明する。ＤＶＩ送信器１０３とＤＶＩ受信器１０４を接続するＤＶＩケーブル１０９は、３本の信号線１１４＿１、１１４＿２、および１１４＿３を含むデータライン１１４と、１本のクロックライン１１５に大別される。
【００１８】
ＤＶＩ送信器１０３は、制御器１０３＿１、メモリ１０３＿２、多重器１０３＿３、多重器１０３＿４、およびＴＭＤＳエンコーダ群１０３＿５を含む。ＴＭＤＳエンコーダ群１０３＿５は、３つのＴＭＤＳエンコーダ１０３＿５ｂ、ＴＭＤＳエンコーダ１０３＿５ｇ、ＴＭＤＳエンコーダ１０３＿５ｒを含む。
【００１９】
多重器１０３＿３および多重器１０３＿４は、それぞれ、２つの入力ポートと１つの入力ポートを有し、入力ポートに入力される２つの信号を多重化して１つの信号として、出力ポートから出力する。なお、多重器１０３＿３の入力ポートの１つには、ＭＰＥＧデコーダ１０２から出力される映像信号ＳＶを構成する赤色のコンポーネント信号ＳＲ（以降、「赤色信号ＳＲ」と略称する）が入力される。そして、多重器１０３＿４には、映像信号ＳＶを構成する青色のコンポーネント信号ＳＢ（以降、「青色信号ＳＢ」と略称する）が入力される。
【００２０】
制御器１０３＿１は、ＭＰＥＧデコーダ１０２から入力される同期信号Ｈ／Ｖ／ＣＬＫに基づいて、メモリ１０３＿２の読込および読出を制御する第１の制御信号ＳＥＮ１および、多重器１０３＿３の動作を制御する第２の制御信号ＳＥＮ２を生成する。
【００２１】
メモリ１０３＿２は、第１の制御信号ＳＥＮ１に基づいて、トランスポートデコーダ１００１から出力されるデータ信号ＳＤを所定のタイミングで格納すると共に、多重器１０３＿３のもう一方の入力ポートに出力する。
【００２２】
多重器１０３＿３は、第２の制御信号ＳＥＮ２に基づいて、赤色信号ＳＲとデータ信号ＳＤを多重化して、多重化赤色信号ＳＲｄを生成すると共に、当該多重化赤色信号ＳＲｄをＴＭＤＳエンコーダ１０３＿５ｒに出力する。
【００２３】
多重器１０３＿４のもう一方の入力ポートには、ＭＰＥＧデコーダ１０２から出力される同期信号Ｈ／Ｖ／ＣＬＫのうち水平同期信号Ｈ−Ｓｙｎｃと垂直同期信号Ｖ−Ｓｙｎｃが入力される。そして、多重器１０３＿４は、青色信号ＳＢと水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃを多重化して、多重化青色信号ＳＢｓを生成して、ＴＭＤＳエンコーダ１０３＿５ｂに出力する。
【００２４】
なお、ＭＰＥＧデコーダ１０２から出力される映像信号ＳＶを構成する緑色のコンポーネント信号ＳＧ（以降、「緑色信号ＳＧ」と略称する）は、直接ＴＭＤＳエンコーダ１０３＿５ｇに出力される。
【００２５】
ＴＭＤＳエンコーダ群１０３＿５においては、ＴＭＤＳエンコーダ１０３＿５ｂは多重化青色信号ＳＢｓをエンコードして、青色ＤＶＩ信号ＳＢｅを生成する。ＴＭＤＳエンコーダ１０３＿５ｇは、緑色信号ＳＧをエンコードして、緑色ＤＶＩ信号ＳＧｅを生成する。ＴＭＤＳエンコーダ１０３＿５ｒは、多重化赤色信号ＳＲｄをエンコードして、赤色ＤＶＩ信号ＳＲｅを生成する。そして、ＴＭＤＳエンコーダ群１０３＿５から、青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅが、ＤＶＩ映像信号ＳＶｅ（図示せず）としてデータライン１１４に出力される。また、システムクロックＣＬＫはクロックライン１１５に出力される。ＤＶＩ映像信号ＳＶｅとシステムクロックＣＬＫはＤＶＩ信号Ｓｄｖｉを形成している。
【００２６】
ＤＶＩ受信器１０４は、制御器１０４＿１、メモリ１０４＿２、およびＴＭＤＳデコーダ群１０４＿５を含む。ＴＭＤＳデコーダ群１０４＿５は、３つのＴＭＤＳデコーダ１０４＿５ｂ、ＴＭＤＳデコーダ１０４＿５ｇ、およびＴＭＤＳデコーダ１０４＿５ｒを含む。
【００２７】
ＴＭＤＳデコーダ１０４＿５ｂには、信号線１１４＿１を介して、ＤＶＩ送信器１０３のＴＭＤＳエンコーダ１０３＿５ｂから出力されるＤＶＩ信号Ｓｄｖｉを構成する青色ＤＶＩ信号ＳＢｅが入力される。ＴＭＤＳデコーダ１０４＿５ｂは、青色ＤＶＩ信号ＳＢｅをデコードして、青色信号ＳＢと水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃを再生する。再生された青色信号ＳＢ（以降、「再生青色信号ＳＢｒ」と称する）は、映像信号ＳＶの一部として映像信号処理器１０５に出力され、水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−ＳｙｎｃはＤＶＩ送信器１０３から入力されるシステムクロックＣＬＫに多重されて、同期信号Ｈ／Ｖ／ＣＬＫが再生される。
【００２８】
ＴＭＤＳデコーダ１０４＿５ｇには、信号線１１４＿２を介して、ＴＭＤＳエンコーダ１０３＿５ｇから出力される緑色ＤＶＩ信号ＳＧｅが入力される。ＴＭＤＳデコーダ１０４＿５ｇは、緑色ＤＶＩ信号ＳＧｅをデコードして、緑色信号ＳＧを再生する。そして、再生された緑色信号ＳＧ（以降、「再生緑色信号ＳＧｒ」と称する）は、映像信号ＳＶの一部として、映像信号処理器１０５に出力する。
【００２９】
ＴＭＤＳデコーダ１０４＿５ｒには、信号線１１４＿３を介して、ＴＭＤＳエンコーダ１０３＿５ｒから出力される赤色ＤＶＩ信号ＳＲｅが入力される。ＴＭＤＳデコーダ１０４＿５ｒは、赤色ＤＶＩ信号ＳＲｅをデコードして、赤色信号ＳＲとデータ信号ＳＤを再生する。再生された赤色信号ＳＲ（以降、「再生赤色信号ＳＲｒ」と称する）は映像信号ＳＶの一部として映像信号処理器１０５に出力される。なお、再生青色信号ＳＢｒ、再生緑色信号ＳＧｒ、および再生データ信号ＳＤｒを合わせて、再生映像信号ＳＶｒと称する。
【００３０】
一方、ＴＭＤＳデコーダ１０４＿５ｒで再生されたデータ信号ＳＤ（以降、「仮再生データ信号ＳＤ’」と称する）はメモリ１０４＿２に出力される。
制御器１０４＿１は、ＤＶＩ送信器１０３から入力されるシステムクロックＣＬＫに、ＴＭＤＳデコーダ１０４＿５ｂから出力された水平同期信号Ｈ−Ｓｙｎｃおよび垂直同期信号Ｖ−Ｓｙｎｃが多重されて復元された同期信号Ｈ／Ｖ／ＣＬＫに基づいて、メモリ１０４＿２の読込および読出を制御する第３の制御信号ＳＥＮ３を生成する。
メモリ１０４＿２は、第３の制御信号ＳＥＮ３に基づいて、仮再生データ信号ＳＤ’を所定のタイミングで格納すると共に、再生データ信号ＳＤｒとしてデータデコーダ１０６に出力する。
【００３１】
次に、図３に示すタイミングチャートを参照して、上述のＤＶＩ送信器１０３およびＤＶＩ受信器１０４におけるＤＶＩ信号の送受信動作について詳しく説明する。同図において、縦軸は映像信号ＳＶ、データ信号ＳＤ、ＤＶＩ映像信号ＳＶｅ、再生データ信号ＳＤｒ、および再生映像信号ＳＶｒの強度を模式的に表し、横軸は時刻（つまり、タイミング）を表している。なお、本例においては、ＤＶＩ送信器１０３に入力される映像信号ＳＶは、時刻ｔ３から時刻ｔ４の間にｎ番目（ｎは任意の自然数）のフレーム画像Ｆｎを搬送し、時刻ｔ７から時刻ｔ８の間に、ｎ＋１番目のフレーム画像Ｆｎ＋１を搬送している。なお、時刻ｔ５から時刻ｔ６の間は、フレーム画像Ｆｎとフレーム画像Ｆｎ＋１との間の垂直ブランク期間ＶＢＰである。
【００３２】
データ信号ＳＤは、時刻ｔ０から時刻ｔ２の間は情報Ａを搬送し、時刻ｔ２から時刻ｔ６の間は情報Ｂを搬送し、時刻ｔ６から情報Ｃの搬送を開始する。図３においては、信号間の処理タイミングの関係を分かり易くするために、データ信号ＳＤの情報Ａ、情報Ｂ、および情報Ｃに対応する成分をそれぞれ、ＳＤ（Ａ）、ＳＤ（Ｂ）、ＳＤ（Ｃ）、ＳＤｄ（Ａ）、ＳＤｄ（Ｂ）、およびＳＤｄ（Ｃ）と表している。そして、映像信号ＳＶのフレーム画像Ｆｎおよびフレーム画像Ｆｎ＋１に対応する成分を、それぞれ、ＳＶ（Ｆｎ）およびＳＶ（Ｆｎ＋１）と表している。
【００３３】
このような入力信号（映像信号ＳＶおよびデータ信号ＳＤ）に対する、時刻ｔ２以降の処理を例に、ＤＶＩ送信器１０３の動作について述べる。制御器１０３＿１は、先ず、時刻ｔ２に、第１の制御信号ＳＥＮ１によって、メモリ１０３＿２を制御して、情報Ｂのデータ信号ＳＤの蓄積を開始させる。そして、制御器１０３＿１は、第１の制御信号ＳＥＮ１によって、遅くとも時刻ｔ５から時刻ｔ６の間に、メモリ１０３＿２に蓄積データ信号ＳＤｄ（ＳＤ（Ｂ））を多重器１０３＿３に出力させる。さらに、制御器１０３＿１は、第２の制御信号ＳＥＮ２によって、時刻ｔ５から時刻ｔ６の間に、多重器１０３＿３に多重化赤色信号ＳＲｄ（ＳＤ（Ｂ））をＴＭＤＳエンコーダ１０３＿５ｒに出力させる。
【００３４】
同様に、制御器１０３＿１は、時刻ｔ６に、第１の制御信号ＳＥＮ１によって、メモリ１０３＿２に情報Ｃのデータ信号ＳＤの蓄積を開始させ、遅くとも時刻ｔ９から時刻ｔ１０（図示せず）に、多重器１０３＿３から蓄積データ信号ＳＤｄ（ＳＤ（Ｃ））を出力させる。さらに、第２の制御信号ＳＥＮ２によって、時刻ｔ９から時刻ｔ１０の間に、多重器１０３＿３から多重化赤色信号ＳＲｄ（ＳＤ（Ｃ））を出力させる。
【００３５】
上述の如く、青色信号ＳＢ、赤色信号ＳＲ、および赤色信号ＳＲの何れかにデータ信号ＳＤが多重化された映像信号ＳＶ（多重化青色信号ＳＢｓ、緑色信号ＳＧ、多重化赤色信号ＳＲｄ）は、ＴＭＤＳエンコーダ群１０３＿５によってエンコードされてＤＶＩ映像信号ＳＶｅとして、ＤＶＩ受信器１０４に送信される。
上述のようにＤＶＩ映像信号ＳＶｅとシステムクロックＣＬＫを合わせてＤＶＩ信号Ｓｄｖｉが形成される。
【００３６】
つまり、本例においては、外部のコンテンツデータ源から入力されたデータ信号ＳＤは、先ずメモリ１０３＿２に蓄えられられる。そして、蓄積されたデータ信号ＳＤは、蓄積データ信号ＳＤｄとして、映像信号ＳＶの垂直ブランク期間ＶＢＰ（時刻ｔ５〜時刻ｔ６／時刻ｔ９〜時刻ｔ１０）に多重器１０３＿３に出力され、映像信号ＳＶの一部である赤色信号ＳＲに多重化されて多重化赤色信号ＳＲｄとしてＴＭＤＳエンコーダ１０３＿５ｒに出力される。
【００３７】
なお、蓄積データ信号ＳＤｄが多重化される映像信号ＳＶは赤色信号ＳＲに限定されるものではなく、青色信号ＳＢでも、青色信号ＳＢでもよい。また、蓄積データ信号ＳＤｄが映像信号ＳＶに多重化される期間は垂直ブランク期間ＶＢＰに限定されるものではなく、水平ブランク期間ＨＢＰであってもよい。
【００３８】
次に、時刻ｔ２以降の、ＤＶＩ受信器１０４における処理について、詳しく述べる。なお、映像信号ＳＶがＤＶＩ送信器１０３で処理されて生成されるＤＶＩ信号Ｓｄｖｉが送信されて、ＤＶＩ受信器１０４が受信した後に種々な処理を施す間に若干であるが時間が経過している。故に、厳密言えば、図３に示す各時刻は、ＤＶＩ送信器１０３における映像信号ＳＶ、データ信号ＳＤ、およびＤＶＩ映像信号ＳＶｅに関するものと、ＤＶＩ受信器１０４における再生データ信号ＳＤｒと再生映像信号ＳＶｒに関するものとは異なる。しかしながら、その差は微細であると共に、送受信間ではそれぞれにおける処理のタイミングが所定の関係に保たれていればよい。よって、本明細書においては、図３に示す各時刻は、ＤＶＩ送信器１０３およびＤＶＩ受信器１０４における処理のタイミングの対応関係を示すものとして説明する。
【００３９】
時刻ｔ２には、時刻ｔ１に開始した、ＤＶＩ映像信号ＳＶｅ（赤色ＤＶＩ信号ＳＲｅ）に含まれる蓄積データ信号ＳＤｄ（Ａ）のＴＭＤＳデコーダ１０４＿５ｒによる伸張が継続している。
【００４０】
そして、時刻ｔ３には、ＴＭＤＳデコーダ群１０４＿５による、青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅのデーコードが開始されて、再生青色信号ＳＢｒ、再生緑色信号ＳＧｒ、および再生赤色信号ＳＲｒが生成されて、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ））の出力が開始される。
【００４１】
時刻ｔ４には、蓄積データ信号ＳＤｄ（Ａ）の伸張は継続しているが、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ））の出力は完了する。
【００４２】
時刻ｔ５には、蓄積データ信号ＳＤｄ（Ａ）の伸張は終了する一方、蓄積データ信号ＳＤｄ（Ｂ）の伸張が開始する。
【００４３】
時刻ｔ６には、時刻ｔ５に開始した蓄積データ信号ＳＤｄ（Ｂ）の伸張が継続しているが、データ信号ＳＤに関しては、ＶＩ映像信号ＳＶｅ（赤色ＤＶＩ信号ＳＲｅ）に含まれる蓄積データ信号ＳＤｄ（Ｂ）のＴＭＤＳデコーダ１０４＿５ｒによる伸張が継続している。
【００４４】
時刻ｔ７には、再生映像信号ＳＶｒ（ＳＶ（Ｆｎ＋１））の出力が開始し、時刻ｔ８に完了する。
【００４５】
そして、時刻ｔ９に、蓄積データ信号ＳＤｄ（Ｂ）の伸張が完了して、蓄積データ信号ＳＤｄ（Ｃ）の伸張が開始される。
【００４６】
上述の如く、青色信号ＳＢ、赤色信号ＳＲ、および赤色信号ＳＲの何れかにデータ信号ＳＤが多重化された映像信号ＳＶ（多重化青色信号ＳＢｓ、緑色信号ＳＧ、多重化赤色信号ＳＲｄ）は、ＴＭＤＳエンコーダ群１０３＿５によってエンコードされてＤＶＩ映像信号ＳＶｅとして、ＤＶＩ受信器１０４に送信される。
【００４７】
つまり、本例においては、ＤＶＩ送信器１０３から送信されたＤＶＩ信号ＳｄｖｉのＤＶＩ映像信号ＳＶｅ（ＴＭＤＳエンコードされた青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、および赤色ＤＶＩ信号ＳＲｅ）は、ＴＭＤＳデコーダ群１０４＿５でデコードされて、ＤＶＩ映像信号ＳＶｅの垂直ブランク期間ＶＢＰ（水平ブランク期間ＨＢＰ）に挿入されていた蓄積データ信号ＳＤｄ（データ信号ＳＤ）が分離および伸張される。そして、伸張された再生蓄積データ信号ＳＤｄｒは、伸張と同時にメモリ１０４＿２に蓄積されて、元のデータ信号ＳＤが復元される。
【００４８】
上述にように、本発明においては、入力されるトランスポートストリームデータ（ＴＳ）は、トランスポートデコーダ１００１で映像データ（ＭＰＥＧコンテンツデータＳＣ）とデータ信号（データ信号ＳＤ）に分離される。分離された映像データ（ＭＰＥＧコンテンツデータＳＣ）は、ＭＰＥＧデコーダ１０２で、デコードされて映像信号ＳＶが生成される。映像信号（ＳＶ）と、分離されたクローズドキャプションやテレテキスト等のデータ信号（ＳＤ）は、ＤＶＩ送信器１０３に入力される。入力された信号（ＳＶ、ＳＤ）はＴＭＤＳエンコーダ群１０３＿５によって、映像信号（ＳＶ）の垂直ブランク期間ＶＢＰにデータ信号（ＳＤ）が多重される。
【００４９】
図４に、映像信号ＳＶが４８０Ｐ信号（プログレッシブ映像）に、データ信号ＳＤが多重される一例を示す。同図には、４８０Ｐの映像信号ＳＶの１フレーム画像が模式的に表されている。フレームの左端部が水平ブランク期間ＨＢＰであり、フレームの上端部が垂直ブランク期間ＶＢＰであり、残りの部分が有効画面ＥＳＡである。本例においては、上端部の垂直ブランク期間ＶＢＰにデータ信号ＳＤが多重化される。なお、垂直ブランク期間ＶＢＰの代わりに、垂直ブランク期間ＶＢＰにデータ信号ＳＤを多重してもよいことは既に述べた通りである。
【００５０】
さらに、データ信号ＳＤを、垂直ブランク期間ＶＢＰおよび水平ブランク期間ＨＢＰの両方に多重化してもよい。また、垂直ブランク期間ＶＢＰや水平ブランク期間ＨＢＰ以外の、例えば、ＲＧＢラインのどれか１本もしくは全ての信号ラインに、データ信号ＳＤを多重してもよい。
【００５１】
データ信号（ＳＤ）と同期信号が多重された映像信号成分（ＳＲｄ、ＳＢｅ）は、多重されていない映像信号成分（ＳＧ）と共に、ＴＭＤＳエンコード部（１０３＿５）でＴＭＤＳ信号（ＳＲｅ、ＳＢｅ、ＳＧｅ）に変換される。
【００５２】
変換された、ＴＭＤＳ信号（ＳＲｅ、ＳＢｅ、ＳＧｅ）は、データライン（１１４）を通じて、ＤＶＩ受信器（１０４）のＴＭＤＳデコード部（１０４＿５）に入力されて、そこでデコードされる。そして、映像信号（ＳＲｒ、ＳＢｒ、ＳＧｒ）とデータ信号（ＳＤｄｒ）と同期信号（Ｈ−Ｓｙｎｃ、Ｖ−Ｓｙｎｃ）に分離される。
【００５３】
分離された映像信号ＳＶｒ（ＳＢｒ、ＳＲｒ、ＳＧｒ）は、映像信号処理器１０５に入力されて、フォーマット変換や画質補正等の処理が施される。またデータ信号（ＳＤ））は、データデコーダ１０６のＣＰＵ等でデコードされてコンテンツ映像信号（Ｓｉ）に変換される。コンテンツ映像信号（Ｓｉ）は、合成器１０７によって、データ（Ｄ）と合成されて表示画像信号（Ｓｉｍ）が生成され、表示器１０８で合成画像が表示される。
【００５４】
図５に、表示器１０８に画面表示される合成画像の一例を示す。同図において、画面の下部に、コンテンツ映像信号Ｓｉに合成されたクローズドキャプション等の表示データＤの画像ＩＤを示す。本発明において、映像機器１００は、アナログ信号をデコードするものでもよい。また、ＤＶＣなどのＤＶフォーマットを取り扱うものでもよい。
【００５５】
（第２の実施の形態）
図６、および図７を参照して、本発明の第２の実施の形態２によるベースバンド映像伝送システムについて説明する。
図６に示すように、本例にかかるベースバンド映像伝送システムＢＴＳ２は、基本的に図１に示したベースバンド映像伝送システムＢＴＳ１に新たな機能要素を追加、あるいは置き替えられて構成される。具体的には、ベースバンド映像伝送システムＢＴＳ２における、映像機器１２０は、映像機器１００にＣＰＵ１２０２とＲＯＭ１２０３が追加されていると、共にＤＶＩ送信器１０３がＤＶＩ受信装置１２３に置き換えられている。ＲＯＭ１２０３は、ＩＥＥＥ１３９４規格に基づくＡＶコマンド等の機器制御情報を格納している。ＣＰＵ１２０２は、ＲＯＭ１２０３およびＤＶＩ送信器１０３に接続されて、ＲＯＭ１２０３に格納されている機器制御情報Ｉｃｎに基づいて、ＤＶＩ送信器１０３を制御する。
【００５６】
つまり、ＣＰＵ１２０２は、ＲＯＭ１２０３から供給される機器制御情報Ｉｃｎに基づいて、ＤＶＩ送信装置１２３の動作を制御する第１の制御信号Ｓｃｎ１を、ＤＶＩ送信器１０３に出力する。つまり、本実施の形態においては、第１の実施の形態におけるデータ信号ＳＤの代わりに第１の制御信号Ｓｃｎ１がＤＶＩ受信装置１２４に入力される。また、後ほど詳述するが、ＤＶＩ受信装置１２４からは、信号線１４６を介してディスプレイ１２１から送られてくる第２の制御信号Ｓｃｎ２が、ＣＰＵ１２０２に入力される。
【００５７】
さらに、ディスプレイ１２１は、ディスプレイ１０１のデータデコーダ１０６がＣＰＵ１２６と、外部のリモコン１３０からのリモコン波を受けるリモコン受光器１３１に置き替えられていると、共にＤＶＩ受信器１０４がＤＶＩ受信装置１２４に置き換えられている。
【００５８】
図７にＤＶＩ受信装置１２３とＤＶＩ受信装置１２４の構成を示す。ＤＶＩ受信装置１２３は、図２に示したＤＶＩ送信器１０３に、第１の制御インターフェース１４４が新たに設けられている。ＤＶＩ受信装置１２４も同様に、ＤＶＩ受信器１０４に第２の制御インターフェース１４５が新たに設けられている。第１の制御インターフェース１４４と第２の制御インターフェース１４５は、信号線１４６で接続されて、相互に、第１の制御信号Ｓｃｎ１と第２の制御信号Ｓｃｎ２を交換する。
【００５９】
以下に、ベースバンド映像伝送システムＢＴＳ１と共通な構成および動作についての説明を省き、ベースバンド映像伝送システムＢＴＳ２に固有の特徴に重点をおいて説明する。また、ＲＯＭ１２０３うちに格納されているＩＥＥＥ１３９４規格に基づくＡＶコマンド等の機器制御情報ＩｃｎがＣＰＵ１２０２を介して、第１の制御信号Ｓｃｎ１として、ＤＶＩ受信装置１２３のＤＶＩ送信器１０３に入力される。入力された機器制御情報Ｉｃｎは多重器１０３＿３あるいは多重器１０３＿４によって映像信号ＳＶ（赤色信号ＳＲ）の垂直ブランク期間ＶＢＰに多重される。
【００６０】
機器制御情報Ｉｃｎが多重された多重化赤色信号ＳＲｄは、ＴＭＤＳエンコーダ群１０３＿５でＴＭＤＳ信号（青色ＤＶＩ信号ＳＢｅ、緑色ＤＶＩ信号ＳＧｅ、赤色ＤＶＩ信号ＳＲｅ）に変換されて、データライン１１４を通してＤＶＩ受信装置１２４（ＤＶＩ受信器１０４）のＴＭＤＳデコーダ群１０４＿５に入力されて、デコードされる。その後、映像信号とデータ信号と同期信号に分離される。分離された映像信号は映像信号処理器１０５に入力されフォーマット変換や画質補正等の処理が行われる。機器制御情報ＩｃｎはＣＰＵ１２６でデコード／映像信号に変換され、合成器１０７で映像信号と合成されて、オンスクリーンメッセージＯＳＭとして表示器１０８で示される。
【００６１】
図８に、表示器１０８に示されるオンスクリーンメッセージＯＳＭの一例を示す。このオンスクリーンメッセージＯＳＭをみてユーザーは、リモコン１３０でコマンドを選択すると、選択に応じたリモコン信号Ｓｒｃがリモコン１３０から発せられる。リモコン信号Ｓｒｃは、リモコン受光器１３１で受信されて、さらにＣＰＵ１２６によって、第２の制御信号Ｓｃｎ２としてＤＶＩ受信装置１２４（ＤＶＩ受信器１０４に入力される。第２の制御信号Ｓｃｎ２はさらに、第２の制御インターフェース１４５を介して、ＤＶＩ受信装置１２３に送付され、第１の制御インターフェース１４４で受信され、ＣＰＵ１２０２に送付され、機器の制御が実行される。
【００６２】
また、図９に示すような機器が、ディスプレイ１２１にＩＥＥＥ１３９４規格に基づいて接続される場合でも、セットトップボックス（ＳＴＢ）１５１が、ＩＥＥＥ１３９４規格で接続されているＤＶＨＳ１５２やＤＶＤ−ＲＡＭ１５３等から発せられるＡＶコマンドを読み取り、セットトップボックス１５１でデコードしている映像機器の制御情報をディスプレイ１２１に送付することにより、ＤＶＩで接続されている機器のみでなくその他の機器もディスプレイ１２１から制御するできる。図９に示す例においては、ＩＥＥＥ１３９４規格で接続されているＤＶＨＳ１５２をディスプレイ１２１で制御できる。
【００６３】
以上のように本発明によれば、映像信号とデータ信号や機器制御信号を時分割多重して伝送する信号伝送システムによって、クローズドキャプションやテレテキストの合成をＤＶＩ接続で実現することが可能となる。また、ディスプレイに接続されている機器やその機器にＩＥＥＥ１３９４規格等に基づいて接続される機器の制御も可能となり、優れたユーザーインターフェースを提供できる。
【００６４】
以上のように、この発明は、ＤＶＩ規格に適合する信号伝送システムを利用したあらゆるＡＶ機器に用いることができる。さらに、クライアントからホストを制御するＡＶ機器に用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるベースバンド映像伝送システムの構成を示すブロック図である。
【図２】図１に示した映像機器およびディスプレイの詳細な構成を示すブロック図である。
【図３】図２に示したＤＶＩ送信器およびＤＶＩ受信器において観察される種々な信号の処理状態を表すタイミングチャートである。
【図４】図１に示した多重器によって、映像信号にデータ信号が多重される位置を示す模式図である。
【図５】図１に示した表示装置で表示される画面の一例を示す模式図である。
【図６】本発明の第２の実施の形態にかかるベースバンド映像伝送システムの構成を示すブロック図である。
【図７】図６に示したＤＶＩ受信装置およびＤＶＩ受信装置の構成を示すブロック図である。
【図８】図６に示した表示装置で表示される画面の一例を示す模式図である。
【図９】図６に示したディスプレイに、ＩＥＥＥ１３９４規格に基づいてＡＶ機器を接続した一例を示す模式図である。
【図１０】図６に示した表示装置で表示される画面の、図８に示した例とは異なる例を示す模式図である。
【図１１】従来の信号伝送システムの構成を示すブロック図である。
【符号の説明】
ＢＴＳ１、ＢＴＳ２ ベースバンド映像伝送システム
１００、１２０ 映像機器
１０１、１２１ 受信側のディスプレイ
１００１ トランスポートデコーダ
１０２ ＭＰＥＧデコーダ
１０３、１２３ ＤＶＩ送信器
１０３＿１ 制御器
１０３＿２ メモリ
１０３＿３ 多重器
１０３＿４ 多重器
１０３＿５ ＴＭＤＳエンコーダ群
１０３＿５ｂ、１０３＿５ｇ、１０３＿５ｒ ＴＭＤＳエンコーダ
１０４、１２４ ＤＶＩ受信器
１０４＿１ 制御器
１０４＿２ メモリ
１０４＿５ ＴＭＤＳデコーダ群
１０４＿５ｂ、１０４＿５ｇ、１０４＿５ｒ ＴＭＤＳデコーダ
１０５ 映像信号処理器
１０６ データデコーダ
１０７ 合成器
１０８ 表示器
１０９ ＤＶＩケーブル
１１４ データライン
１１４＿１、１１４＿２、１１４＿３ 信号線
１１５ クロックライン
１４４ 第１の制御インターフェース
１４５ 第２の制御インターフェース
１５０ ディスプレイ
１５１ ＳＴＢ
１５２ ＤＶＨＳ
１５３ ＤＶＤ−ＲＡＭ
ＳＴＳｃ 信号伝送システム
１２０２ ＣＰＵ
１２０３ ＲＯＭ
１３０ リモコン
１３１ リモコン受光器
２６０１〜２６０３ ＴＭＤＳエンコーダ／シリアライザ
２６０４〜２６０６ ＴＭＤＳデコーダ／リカバリー
Claims (7)
- ＤＶＩ規格に基づいて映像信号をベースバンドで伝送するベースバンド映像伝送システムであって、
前記映像信号のコンポーネントビデオ信号の少なくとも１つのブランキング期間に、映像以外を表すデータ信号を多重してＤＶＩ信号を生成する送信装置と、
前記ＤＶＩ信号を受信して、前記受信したＤＶＩ信号から前記データ信号を抽出する受信装置とを備え、
前記送信装置は、トランスポートストリームをデコードして、ＭＰＥＧコンテンツデータ及び前記トランスポートストリームに含まれるＭＰＥＧコンテンツデータ以外のデータ信号を抽出するトランスポートデコーダと、前記トランスポートデコーダから出力されたＭＰＥＧコンテンツデータをデコードして、映像信号と垂直同期信号及び水平同期信号を出力するＭＰＥＧデコーダと、前記トランスポートデコーダから出力されたデータ信号を格納するメモリと、前記メモリから読み出されたデータ信号と前記ＭＰＥＧデコーダから出力された映像信号とを多重化する多重器と、前記ＭＰＥＧデコーダから出力された垂直同期信号及び水平同期信号に基づいて、前記メモリの読込及び読出のタイミングを制御する第１の制御信号と、前記多重器の多重化のタイミングを制御する第２の制御信号とを生成する制御部とを備え、
前記第１及び第２の制御信号に基づいて、前記多重器においては、前記映像信号の１フレーム画像のうち、水平ブランキング期間及び垂直ブランキング期間のいずれにも前記データ信号を多重化することを特徴とするベースバンド映像伝送システム。 - 前記データ信号は、少なくともクローズドキャプションやテレテキストを含む文字情報又は前記受信装置を操作可能にする制御情報のいずれか一方であることを特徴とする請求項１に記載のベースバンド映像伝送システム。
- ＤＶＩ規格に基づいて映像信号をベースバンドで伝送する送信装置であって、
トランスポートストリームをデコードして、ＭＰＥＧコンテンツデータ及び前記トランスポートストリームに含まれるＭＰＥＧコンテンツデータ以外のデータ信号を抽出するトランスポートデコーダと、
前記トランスポートデコーダから出力されたＭＰＥＧコンテンツデータをデコードして、映像信号と垂直同期信号及び水平同期信号を出力するＭＰＥＧデコーダと、前記トランスポートデコーダから出力されたデータ信号を格納するメモリと、前記メモリから読み出されたデータ信号と前記ＭＰＥＧデコーダから出力された映像信号とを多重化する多重器と、前記ＭＰＥＧデコーダから出力された垂直同期信号及び水平同期信号に基づいて、前記メモリの読込及び読出のタイミングを制御する第１の制御信号と、前記多重器の多重化のタイミングを制御する第２の制御信号とを生成する制御部とを備え、
前記第１及び第２の制御信号に基づいて、前記多重器においては、前記映像信号の１フレーム画像のうち、水平ブランキング期間及び垂直ブランキング期間のいずれにも前記データ信号を多重化することを特徴とする送信装置。 - 前記ベースバンド映像伝送システムは、さらに、前記ＤＶＩ規格とは異なる伝送規格で記述された前記受信装置を制御する制御情報を格納する記憶部と、前記記憶部に格納された制御情報を前記ＤＶＩ規格により前記送信装置から出力可能な第３の制御信号に変換して出力するＣＰＵとを備え、
前記多重器において、前記ＭＰＥＧデコーダから出力された映像信号のブランキング期間に、前記ＣＰＵから出力された第３の制御信号を多重化して送信するＤＶＩ送信部とを備えたことを特徴とする請求項１又は２に記載のベースバンド映像伝送システム。 - 前記送信装置は、さらに、前記ＤＶＩ規格とは異なる伝送規格で記述された前記受信装置を制御する制御情報を格納する記憶部と、前記記憶部に格納された制御情報を前記ＤＶＩ規格により前記送信装置から出力可能な第３の制御信号に変換して出力するＣＰＵとを備え、
前記多重器において、前記ＭＰＥＧデコーダから出力された映像信号のブランキング期間に、前記ＣＰＵから出力された第３の制御信号を多重化して送信するＤＶＩ送信部とを備えたことを特徴とする請求項３に記載の送信装置。 - 前記記憶部に格納された制御情報は、ＩＥＥＥ１３９４規格で記述された制御情報であることを特徴とする請求項５記載の送信装置。
- ＤＶＩ規格に基づいて映像信号をベースバンドで伝送するベースバンド映像伝送システムであって、
前記映像信号のコンポーネントビデオ信号の少なくとも１つのブランキング期間に、映像以外を表すデータ信号を多重してＤＶＩ信号を生成する送信装置と、
前記ＤＶＩ信号を受信して、前記受信したＤＶＩ信号から前記データ信号を抽出する受信装置とを備え、
前記送信装置は、入力された信号から映像信号と入力された信号のうち映像信号以外の信号であるデータ信号と垂直同期信号と水平同期信号とを抽出する抽出部と、前記抽出部から抽出されたデータ信号を格納するメモリと、前記メモリから読み出されたデータ信号と前記抽出部で抽出された映像信号とを多重化する多重器と、前記抽出部により抽出された垂直同期信号及び水平同期信号に基づいて、前記メモリの読込及び読出のタイミングを制御する第１の制御信号と、前記多重器の多重化のタイミングを制御する第２の制御信号とを生成する制御部とを備え、
前記第１及び第２の制御信号に基づいて、前記多重器においては、前記映像信号の１フレーム画像のうち、水平ブランキング期間及び垂直ブランキング期間のいずれにも前記データ信号を多重化することを特徴とするベースバンド映像伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180216A JP4560264B2 (ja) | 2001-06-25 | 2002-06-20 | ベースバンド映像伝送システム、送信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190963 | 2001-06-25 | ||
| JP2001-190963 | 2001-06-25 | ||
| JP2002180216A JP4560264B2 (ja) | 2001-06-25 | 2002-06-20 | ベースバンド映像伝送システム、送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003087752A JP2003087752A (ja) | 2003-03-20 |
| JP4560264B2 true JP4560264B2 (ja) | 2010-10-13 |
Family
ID=26617478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002180216A Expired - Fee Related JP4560264B2 (ja) | 2001-06-25 | 2002-06-20 | ベースバンド映像伝送システム、送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4560264B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117434A1 (ja) * | 2004-05-28 | 2005-12-08 | Matsushita Electric Industrial Co., Ltd. | デジタル画像入力装置及びその方法 |
| US8528017B2 (en) * | 2010-07-20 | 2013-09-03 | Sony Corporation | Carriage of closed data through digital interface using packets |
-
2002
- 2002-06-20 JP JP2002180216A patent/JP4560264B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003087752A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5370350B2 (ja) | 信号受信装置 | |
| JP5327280B2 (ja) | 信号送信装置 | |
| US7359511B2 (en) | Encryption transmission system | |
| JP4008688B2 (ja) | 信号送信装置及び信号受信装置 | |
| KR100541755B1 (ko) | 베이스밴드 영상 전송 시스템 | |
| US20110138439A1 (en) | Reception device, reception method, transmission device, and transmission method | |
| KR20090029765A (ko) | 정보 송신 장치 및 방법, 정보 수신 장치 및 방법, 정보 송수신 시스템 및 방법, 및 기록 매체 | |
| KR20050022268A (ko) | 전송 시스템 | |
| JP4487675B2 (ja) | 伝送システム | |
| JP5023421B2 (ja) | 信号受信装置 | |
| JP4560264B2 (ja) | ベースバンド映像伝送システム、送信装置 | |
| JP5140901B2 (ja) | 信号伝送システム、及び信号受信装置 | |
| JP5278503B2 (ja) | 情報送信装置、情報送信方法、および情報送受信システム | |
| JP4264552B2 (ja) | 情報送信装置、情報送信方法、情報受信装置、情報受信方法、情報送受信システム、情報送受信方法、記録媒体、およびプログラム | |
| JP5218870B2 (ja) | 情報受信装置、情報受信方法、および情報送受信システム | |
| JP4816709B2 (ja) | 情報送信装置、情報送信方法、情報受信装置、情報受信方法 | |
| JP2003230115A (ja) | データ送信装置、データ受信装置、データ送受信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4560264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140730 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |