JPS61262319A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61262319A JPS61262319A JP60104826A JP10482685A JPS61262319A JP S61262319 A JPS61262319 A JP S61262319A JP 60104826 A JP60104826 A JP 60104826A JP 10482685 A JP10482685 A JP 10482685A JP S61262319 A JPS61262319 A JP S61262319A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- transistor
- drive circuit
- high voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大きな負荷電流を必要とする駆動回路を有す
る半導体集積回路装置に関する。
る半導体集積回路装置に関する。
本発明は、大きな負荷電流を必要とする駆動回路におい
て、ＣＭＯＳインバータにより構成された駆動回路の他
に、ＮチャネルのＭＯＳトランジスタにより構成された
第２の駆動回路を持たせ、前記第２の駆動回路に高電圧
を印加することにより、大きな負荷電流を得られるよう
にしたものである。
て、ＣＭＯＳインバータにより構成された駆動回路の他
に、ＮチャネルのＭＯＳトランジスタにより構成された
第２の駆動回路を持たせ、前記第２の駆動回路に高電圧
を印加することにより、大きな負荷電流を得られるよう
にしたものである。
従来、第２図に示すように、ｐチャネルＭＯ８トランジ
スタ１とｎチャネルＭＯＳトランジスタ２とからなるＣ
ＭＯＳインバータの入力３に、Ｌ”レベルの電圧を印加
することにより・ｐチャネルＭＯ！９トランジスタ１を
導通状態にし、かつ、ｎチャネルＭＯＳトランジスタ２
を非導通状態にして１ｐチャネルＭＯ８トランジスタ１
から流れ出る電流を負荷電流として用いていた。
スタ１とｎチャネルＭＯＳトランジスタ２とからなるＣ
ＭＯＳインバータの入力３に、Ｌ”レベルの電圧を印加
することにより・ｐチャネルＭＯ！９トランジスタ１を
導通状態にし、かつ、ｎチャネルＭＯＳトランジスタ２
を非導通状態にして１ｐチャネルＭＯ８トランジスタ１
から流れ出る電流を負荷電流として用いていた。
しかし、従来のＣＭＯＳインバータにより構成された駆
動回路では、大きな負荷電流を得るために、ｐチャネル
ＭＯ８トランジスタ１を大きくしなければならず、大集
積化に適さないという欠点があった。また、電源電圧Ｖ
ＤＤが降下すると、ｐチャネルＭＯ８トランジスタ１の
ゲート・ソース間の電圧も相対的に下がるため、駆動回
路の電流駆動能力が著しく低下するという欠点もあった
。
動回路では、大きな負荷電流を得るために、ｐチャネル
ＭＯ８トランジスタ１を大きくしなければならず、大集
積化に適さないという欠点があった。また、電源電圧Ｖ
ＤＤが降下すると、ｐチャネルＭＯ８トランジスタ１の
ゲート・ソース間の電圧も相対的に下がるため、駆動回
路の電流駆動能力が著しく低下するという欠点もあった
。
そこで、本発明は、従来のこのような欠点を解決するた
め、大きなトランジスタを使わずに、また、電源電圧降
下時にも大きな負荷電流を得ることを目的としている。
め、大きなトランジスタを使わずに、また、電源電圧降
下時にも大きな負荷電流を得ることを目的としている。
上記問題点を解決するために、本発明は、ＣＭＯＳイン
バータにより構成された駆動回路の他に、ＮチャネルＭ
Ｏ３トランジスタにより構成された第２の駆動回路を設
け、ＮチャネルＭＯ８トランジスタのゲートに高電圧を
印加することにより、大きな負荷電流を得るようにした
。
バータにより構成された駆動回路の他に、ＮチャネルＭ
Ｏ３トランジスタにより構成された第２の駆動回路を設
け、ＮチャネルＭＯ８トランジスタのゲートに高電圧を
印加することにより、大きな負荷電流を得るようにした
。
上記のように構成された駆動回路の第２の駆動回路であ
るＮチャネルＭＯ８トランジスタのゲートに高電圧を印
加すると、ＮチャネルＭＯ８トランジスタは、導通状態
となり、０ＭＯ３で構成された第１の駆動回路とともに
、負荷に大きな電流を供給することができるのである。
るＮチャネルＭＯ８トランジスタのゲートに高電圧を印
加すると、ＮチャネルＭＯ８トランジスタは、導通状態
となり、０ＭＯ３で構成された第１の駆動回路とともに
、負荷に大きな電流を供給することができるのである。
以下に、本発明の実施例を図面にもとづいて、詳細に説
明する。
明する。
第１図において、入力３には、Ｌ”レベルが、Ｎチャネ
ルＭＯ３トランジスタ４のゲートには外部から高電圧が
それぞれ印加される。
ルＭＯ３トランジスタ４のゲートには外部から高電圧が
それぞれ印加される。
また、輌３図は、ＮチャネルＭＯ３トランジスタ４のゲ
ートに印加する高電圧を翫上記駆動回路と同一集積回路
内に設けた昇圧回路によって供給するようにしたもので
ある。ＥＥＰＲＯＭおよびＮＶＲＡＭ等は１プログラム
時に高電圧を必要とするため・集積回路の内部に昇圧回
路を設けて、高電圧を発生させているものがある。本実
施例では、この昇圧回路によって発生した高電圧をその
まま利用しようというものである。
ートに印加する高電圧を翫上記駆動回路と同一集積回路
内に設けた昇圧回路によって供給するようにしたもので
ある。ＥＥＰＲＯＭおよびＮＶＲＡＭ等は１プログラム
時に高電圧を必要とするため・集積回路の内部に昇圧回
路を設けて、高電圧を発生させているものがある。本実
施例では、この昇圧回路によって発生した高電圧をその
まま利用しようというものである。
さて、ＮチャネルＭＯ８トランジスタ４のゲートに高電
圧が印加されると、ＮチャネルＭＯ８トランジスタ４は
導通状態となり、ドレインからソースに電流ＩＮが流れ
る。また・、入力３にＬ”レベルの電圧が印加されると
、ｐチャネルＭＯ８トランジスタ１が導通状態となり、
ソースからドレインに電流ＩＰが流れる。よって負荷電
流ＩＩＬＣは、ＩＲｃｍ ＩＮ ＋ ＩＰ で表わされる。
圧が印加されると、ＮチャネルＭＯ８トランジスタ４は
導通状態となり、ドレインからソースに電流ＩＮが流れ
る。また・、入力３にＬ”レベルの電圧が印加されると
、ｐチャネルＭＯ８トランジスタ１が導通状態となり、
ソースからドレインに電流ＩＰが流れる。よって負荷電
流ＩＩＬＣは、ＩＲｃｍ ＩＮ ＋ ＩＰ で表わされる。
Ｉｐ の駆動回路の動作については、従来技術の項で
述べたので、ここでは、ＩＮの駆動回路であるＮチャネ
ルＭＯ８トランジスタ４の動作についてさらに詳細に説
明する〇 一般に、ＮチャネルＭＯ８トランジスタの電流は次式で
与えられる。
述べたので、ここでは、ＩＮの駆動回路であるＮチャネ
ルＭＯ８トランジスタ４の動作についてさらに詳細に説
明する〇 一般に、ＮチャネルＭＯ８トランジスタの電流は次式で
与えられる。
非飽和領域 ＹＧｓ −Ｖｔ ’＞ ＶｏｓＩｎｓ＋
−（門に羽４）（２（Ｗａｓ−Ｍｙ）Ｖｂｓ−（ｖｂ
ｓ）”）・（＋）飽和領域 ｙｃａ −ｖｔ ＜
ｖｏｓ工ｏｓ−（箸？）（す（ＶＧＩＩ−ＶＴ）２・・
・・・・・・・・・・・・・・・・（２）ここで、ｆｉ
ｎ−チャネル内における電子の平均表面移動廖 ｔｏｘ−チャネルの酸化膜厚 εＯＸ−酸化膜の誘電率 り一電流が流れる方向のチャネルの長さＷ−チャネル幅 Ｖａ Ｓ−ソースに対するゲートの電圧ｖｏｇ−ソース
に対するドレインの電圧７丁−しきい値電圧 上式を簡単にするために、パラメータｋを導入すると電
流の式は、 非飽和領域 Ｖａｓ −ＶＴ） ｙｏｓＩＤ８ −
ｋ （２（ＹＧｓ−ＶＴ）ＶＤＩ＋−（ＶＯ２）２
）−（３）飽和領域 ｖＧｌｌ −ＶＴ≦ＶＯａＩ
ＤＩＩ −ｋ（Ｍｏｌ−Ｖ−ｒ）２・・・・・・・・・
・・・・・・・・・・・・・・・・・・（４）ただし”
−（４ビト）（亭）・・・・・・・・・・・・・・・
・・・・・・（５）ＮチャネルＭＯ８トランジスタ４の
ゲートに高電圧が印加された場合を考えると、このトラ
ンジスタは、導通状態にあるので、ソースの電圧が電源
電圧ＶＤＤに近い値まで上昇していると考えられる。ま
た、ドレイン電圧は、電源電圧Ｖｔ１Ｄであるので、ソ
ースに対するドレインの電圧ＶＤＳは、十分率さいと考
えられる。よって、このＮチャネルＭＯ８トランジスタ
４は・非飽和領域で動作していることになり、（３）式
で与えられた電流が流れる。
−（門に羽４）（２（Ｗａｓ−Ｍｙ）Ｖｂｓ−（ｖｂ
ｓ）”）・（＋）飽和領域 ｙｃａ −ｖｔ ＜
ｖｏｓ工ｏｓ−（箸？）（す（ＶＧＩＩ−ＶＴ）２・・
・・・・・・・・・・・・・・・・（２）ここで、ｆｉ
ｎ−チャネル内における電子の平均表面移動廖 ｔｏｘ−チャネルの酸化膜厚 εＯＸ−酸化膜の誘電率 り一電流が流れる方向のチャネルの長さＷ−チャネル幅 Ｖａ Ｓ−ソースに対するゲートの電圧ｖｏｇ−ソース
に対するドレインの電圧７丁−しきい値電圧 上式を簡単にするために、パラメータｋを導入すると電
流の式は、 非飽和領域 Ｖａｓ −ＶＴ） ｙｏｓＩＤ８ −
ｋ （２（ＹＧｓ−ＶＴ）ＶＤＩ＋−（ＶＯ２）２
）−（３）飽和領域 ｖＧｌｌ −ＶＴ≦ＶＯａＩ
ＤＩＩ −ｋ（Ｍｏｌ−Ｖ−ｒ）２・・・・・・・・・
・・・・・・・・・・・・・・・・・・（４）ただし”
−（４ビト）（亭）・・・・・・・・・・・・・・・
・・・・・・（５）ＮチャネルＭＯ８トランジスタ４の
ゲートに高電圧が印加された場合を考えると、このトラ
ンジスタは、導通状態にあるので、ソースの電圧が電源
電圧ＶＤＤに近い値まで上昇していると考えられる。ま
た、ドレイン電圧は、電源電圧Ｖｔ１Ｄであるので、ソ
ースに対するドレインの電圧ＶＤＳは、十分率さいと考
えられる。よって、このＮチャネルＭＯ８トランジスタ
４は・非飽和領域で動作していることになり、（３）式
で与えられた電流が流れる。
さらに、ソースに対するドレインの電圧Ｖ、Ｄ８が十分
に小さいので、（３）式は、 ＩＤＳ Ａ＋２ｋ（Ｖａｓ−ＶＴ）ＶＤＳ・・・・・・
・・・・・・・・・・・・・・・（６）と、近似できる
。ここで、（６）式のＩＤ１１は、前記ＩＮのことであ
るから、ＶＯ２つまり昇圧回路の出力電圧を任意に設定
することにより、ＩＮを制御することができる。
に小さいので、（３）式は、 ＩＤＳ Ａ＋２ｋ（Ｖａｓ−ＶＴ）ＶＤＳ・・・・・・
・・・・・・・・・・・・・・・（６）と、近似できる
。ここで、（６）式のＩＤ１１は、前記ＩＮのことであ
るから、ＶＯ２つまり昇圧回路の出力電圧を任意に設定
することにより、ＩＮを制御することができる。
また、電源電圧が降下しても、昇圧回路の出力電圧が十
分高電圧であれば、（６）式より、ＩＤｓつまり負荷電
流ＩＮの減少を十分小さくすることができる。
分高電圧であれば、（６）式より、ＩＤｓつまり負荷電
流ＩＮの減少を十分小さくすることができる。
次に、本実施例においては、基板としてＰ−基板を用い
たため、すべてのＮチャネルＭＯ８）ラランジスタの基
板電位は接地電位となっている。
たため、すべてのＮチャネルＭＯ８）ラランジスタの基
板電位は接地電位となっている。
そのためＷチャネルＭＯ８トランジスタ４の基板電位も
接地電位となっているが、前述のとおり、ソースの電位
は電源電圧に近い値であるため、基板効果と呼ばれる現
象が現われる。この基板効果とは、ソース・基板間に電
圧が加わると、しきい値電圧が変化するというものであ
り、次式で表わされる。
接地電位となっているが、前述のとおり、ソースの電位
は電源電圧に近い値であるため、基板効果と呼ばれる現
象が現われる。この基板効果とは、ソース・基板間に電
圧が加わると、しきい値電圧が変化するというものであ
り、次式で表わされる。
Ｖｔ−ＶＴ Ｏ＋ Δｖｔ
Δ” −（牟ａハ’（（ｖｍｓ＋φｍ）’−（φＢ）３
Ａ）ΔＶ↑が基板効果によるしきい値電圧の変化分であ
り、逆バイアス電圧が増すと、ΔＶｔも増加する。
Ａ）ΔＶ↑が基板効果によるしきい値電圧の変化分であ
り、逆バイアス電圧が増すと、ΔＶｔも増加する。
しかし、（６）式において、ＶＧＩ＋が十分高電圧であ
れば、ＶＴが増加しても、十分なＩＤ８つまり負荷電流
を得ることができる。
れば、ＶＴが増加しても、十分なＩＤ８つまり負荷電流
を得ることができる。
この発明は、以上説明したように、ＮチャネルＭＯ８ト
ランジスタを取り付け、そのゲートに高電圧を印加する
という簡単な装置で、十分大きな負荷電流を得ることが
でき、また、ゲートに印加する高電圧を任意に設定する
ことにより、負荷電流を制御することもできる。さらに
、十分な高電圧を印加すれば、電源電圧が降下しても、
大きな負荷電流を得ることができ、基板効果を含めて考
えても十分な負荷電流を得ることができる。また、さら
に、電子の移動度は、正孔の移動度に比べ、非常に大き
いので、ＮチャネルＭＯ８トランジスタは、Ｐチャネル
ＭＯ８トランジスタに比べて小さく設計することができ
、大集積化する際には、十分効果的である。
ランジスタを取り付け、そのゲートに高電圧を印加する
という簡単な装置で、十分大きな負荷電流を得ることが
でき、また、ゲートに印加する高電圧を任意に設定する
ことにより、負荷電流を制御することもできる。さらに
、十分な高電圧を印加すれば、電源電圧が降下しても、
大きな負荷電流を得ることができ、基板効果を含めて考
えても十分な負荷電流を得ることができる。また、さら
に、電子の移動度は、正孔の移動度に比べ、非常に大き
いので、ＮチャネルＭＯ８トランジスタは、Ｐチャネル
ＭＯ８トランジスタに比べて小さく設計することができ
、大集積化する際には、十分効果的である。
【図面の簡単な説明】
第１図は、本発明にかかる駆動回路装置の回路図、第２
図は、従来の駆動回路装置の回路図、第３図は、本発明
にかかる、昇圧回路を同一集積回路に持つ駆動回路装置
の実施例を示す回路図である。 １・・・・・・・・・・・・ＣＭＯＳインバータにおけ
るＰチャネルＭＯ８トランジスタ ２・・・・・・・・・・・・ＣＭＯＳインバータにおけ
るＮチャネルＭＯ８トランジスタ ４・・・・・・・・−・・・ＮチャネルＭＯ８トランジ
スタ以上 馬区會力回路じｎ 第１図 従来の駈動回路図 第２図 暑迂回路を特りた。呟勧回路図 第３図
図は、従来の駆動回路装置の回路図、第３図は、本発明
にかかる、昇圧回路を同一集積回路に持つ駆動回路装置
の実施例を示す回路図である。 １・・・・・・・・・・・・ＣＭＯＳインバータにおけ
るＰチャネルＭＯ８トランジスタ ２・・・・・・・・・・・・ＣＭＯＳインバータにおけ
るＮチャネルＭＯ８トランジスタ ４・・・・・・・・−・・・ＮチャネルＭＯ８トランジ
スタ以上 馬区會力回路じｎ 第１図 従来の駈動回路図 第２図 暑迂回路を特りた。呟勧回路図 第３図
Claims (2)
- （１）大きな負荷電流を必要とする駆動回路において、
ＣＭＯＳインバータにより構成された第１の駆動回路と
、ＮチャネルＭＯＳトランジスタにより構成された第２
の駆動回路とを持ち、前記第２の駆動回路に外部から高
電圧を印加することを特徴とする半導体集積回路装置。 - （２）前記第２の駆動回路に印加する高電圧が同一集積
回路内にもうけた昇圧回路が発生した高電圧であること
を特徴とする特許請求の範囲第１項記載の半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104826A JPS61262319A (ja) | 1985-05-16 | 1985-05-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104826A JPS61262319A (ja) | 1985-05-16 | 1985-05-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262319A true JPS61262319A (ja) | 1986-11-20 |
Family
ID=14391192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104826A Pending JPS61262319A (ja) | 1985-05-16 | 1985-05-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230818A (ja) * | 1988-11-25 | 1990-09-13 | Mitsubishi Electric Corp | 半導体装置のための出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567331A (en) * | 1979-06-30 | 1981-01-26 | Toshiba Corp | Inside cleaning of cathode-ray tube |
-
1985
- 1985-05-16 JP JP60104826A patent/JPS61262319A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567331A (en) * | 1979-06-30 | 1981-01-26 | Toshiba Corp | Inside cleaning of cathode-ray tube |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230818A (ja) * | 1988-11-25 | 1990-09-13 | Mitsubishi Electric Corp | 半導体装置のための出力回路 |
| JP2541317B2 (ja) * | 1988-11-25 | 1996-10-09 | 三菱電機株式会社 | 半導体装置のための出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091283A (en) | Sub-threshold leakage tuning circuit | |
| JP2592234B2 (ja) | 半導体装置 | |
| JPS598962B2 (ja) | Ｃｍｏｓ サドウゾウフクキカイロ | |
| JPS61262319A (ja) | 半導体集積回路装置 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 | |
| JPS6313203B2 (ja) | ||
| JPH0470008A (ja) | 出力回路 | |
| JPH0470003A (ja) | Ｒｓフリップフロップ回路 | |
| KR100234358B1 (ko) | 기준전압 발생회로 | |
| US6538511B2 (en) | Operational amplifier including a right-half plane zero reduction circuit and related method | |
| JP2787867B2 (ja) | 定電流回路 | |
| JPH09101832A (ja) | 基準電圧回路 | |
| JPH10283048A (ja) | 定電流回路 | |
| JPS62239216A (ja) | 定電流回路 | |
| JPH0634676A (ja) | 電源電圧検知回路および該回路を有する半導体集積回路 | |
| JP2674143B2 (ja) | 半導体集積回路 | |
| JPH07225626A (ja) | 基準電圧発生回路 | |
| JPS629225B2 (ja) | ||
| JP2001016078A (ja) | 多結晶シリコン回路 | |
| JPH02122315A (ja) | 半導体装置 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPS5994904A (ja) | バイアス発生回路 | |
| JPS6162230A (ja) | インタ−フエ−ス回路 |