JPS6126225B2 - - Google Patents

Info

Publication number
JPS6126225B2
JPS6126225B2 JP59063358A JP6335884A JPS6126225B2 JP S6126225 B2 JPS6126225 B2 JP S6126225B2 JP 59063358 A JP59063358 A JP 59063358A JP 6335884 A JP6335884 A JP 6335884A JP S6126225 B2 JPS6126225 B2 JP S6126225B2
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor
plastic package
semiconductor plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59063358A
Other languages
English (en)
Other versions
JPS6074457A (ja
Inventor
Aizo Kaneda
Shigeharu Tsunoda
Keizo Ootsuki
Takashi Nakagawa
Masayoshi Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6335884A priority Critical patent/JPS6074457A/ja
Publication of JPS6074457A publication Critical patent/JPS6074457A/ja
Publication of JPS6126225B2 publication Critical patent/JPS6126225B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/26Moulds
    • B29C45/37Mould cavity walls, i.e. the inner surface forming the mould cavity, e.g. linings
    • B29C45/372Mould cavity walls, i.e. the inner surface forming the mould cavity, e.g. linings provided with means for marking or patterning, e.g. numbering articles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はリードフレームに結線した半導体チツ
プを樹脂で封止した半導体プラスチツクパツケー
ジに関するものである。
〔発明の背景〕
従来、半導体の樹脂封止などのインサートを含
む部品を成形するための成形金型は鏡面仕上する
のを通例としていた。従つて樹脂封止された半導
体プラスチツクパツケージの全表面は鏡面状に形
成された。そのため半導体プラスチツクパツケー
ジの表面に生じる微小なひけやピンホールが目立
ち易いという問題が生じた。また上記半導体プラ
スチツクパツケージを成形金型から離型する際、
パツケージクラツク及びペレツトクラツク等の欠
陥やインサートと樹脂との接着に不具合が生じな
いように離型力を小さくする必要性があつた。
これらの点に関して第1図ないし第5図を参照
してさらに説明する。
第1図はトランスフアモールド成形型の一例を
示す断面図であり、第2図はこれによつて作られ
た樹脂封止半導体の断面図である。予め予備成形
された樹脂が高周波加熱機(図示しない)によつ
て予備加熱されてポツト4に投入され、上型1
a、下型2aより熱を受けて溶融する。溶融した
樹脂5はプランジヤ3によつて移送され、ランナ
6、ゲート7を経て鏡面に仕上げられたキヤビテ
イ8aを充填する。樹脂が硬化するまで型は閉じ
た状態に保持され、硬化後に下型2aが下方に移
動し、キヤビテイ8aに対応する形状を持つ成形
品が上型1aおよび下型2aから離型せしめられ
る。
樹脂封止半導体の場合にはそのインサートとし
て半導体ペレツト10がリードフレーム9にマウ
ントされ、金線11で相互結線されたものが上型
1aと下型2aとによつて作られるキヤビテイ8
a内に配置されて樹脂5によつて封止される。従
つて樹脂の硬化する過程で鏡面に仕上げられたキ
ヤビテイ8aの上型1a又は下型2aへの樹脂の
接着力が強いため、硬化時の樹脂収縮によつて内
部応力が発生し、インサートである半導体ペレツ
ト10またはリードフレーム9と樹脂5との間の
接着が剥離するおそれが生じた。更に樹脂5と型
との間の接着力が過大であるため、樹脂5の硬化
が完了して下型2を移動させるとき、即ち離型時
において、内部応力が作用し、樹脂5や半導体ペ
レツト10にクラツクが発生するおそれが生じ
た。このような欠点はしばしば経験されており、
金型面と樹脂との間の接着力が大きいとインサー
ト部を樹脂で封止保護するという本来の目的に反
する信頼性の悪い製品ができることになる。
〔発明の目的〕
本発明の目的は従来の問題点を解決し、パツケ
ージクラツク、及びペレツトクラツク等の欠陥を
大幅に低減して歩留りを向上させると共にインサ
ートと樹脂との接着性を改善して耐湿信頼性を向
上させた半導体プラスチツクパツケージを提供す
るにある。
〔発明の概要〕
即ち、本発明は上記目的を達成するために、ほ
ぼ全表面に亘つて面粗さHmaxが5〜15μであ
り、かつHmax/ピツチが1/10〜1/200の範囲で
あるなめらかな凹凸形状で形成された梨地面を有
する樹脂によりリードフレームに結線された半導
体ペレツトを封止したことを特徴とする。
〔発明の実施例〕
本発明の実施例について添付図面を参照して説
明する。
第3図は本発明の半導体を樹脂封止するトラン
スフアモールド型を示す断面図である。第4図は
第3図のトランスフアモールド型で樹脂封止され
た半導体プラスチツクパツケージの断面を示す図
である。即ち本発明においては、半導体プラスチ
ツクパツケージを樹脂封止する上型1bと下型2
bとで形成されるキヤビテイ8bの全面につい
て、放電加工によつてなめらかな凹凸形状の梨地
面(表面粗さ15μ)に硬質クロームメツキを施し
たもの、または放電加工によつてなめらかな凹凸
形状の梨地面((表面粗さ10μ)に弗化炭素ポリ
マ複合化処理を施したもので形成されている。ま
た上型1b及び下型2bは各々SKD−11等の材
質で製作されている。
従つて第1図及び第2図に示すのと同様に予め
予備成形された樹脂が高周波加熱機(図示せず)
によつて予備加熱されてポツト4に投入され、上
型1a、下型2aより熱を受けて溶融する。溶融
した樹脂5はプランジヤ3によつて移送され、ラ
ンナ6、ゲート7を経て梨地面で形成されたキヤ
ビテイ8bを充填する。樹脂が硬化するまで、型
は閉じた状態に保持され、硬化後に下型2bが下
方に移動し、キヤビテイ8bに対応する形状を持
つ全表面がなめらかな凹凸形状を有する梨地面で
形成された半導体プラスチツクパツケージが上型
1bおよび下型2bから離型せしめられる。即ち
半導体ペレツト10がリードフレーム9にマウン
トされて金線11によつて相互結線されたもの
が、上型1bと下型2bとによつて作られて全表
面がなめらかな凹凸形状を有する梨地面で形成さ
れたキヤビテイ8bに充填される樹脂5によつて
封止され、第4図に示すような半導体プラスチツ
クパツケージが形成される。このように半導体プ
ラスチツクパツケージは全表面に亘つてなめらか
な凹凸形状の梨地面で形成されているため、樹脂
5と上型1b及び下型2bとの接着力が小さくな
り、樹脂5が硬化する過程、及び樹脂5の硬化が
完了して下型2を移動させるとき、内部応力の発
生が防止され、インサートである半導体ペレツト
10またはリードフレーム9と樹脂5との間の接
着が剥離されるのが防止されて耐湿信頼性を著し
く向上でき、更にパツケージクラツクや半導体ペ
レツトクラツク等の欠陥を大幅に低減して半導体
プラスチツクパツケージの歩留りを大幅に向上さ
せることができる。また半導体プラスチツクパツ
ケージは、全表面に亘つて梨地面で形成されてい
るため樹脂が充填・硬化する過程で生じる微小な
ひけやピンホールを目立たなくなり外観向上をは
かることもできる。
第6図はSKD−11製の試料に放電加工により
梨地面を形成してその表面粗さを触針法により実
測した一例を示し、第7図はそのアボツト負荷曲
線を示す。第8図は第6図の試料に膜厚5μの硬
質クロームメツキを施したもののアボツト負荷曲
線を示し、第9図は表面粗さHmaxが比較的小さ
い梨地面に硬質クロームメツキ処理を行つたもの
のアボツト負荷曲線を示す。第7図ないし第9図
のアボツト負荷曲線はいずれも山部の傾斜が広い
範囲においてゆるやかであり、表面形状としては
あまりエツジの鋭い凹凸を含まない粗面であるこ
とが判る。すなわち第5図に概略的に示したよう
な梨地面形状を有し、アンカー効果を持つような
凹所などがないものである。なお、硬質クローム
メツキ処理を施すことにより、傾斜がゆるやかと
なり、凹凸形状がさらになめらかとなつているこ
とが判る。
第10図は半導体の樹脂封止作業を繰り返した
ときの表面のぬれ性の変化を鏡面にクロームメツ
キを施したもの(A)、Hmax=5μおよび15μ
の梨地に硬質クロームメツキしたもの(それぞれ
BおよびC)、及びHmax=10μの梨地に弗化炭
素ポリマ複合化処理をしたもの(D)について対
比して示している。ぬれ性は型表面に滴下した水
滴の接触角として示している。第10図によれば
(ア)樹脂成形をくりかえすことによつて型表面は樹
脂からにじみ出るエステル、ワツクス等によつて
被われ、これが内部離型剤として作用して次第に
接触角が大となり、ぬれにくくなること、(イ)同一
表面処理では表面粗さの粗い梨地面のほうがぬれ
にくいこと、(ウ)硬質クロームメツキ処理よりも弗
化炭素ポリマ複合化処理のほうがぬれにくいこと
とが判る。
第11図は半導体を連続的に樹脂封止作業を行
つた場合の離型力の変化を、従来方式による鏡面
に硬質クロームメツキをしたもの(E)、本発明
に係る表面粗さ15μの梨地に硬質クロームメツキ
を施したもの(F)、表面粗さ10μの梨地に弗化
炭素ポリマ複合化処理を施したもの(G)につい
て示している。尚表面粗さ10μの研削面に硬質ク
ロームメツキを施したもの(H)についても示し
ている。第11図および第10図からぬれ性と離
型力との間に対応的関係があることが判る。すな
わち(ア)最もぬれにくい弗化炭素ポリマ複合化処理
は樹脂成形作業の初期から後期にいたるまで離型
力が0Kg/cm2と測定され、(イ)硬質クロームメツキ
処理の場合は成形作業の初期では梨地面のほうが
鏡面よりも離型力が大であるが、表面が離型剤で
次第に覆われると共に鏡面よりも離型力が小とな
り、(ウ)研削面に硬質クロームメツキを施したもの
は、ぬれ性では放電加工梨地面の場合とあまり差
はないが成形作業の初期では離型力が10Kg/cm2
上と測定され、明らかにアンカー効果が存在する
ことが判る。
この第11図において(F)は(E)に対して
その差が僅かであるけれども、この僅かな差によ
り半導体プラスチツクパツケージとしての製品の
品質(樹脂パツケージクラツクや半導体ペレツト
クラツク等の欠陥の発生率の低減、並びにリード
フレームと樹脂との接着性にもとづく耐湿信頼性
の向上)が著しく改善できることは明らかであ
る。またサイクルタイムを短縮するために硬化時
間を短縮すると離型力の影響が大きくなつて上記
作用効果は増々顕著となる。
上述データは清浄な型表面を持つ試料について
連続的に成形作業を行つたときのぬれ性、離型力
を測定したデータであるが、実際の成形作業では
ダミーシヨツト等により型表面は離型剤で被われ
ており、清浄ではない。従つて第11図において
硬質クロームメツキの場合に本発明に係る梨地仕
上のほうが鏡面仕上よりも離型力が大であるとい
うことは実際には生じない。なお、弗化炭素ポリ
マ複合化金属表面処理が著しく有利であることは
明らかである。
粗面とぬれ性との関係は一般につぎのウエンシ
エル(Wenzel)の式で表される。
cosθ′/cosθ=R ここに θ′:粗面上の接触角 θ:平坦面上の接触角 R=Ar/Aa(R≧1) Ar:真の表面積 Aa:見掛けの表面積 したがつて θ<90のとき θ′<θ θ>90のとき θ′>θ の関係が成立する。すなわち、ぬれ易い表面材質
に対しては表面粗さが粗いほどぬれ易くなり、ぬ
れ難い表面材質の場合は表面粗さが粗いほどぬれ
難くなる。
従つて離型剤または表面処理などによつてぬれ
難い表面を形成するようにした金型の場合は鏡面
よりも梨地面の方がぬれ難く、離型に有利である
ことが判つた。
上述のように表面粗さが粗いほど離型に有利で
あるが、実際の半導体プラスチツクパツケージは
側面を持つており、表面粗さが過大であると離型
時に側面にかじり傷が発生する。本発明の如く半
導体プラスチツクパツケージを金型に接する全表
面に亘つて梨地面にすることにより離型性が良好
となるので硬化収縮時に型面から剥離するが、か
じり傷を防止するためには抜き勾配を過大にする
必要があり、梨地面の粗さHmaxを15μ以下とす
ることが望ましい。尚、梨地面の粗さHmaxを5
μより小とすると鏡面仕上との差が小となり、本
発明による効果が得られなくなる。
また梨地面の凹凸形状はなめらかであることが
必要であり、Hmax/ピツチが1/10よりも大き
い。すなわちピツチに対してHmaxが大であると
側面のぬき勾配を大きくしないと半導体プラスチ
ツクパツケージにかじり傷ができる。通常の抜き
勾配(約95゜)を持つ半導体プラスチツクパツケ
ージの場合にはこの値を1/10よりも小とすること
が望ましい。さらに、この値が1/10よりも大であ
るとアンカー効果が生ずることになる。尚、
Hmax/ピツチを1/200よりも小とすることは放
電加工処理によつて形成することが困難である。
梨地面の凹凸形状を判断する別の指標としてア
ボツト負荷曲線がある。これは凹部(ピツト)の
形状が測定範囲(基準長さ)でどの程度そろつて
いるかを示すものであり、望ましくは基準長さ0
〜100%の範囲で傾斜が10μ/0.2mm以下とする。
特に基準長さ0〜5%の範囲における傾斜が10
μ/0.2mmを超える場合は凸部の先端がサンドペ
ーパー研磨面の場合の如く尖つていることを示
し、アンカー効果が生ずることになる。
商品名などを半導体プラスチツクパツケージに
表示するマーキングを施すとき、半導体プラスチ
ツクパツケージは洗浄して表面の離型剤などを除
去した状態でマーキングが行われる。このとき表
面はぬれ易くなつており、梨地面を有する半導体
プラスチツクパツケージのマーキイング用インク
の付着性は鏡面を有する半導体プラスチツクパツ
ケージに比して優れている。
梨地面を有する半導体プラスチツクパツケージ
の外観は著しく良好である。これは前述のように
梨地面がぬれ難く従つて樹脂と接着し難いので、
樹脂の硬化収縮時の応力が半導体プラスチツクパ
ツケージ内に発生せず、金型表面から均一に剥離
するので部分的なひけが生じ難いためと考えられ
る。このことは半導体を樹脂封止して半導体プラ
スチツクパツケージを得る場合にとつても非常に
有利である。
更に梨地を有する半導体プラスチツクパツケー
ジは鏡面を有する半導体プラスチツクパツケージ
のように光を反射しないので、微小なひけ又はピ
ンホール等が目立たず、高級品であるというイメ
ージを与えると共に、視覚により物体の位置を自
動的に認識して把握する視覚認識装置等において
迷光による認識誤動作の防止にも役立つ効果もあ
る。
また、本発明に係る半導体パツケージによれ
ば、その表面が凹凸形状の梨地面であるため、例
えば移送時のシユート等の表面との接触面積が鏡
面に比べ小さくなる反面、表面積自体は大きくな
るので摩擦による静電破壊が生じ難しい効果を奏
する。
〔発明の効果〕
以上説明したように本発明によれば、外観上の
利点の他に樹脂パツケージクラツク、半導体ペレ
ツトクラツク等の欠陥が大幅に低減して耐湿信頼
性に秀れかつ静電破壊不良率も少ない高信頼性の
半導体プラスチツクパツケージを実現できる大き
な効果を奏する。
【図面の簡単な説明】
第1図は従来のトランスフアモールド型を示す
断面図、第2図は第1図に示すトランスフアモー
ルド型で樹脂封止された半導体プラスチツクパツ
ケージを示す断面図、第3図は本発明の半導体プ
ラスチツクパツケージを成形するためのトランス
フアモールド型を示す断面図、第4図は第3図に
示すトランスフアモールド型で樹脂封止された半
導体プラスチツクパツケージを示す断面図、第5
図は本発明に係るなめらかな凹凸形状に形成され
た梨地面を示す概略的断面図、第6図は本発明に
係る放電加工で形成された梨地面の粗さ測定デー
タを示すグラフ、第7図はそのアボツト負荷曲線
図、第8図は第6図の梨地面を硬質クロームメツ
キしたときのアボツト負荷曲線を示す図、第9図
は第6図の場合に比して面粗さの小さい梨地面に
硬質クロームメツキを施したもののアボツト負荷
曲線図、第10図は本発明に係る金型に半導体プ
ラスチツクパツケージを連続成形したときの型表
面のぬれ性変化を従来の鏡面仕上された金型と対
比して型表面のぬれ性の変化を示す図、第11図
は本発明に係る金型と半導体プラスチツクパツケ
ージとの間の離型力を、従来の鏡面仕上の場合お
よび研削仕上の場合と対比して示す図である。 1b……上型、2b……下型、3……プランジ
ヤ、5……樹脂、8b……キヤビテイ。

Claims (1)

    【特許請求の範囲】
  1. 1 ほぼ全表面に亘つて面粗さHmaxが5〜15μ
    でかつHmax/ピツチが1/10〜1/200の範囲であ
    るなめらかな凹凸形状で形成された梨地面を有す
    る樹脂でもつてリードフレームに結線された半導
    体ペレツトを封止したことを特徴とする半導体プ
    ラスチツクパツケージ。
JP6335884A 1984-04-02 1984-04-02 半導体プラスチツクパツケ−ジ Granted JPS6074457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6335884A JPS6074457A (ja) 1984-04-02 1984-04-02 半導体プラスチツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6335884A JPS6074457A (ja) 1984-04-02 1984-04-02 半導体プラスチツクパツケ−ジ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2937979A Division JPS5831293B2 (ja) 1979-03-15 1979-03-15 インサ−ト樹脂封止用成形金型

Publications (2)

Publication Number Publication Date
JPS6074457A JPS6074457A (ja) 1985-04-26
JPS6126225B2 true JPS6126225B2 (ja) 1986-06-19

Family

ID=13226946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6335884A Granted JPS6074457A (ja) 1984-04-02 1984-04-02 半導体プラスチツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6074457A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50103791A (ja) * 1974-01-23 1975-08-16
JPS5110701U (ja) * 1974-07-13 1976-01-26
JPS5163866A (ja) * 1975-10-23 1976-06-02 Mitsubishi Electric Corp Shashutsuseikeiyokanagatanoseizohoho
JPS5414661B2 (ja) * 1974-01-22 1979-06-08

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5077464U (ja) * 1973-11-19 1975-07-05
JPS5270165U (ja) * 1975-11-18 1977-05-25
JPS5414661U (ja) * 1977-07-01 1979-01-30

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414661B2 (ja) * 1974-01-22 1979-06-08
JPS50103791A (ja) * 1974-01-23 1975-08-16
JPS5110701U (ja) * 1974-07-13 1976-01-26
JPS5163866A (ja) * 1975-10-23 1976-06-02 Mitsubishi Electric Corp Shashutsuseikeiyokanagatanoseizohoho

Also Published As

Publication number Publication date
JPS6074457A (ja) 1985-04-26

Similar Documents

Publication Publication Date Title
US5750423A (en) Method for encapsulation of semiconductor devices with resin and leadframe therefor
JPS6126225B2 (ja)
JPS6074446A (ja) 半導体プラスチツクパツケ−ジの製造方法
JPS5831293B2 (ja) インサ−ト樹脂封止用成形金型
TWI384597B (zh) 封裝結構及封裝其之封膠模組與封膠模具
JPH10270606A (ja) パッケージ型半導体装置の構造
JPH0159085B2 (ja)
JPS61269338A (ja) 樹脂封止半導体装置およびその製造に用いるモ−ルド型
WO2012145879A1 (zh) 用于预塑封引线框的模具、预塑封方法以及封装结构
JPS5827326A (ja) Icチツプの樹脂封止方法
JPS6154633A (ja) 半導体樹脂封止用金型
JPS59232836A (ja) フイルムインサ−ト射出成形用金型
JPS63110645A (ja) 半導体装置の製造方法
JPS63107532A (ja) 成形金型
JPH02148744A (ja) 樹脂封止半導体用モールド金型
JPS6116823A (ja) モ−ルド金型
JP2942277B2 (ja) 樹脂モールド方法
JPS6053059A (ja) レジンモ−ルド半導体装置および製造方法
JPH09181104A (ja) 半導体樹脂封止用金型およびその表面処理方法
JPH049142Y2 (ja)
KR200148117Y1 (ko) 고체 촬상 소자 패키지용 글래스 리드 구조
JPH043106B2 (ja)
TWI232529B (en) Measuring method of shear bonding force between packaging material and mold surface
JPH10151633A (ja) 電子部品の樹脂封止成形用金型の加工方法及び金型
JPH0739230Y2 (ja) トランスファ成形用金型