JPS6126092A - メロデイ発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はＰＯＭ変調等によって符号化したデータに基づ
いてメロディを発生するメロディ発生装置に関するもの
である。

〔従来技術およびその問題点〕

例えば時計のチャイム、アラーム音等として良好な音質
の電子音を発生する場合に、鐘や棒リンの音をＰＯＭ変
調してＲＯＭに蓄え、これを再生するものが考えられる
。鐘や俸リンの音は複数の音が重なり合うため、メロデ
ィを演奏するには各音階の音を予め符号化して記憶させ
ておかなければならず、大きな記憶容量を必要とするも
のであった０ 〔目　的〕 本発明は一つの原音のみを符号化して記憶させておき、
これを複数の音階データに基づいて時分割的に適宜の速
度で読み出すことにより、複数の音階を同時に合成でき
るようにし、小さな記憶容量で音響効果の高い音を発生
するメロディ発生装置を提供するものである。

〔実施例〕

第１図において、１は原音記憶回路を構成するＲ’ＯＭ
で、例えば棒リンの音を１音だけ符号化、例えばＰＯＭ
変調して記憶させである。２は音部データ記憶回路を構
成するＲＯＭで、メロトイを構成する各音の音階データ
を構成層に記憶させである。６は指定データ記憶回路を
構成するＲＯＭで、メロディを構成する各音の発生間隔
を指定する指定データを記憶させである。４は制御回路
で、音階データのラッチ回路５、音階データによって分
周比を指定される可変分周器６からの出力パルスによっ
てアドレス指定出力を生じるカウンタ７、バスバッファ
８、ＰＣＭデータのラッチ回路９、このＰＣＭデータに
基づいて音響信号を合成する合成回路１０および７リン
プフロノプ回路１１からなる。１２，１３，１４は制御
回路４と同じ構成の制御回路である。本例では４つの制
御４回路４、１２’　、　１５　、　ｊ　４を時分割的
に選択して４種類の音階を同時に発生できるようにしで
ある。１５はクロックパルス発生器、１６．１７はタイ
ミングパルス発生器で、タイミングパルス発生器１６は
制御回路４．１２，１３．１４に順次音階データをラッ
チさせ、音響信号の合成動作を行なわせるためのもので
ある。

タイミングパルス発生器１７は、ＲＯＭＩのデータを順
次時分割的に制御回路４，１２，１３゜１４に読み出す
ためのものである。１８，１９゜２０は７リツプ７０ノ
ブ回路、２１はリングカウンタ、２２はワンショット回
路である６２３はＲＯＭ２．３のアドレス指定を行なう
カウンタ、２４はプリセットダウンカウンタで、指定デ
ータに基づいた間隔でつぎのデータを読み出すためのも
のである。２５は検出回路で、’ＲＯＭ　２内のメロデ
ィの終了データを検出して演奏を停止させるためのもの
である。２６はアンプ、フィルタ、スピーカ等からなる
発音装置、２７〜６０はゲート回路である。

つぎに動作について説明する。まず本発明の動作原理に
ついて説明しておく。メロディ演奏に必要な音階のうち
任意の１音のみをＰＯＭ変調（あるいはＡＤＰＣＭ等）
により符号化してＲＯＭ　１に記憶させである。例えば
この音が０４で、サンプリング周波数がｆ。であったと
すると、この符号化データから０４の音を得るには、 ０４　（＝２６１．２６Ｈｚ　）　二０４　（３９２，
００Ｈｚ　）”’ｆｏ：ｆ＋ なる周波数ｆ１で上記データを読み出して合成すればよ
いのである。この原理に従って、可変分周器から音階に
対応した周波数を発生させ、これによって上記符号化デ
ータを読み出して合成すれば総ての音階が得られ任意の
メロディを演奏できるのである。

ところが例えば時計の報時音としては、複数の棒リンを
交互に打たせて音の重なり合いで響きを持たせており、
上記原理に従って単に１音ずつ合成したのではこのよう
な響きを持たせることはできない。

そこで以下のようにして時分割的に複数の音を合成する
ことにより重ね打ちの響きを持たせるものである。

まずＲＯＭＩ内の音階データを順次読み出して制御回路
４，１２．＋３．’ｉ４にラッチさせていく動作につい
て説明する。端子Ｓにスタート信号が供給されて７リッ
プ７０ノブ回路１８がセットされると、カウンタ２３お
よびクロックパルス発生器１５のリセントが解除される
とともにＲＯＭ１．２．５が読出し可能状態になる。い
まカウンタ２３の内容は０のため、ＲＯＭ　ｊ、　３か
らは第１番目の音の音階データおよび指定データが読み
出され、音階データは制御回路４，１２，１３゜１４の
ラッチ回路に供給され、指定データはプリセットカウン
タ２４に供給される。

一方、上記スタート信号によってワンショット回路２２
から１パルスが発生し、フリップフロップ回路１９がセ
ットされてリングカウンタ２１のリセットが解除される
。リングカウンタ２１にはクロックパルス発生器１５か
ら５００ＫＨｚｌｊ度のパルスを供給してあり、その出
力端子Ｐ１〜Ｐ４からはそれぞれ第２図Ａ　−Ｄのよう
に順次パルスが発生する。このパルスはカウンタ２３の
ｆｌ］によってタイミングパルス発生器１６から以下の
ように発生する。カウンタ２３の下位２ビツトか（ｏ、
ｏ）のときは出力端子ｔＩ＋　＋　　２１　＋七３□か
らそれぞれ端子ＰＩ　　＋Ｐ２　　＋Ｐ３のパルスが生
じ、（０，１）のときは端子ｔ１２　＋ｔ２２　＋ｔ３
２に、（１、Ｏ）のときは端子ｔ１３　＋ｔ２３　＋ｔ
３３に、（１，１）のときは端子ｔ１４　＋ｔ２４　＋
ｔ３４にそれぞれ端子Ｐｌ＋２＋Ｐ３からのパルスが生
じる。

いまカウンタ２３の内容は０のため、タイミングパルス
発生器１６の端子ｔＩＩ　＋ｔ１２　＋ｔ１３からこの
順にパルスが発生する□端子ｔ１１からのパルスによっ
て制御回路４のフリップフロップ回路１１がリセットさ
れ、カウンタ７および合成回路１０がリセットされる。

つぎに端子ｔ２１からのパルスによってＲＯＭ２がらの
音階データがラッチ回路５にラッチされるっそして端子
ｔ３１からのパルスによってフリップフロップ回路１１
がセットされ、カウンタ７および合成回路１０のリセッ
トが解除される。いま可変分周器６はその分周比をラッ
チ回路５の音階データによって指定されており、その出
力からは上記音階データに対応した周波数のパルスが生
じる。このパルスはカウンタ７に供給され、その出力か
らはＲＯＭＩのアドレス指定出力が生じ、これかパスバ
ッファ８を介してＲＯＭＩに供給され符号化データが順
次読み出される。このデータはラッチ回路９にラッチさ
れ、このデータに基づいて合成回路１０で音響信号が合
成され発音装置２６から音が発生する。

なおＲＯＭ１からのデータの読出しについては、４つの
制御回路４，１２，１３．１４に対して時分割的に行な
われるものであり、この動作の詳細については後述する
。

ここで話を戻して、ＲＯＭ３の指定データによる動作に
ついて説明する。リングカウンタ２１の端子Ｐ、からの
上記パルスによってフリップフロップ回路２ｏがセント
され、その出力によってＲＯＭ３からの指定データがプ
リセットダウンカウンタ２４にプリセットされる□そし
て端子Ｐ３がらパルスが発生してフリップフロップ回路
２ｏかりセントされるとプリセットダウンカウンタ２４
が計数を開始する。リングカウンタ２１の端子Ｐ４から
パルスが発生すると、フリップフロップ回路１９がトリ
ガされ、リングカウンタ２１がリセットされてパルスは
もはや発生しない。

さて、上記指定データは、っぎの音階データを読み出す
までの間隔を指定するもので、ブリセクトダウンカウン
タ２４の内容が０になると、その出力によってカウンタ
２３の内容が−っ歩進されるとともにワンショット回路
２２がらパルスが発生してフリップフロップ回路１９が
セットされる。

カウンタ２３の出力によってっぎの音階データおよび指
定データが読み出され・フリップフロップ回路１９の出
力によってリングカウンタ２１が再び動作して上記と同
じパルスが発生する。いま、カウンタ２３の下位２ビツ
トは（０，１）であるため・端子”１１２＋Ｐ３がらの
パルスはそれぞれタイミングパルス発生器１６の端子ｔ
２１　＋ｔ２□、ｔ２３に発生する。したがってこのと
きの音階データは制御回路１２のラッチ回路にラッチさ
れる。

以下同様にして、指定データに応じた間隔で順次音階デ
ータが読み出され、制御回路１３．１４のラッチ回路に
ラッチされ、制御回路４．？２゜１３．１４のラッチ回
路にこの順にラッチされていく。

つぎに、こうしてラッチされた音階データに基づいてＲ
ＯＭ１のデータを時分割的に読み出してメロディを演奏
する動作について説明する。各制御回路のカウンタがら
はそれぞれにラッチされた音階データに応じた速度でア
ドレス指定出方が発生しており、それぞれのパスバッフ
ァに供給されている。またＲＯＭ＋からあデータは各制
御回路のラッチ、回路に供給されている。

各パスバッファおよびラッチ回路はタイミングパルス発
生器１７からの以下のパルスによって動作する。タイミ
ングパルス発生器１７の端子ｔ　、。

〜ｔ４４からはそれぞれ第６図Ａ　−Ｄのような高速の
パルスが生じ、端子ｔ５１＝ｔ！４からは上記各パルス
に同期してそれぞれ第６図Ｅ　−Ｈのパルスが発生する
。まず第５図Ａのパルスが発生すると、カウンタ７から
の出力がパスバッファ８を介してＲＯＭ１に供給され、
そのアドレスのデータが読み出される。この読出し中に
おいて、端子ｔ５１から第６図Ｅのパルスが発生し、こ
のデータがラッチ回路９にラッチされる。つぎに端子ｔ
４２からのパルスによって、制御回路１２のアドレス指
定出力がＲＯＭ１に供給され、このアドレスのデータが
そのラッチ回路にラッチされる。

以下同様に、制御回路１３．１４にそれぞれのアドレス
指定出力にしたがったデータがラッチされる。この動作
が高速で繰返し行なわれ、各制御回路にはそれぞれの音
階データにしたがってＲＯＭ１からデータが読み出され
ラッチされる。このデータに基づいてそれぞれの合成回
路で音響信号が合成され、発音装置２６でメロディが演
奏されていくのである。

ところで、制御回路４において１音分の読出しが終了す
ると、カウンタ７からキャリーが発生し７リンプ７０ノ
ブ回路１１がトリガされてカウンタ７および合成回路１
０がリセットされ、つぎの音階データがラッチされるま
で動作を停止する。

こうしてメロディが演奏されていき、ＲＯＭ２から演奏
終了データが読み出されると、これが検出回路２５で検
出され、各制御回路の７リノブフロノブ回路かりセット
されるとともに７リノブフロノプ回路１８がトリガされ
て初期状態に戻り、演奏を終了する。

なお、本発明は時計の報時、アラーム音に限られるもの
ではなく、種々の、電子音による演奏装置に適用できる
ものである。

また原音とし、ではどのような音でも使え、ｐｃＭある
いはＡＤＰＯＭ変調等によって符号化して記憶させてお
けばよい。

さらに制御回路は４つに限らず、必要に応じて適宜の散
設ければよい。

〔効　果〕

本発明によれば、一つの原音のみを符号化して記憶させ
ておき、複数の制御回路にラッチしたそれぞれ異なった
音階データに基づいて時分割的に上記符号化データを読
み出して音響信号を合成するようにしたので、原音を記
憶させておく記憶回路の記憶容量が小さくてすむととも
に複数の音を重ね打ちすることができ響きのあるメロデ
ィを演奏することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示した論理回路図、第２図
および第３図はそれぞれ動作説明のためのタイムチャー
トである。 １・・・原音記憶回路　　　２・・・音階データ記憶回
路３・・・指示データ記憶回路 ４・・・制御回路　　　　５・・・ラッチ回路６・・・
可変分周器　　　７・・カウンタ９・・・ラッチ回路　
　１Ｄ・・・合成回路１２．１３．１４・・制御回路 １６．１７・・タイミングパルス発生器２６・・・発音
装置 以　　上

Claims (1)

1. 【特許請求の範囲】 一つの原音を符号化したデータを記憶した原音記憶回路
   と、 メロディを構成する音階データを記憶した音階データ記
   憶回路と、 メロディを構成する各音の発生間隔を指定する指定デー
   タを記憶した指定データ記憶回路と、上記音階データを
   ラッチする第１のラッチ回路、この第１のラッチ回路の
   出力に応じた速度で上記原音記憶回路のデータを読み出
   すアドレス指定出力を生じるアドレス回路、上記原音記
   憶回路からのデータをラッチする第２のラッチ回路およ
   びこのラッチ回路の出力に基づいて音響信号を合成する
   合成回路からなる制御回路を複数設け、 上記指定データによって指定された間隔で上記音階デー
   タを順次読み出し、上記各制御回路の第１のラッチ回路
   に順次書き込む第１の回路と、上記各制御回路のアドレ
   ス回路からのアドレス指定出力を時分割的に順次上記原
   音記憶回路に供給し、これによって読み出されたデータ
   をその対応する制御回路の第２のラッチ回路に書き込む
   第２の回路とからなり、 上記各制御回路の合成回路からの音響信号によってメロ
   ディの演奏を行なうメロディ発生装置。