JPS61248667A - 感熱記録方式 - Google Patents
感熱記録方式Info
- Publication number
- JPS61248667A JPS61248667A JP60091542A JP9154285A JPS61248667A JP S61248667 A JPS61248667 A JP S61248667A JP 60091542 A JP60091542 A JP 60091542A JP 9154285 A JP9154285 A JP 9154285A JP S61248667 A JPS61248667 A JP S61248667A
- Authority
- JP
- Japan
- Prior art keywords
- data
- thermal recording
- shift register
- heating element
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、感熱記録方式に係シ、特に、感熱記録ヘッ
ド（サーマルヘッド）を用いてドツト記録を行う感熱記
録装置におけるヘッド駆動方式又は濃度制御方式に関す
るものである。
ド（サーマルヘッド）を用いてドツト記録を行う感熱記
録装置におけるヘッド駆動方式又は濃度制御方式に関す
るものである。
一般に、感熱記録方式は簡便であるために、近年広く使
用されている。この感熱記録方式は基板上に形成された
発熱体に選択的に通電し、記録紙を発色させるものであ
るが、これには各種の駆動方法が知られている。
用されている。この感熱記録方式は基板上に形成された
発熱体に選択的に通電し、記録紙を発色させるものであ
るが、これには各種の駆動方法が知られている。
これらの駆動方法のうちで、例えば特開昭５０−１３３
０８１号公報に開示されたダイレクトドライブ方式と呼
ばれるものが最近開発された。第３図は従来の感熱記録
方式を示す回路構成図である。
０８１号公報に開示されたダイレクトドライブ方式と呼
ばれるものが最近開発された。第３図は従来の感熱記録
方式を示す回路構成図である。
図に示すように、６は発熱体５のドツトを駆動するため
のセルであシ、このセル６はシフトレジスタ１．ラッチ
回路２及びスイッチング素子３等から構成される。そし
て、例えばシフトレジスタ１に１ライン分のデータ（Ｄ
ＡＴＡ ）を直列に入力し、次にラッチ（ＬＡＴＣＨ）
信号にてラッチ回路２ヘシフトレジスタ１の内容を転送
する。このラッチ回路２の内容でスイッチング素子３の
０Ｎ１０ＦＦ状態を決定し、ストローブ（５ＴＲＯＢＥ
）信号４のＯＮ信号で発熱体５に通電し、その結果、発
熱体５を発熱させて画像を記録する。ここで、ストロー
ブ信号４は全ビット（ｂｉｔ）あるいは任意の複数ビッ
トに共通に供給されており、このため。
のセルであシ、このセル６はシフトレジスタ１．ラッチ
回路２及びスイッチング素子３等から構成される。そし
て、例えばシフトレジスタ１に１ライン分のデータ（Ｄ
ＡＴＡ ）を直列に入力し、次にラッチ（ＬＡＴＣＨ）
信号にてラッチ回路２ヘシフトレジスタ１の内容を転送
する。このラッチ回路２の内容でスイッチング素子３の
０Ｎ１０ＦＦ状態を決定し、ストローブ（５ＴＲＯＢＥ
）信号４のＯＮ信号で発熱体５に通電し、その結果、発
熱体５を発熱させて画像を記録する。ここで、ストロー
ブ信号４は全ビット（ｂｉｔ）あるいは任意の複数ビッ
トに共通に供給されており、このため。
同一タイミングで個々の発熱体５への通電時間、つまり
印字パルス幅を変えることはできない。すなわち、シフ
トレジスタ１ないしはラッチ回路２に転送される１ライ
ン分のデータは、ビット単位で見る場合はｒｌＪかｒＯ
Ｊの状態しか取り得ないのである。
印字パルス幅を変えることはできない。すなわち、シフ
トレジスタ１ないしはラッチ回路２に転送される１ライ
ン分のデータは、ビット単位で見る場合はｒｌＪかｒＯ
Ｊの状態しか取り得ないのである。
このような回路構成を用いてＮ階調の濃度制御を行う方
法について、以下に説明する。発熱体５に印加されるエ
ネルギーＥ。は、次式で示される。
法について、以下に説明する。発熱体５に印加されるエ
ネルギーＥ。は、次式で示される。
Ｅｏ＝ Ｐｏｔ ＝ Ｉ”Ｒｔ
■２
ここで、■は記録電源電圧、Ｒは発熱体５の抵抗値＋
Ｒｏｎはスイッチング素子３のＯＮ状態時の抵抗成分、
ｔは印字パルス幅である。上記した式から明らかなよう
に、■及びＲを一定とした場合に、Ｅｏの変化のパラメ
ータはＲ６ｎ及びｔとなる。このうちで、ＲＯｎについ
ては自身のバラツキが±３５％程度あり、高度の階調制
御には不適当であるから、ｔを変化させる方法が普遍的
である。
Ｒｏｎはスイッチング素子３のＯＮ状態時の抵抗成分、
ｔは印字パルス幅である。上記した式から明らかなよう
に、■及びＲを一定とした場合に、Ｅｏの変化のパラメ
ータはＲ６ｎ及びｔとなる。このうちで、ＲＯｎについ
ては自身のバラツキが±３５％程度あり、高度の階調制
御には不適当であるから、ｔを変化させる方法が普遍的
である。
第４図は、第３図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。
行う場合におけるタイミングチャートを示す図である。
第４図はｔを変化させる方式のタイミングチャートであ
り、２５６階調の例を示している。２５６階調の情報を
持つ１ラインのデータは、回路が１つの発熱体５に対し
て１ビツトのシフトレジスタ１ないしはラッチ回路２し
か持たないため、２５６回送り込む必要がある（Ｋ１゜
Ｋ２．・・・、に２５６）。Ｋｎが送出されるごとにラ
ッチ信号を立て、スイッチング素子３の０Ｎ１０ＦＦ状
態を変えて行く。ＤＯＩは２／２５６階調の例である。
り、２５６階調の例を示している。２５６階調の情報を
持つ１ラインのデータは、回路が１つの発熱体５に対し
て１ビツトのシフトレジスタ１ないしはラッチ回路２し
か持たないため、２５６回送り込む必要がある（Ｋ１゜
Ｋ２．・・・、に２５６）。Ｋｎが送出されるごとにラ
ッチ信号を立て、スイッチング素子３の０Ｎ１０ＦＦ状
態を変えて行く。ＤＯＩは２／２５６階調の例である。
この場合、Ｋ１とに２においてＤ０２に相当するビット
が１１」、Ｋ３〜に２５６においてＤＯ２に相当するビ
ットが「０」、つまｆｉＯＦＦのデータを転送するわけ
である。なお、ストローブ信号４は２５６／２５６階調
の時間帯はＯＮ状態に保持させておく。このようにして
、基本パルス幅ｔ８の内部を”／２５６のステップで任
意に変化させて行くのである。
が１１」、Ｋ３〜に２５６においてＤＯ２に相当するビ
ットが「０」、つまｆｉＯＦＦのデータを転送するわけ
である。なお、ストローブ信号４は２５６／２５６階調
の時間帯はＯＮ状態に保持させておく。このようにして
、基本パルス幅ｔ８の内部を”／２５６のステップで任
意に変化させて行くのである。
上記のような従来の感熱記録方式では、１つの発熱体５
に対して１個のシフトレジスタ１ないしはラッチ回路２
のメモリ機能しか持たない場合に、データ転送スピード
ｆに関して、基本的に次式が成９立つ。
に対して１個のシフトレジスタ１ないしはラッチ回路２
のメモリ機能しか持たない場合に、データ転送スピード
ｆに関して、基本的に次式が成９立つ。
ここで、Ｎは直列のシフトレジスタ１のビット数又はラ
ッチ回路２０ビツト数１ｍは階調数、ｔは印字パルス幅
の最大値である。例えば、ｆ＝４ＭＨｚ、 ｔ ＝ １
．１ ｍ５ｅｃ＋ Ｎ＝ １２８ビツト（ｂムｔ）とし
た時、ｍ＃３２階調となシ、階調数ｍをさらに上げよう
とした場合、ｆを増加させるか、Ｎを減少するか、ある
いはｔを増加させる必要があった。
ッチ回路２０ビツト数１ｍは階調数、ｔは印字パルス幅
の最大値である。例えば、ｆ＝４ＭＨｚ、 ｔ ＝ １
．１ ｍ５ｅｃ＋ Ｎ＝ １２８ビツト（ｂムｔ）とし
た時、ｍ＃３２階調となシ、階調数ｍをさらに上げよう
とした場合、ｆを増加させるか、Ｎを減少するか、ある
いはｔを増加させる必要があった。
ここで、Ｉの増加は回路を構成するＩＣの特性で決まる
が、ＩＣの型式として、ＭＯＳにて６ Ｍ Ｈｚ 。
が、ＩＣの型式として、ＭＯＳにて６ Ｍ Ｈｚ 。
ｂｉ−ｃＭｏｓにて５ Ｍ ｔｌｚが現状では限界であ
る。
る。
さらに、ノイズの観点から見て、ｆを上げることは好ま
しいことではない。また、ｔの増加は高速作画をさまた
げる方向にある。さらに、Ｎの減少は、シフトレジスタ
エないしはラッチ回路２０ビツト数を減らすことにな９
、入力するデータの本数の増加となり、しいてはデータ
の処理の繁雑さを招くなどの問題点があった。
しいことではない。また、ｔの増加は高速作画をさまた
げる方向にある。さらに、Ｎの減少は、シフトレジスタ
エないしはラッチ回路２０ビツト数を減らすことにな９
、入力するデータの本数の増加となり、しいてはデータ
の処理の繁雑さを招くなどの問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、データ転送に高い周波数を必要とせず、さらに、
極めて簡単なデータ転送でグレ゛−ドの高い階調制御が
できるようにした感熱記録方式を得ることを目的とする
。
ので、データ転送に高い周波数を必要とせず、さらに、
極めて簡単なデータ転送でグレ゛−ドの高い階調制御が
できるようにした感熱記録方式を得ることを目的とする
。
この発明に係る感熱記録方式は、転送されて米 〜
るデータを取り込むシフトレジスタないしはラツチ回路
が、１個の発熱素子当りｎビットシリアルのメモリ機能
を持ち、かつｎビットのデータを発熱素子に与えられる
べきパルス幅に自動的にデコードされる構成としたもの
である。
るデータを取り込むシフトレジスタないしはラツチ回路
が、１個の発熱素子当りｎビットシリアルのメモリ機能
を持ち、かつｎビットのデータを発熱素子に与えられる
べきパルス幅に自動的にデコードされる構成としたもの
である。
この発明の感熱記録方式においては、１つの発熱素子に
対してｎビットのシフトレジスタないしはラッチ回路等
にｎビットシリアルのメモリ機能を持たせであるので、
データ転送に高い周波数を必要とすることなく、非常に
簡単な操作でデータ転送が行えると共に、高い階調制御
が可能となる。
対してｎビットのシフトレジスタないしはラッチ回路等
にｎビットシリアルのメモリ機能を持たせであるので、
データ転送に高い周波数を必要とすることなく、非常に
簡単な操作でデータ転送が行えると共に、高い階調制御
が可能となる。
第１図はこの発明の一実施例である感熱記録方式を示す
回路構成図である。図に示すように、６は発熱体５の１
ドツトを駆動するためのセルであり、個々の発熱体５は
各々Ｄｏｎ（ｎ＝１．２ 。
回路構成図である。図に示すように、６は発熱体５の１
ドツトを駆動するためのセルであり、個々の発熱体５は
各々Ｄｏｎ（ｎ＝１．２ 。
・・・＋ ” ）に接続されている。また、セル６はｎ
ビットパラレルのシフトレジスタ１．このシフトレジス
タ１の転送信号となるクロックのゲート回路９、カウン
タ７、セットリセットフリップフロップ８．スイッチン
グ素子３及びカウンタ７のクロック信号となるＣＬＫ２
のゲート回路１０等から構成される。
ビットパラレルのシフトレジスタ１．このシフトレジス
タ１の転送信号となるクロックのゲート回路９、カウン
タ７、セットリセットフリップフロップ８．スイッチン
グ素子３及びカウンタ７のクロック信号となるＣＬＫ２
のゲート回路１０等から構成される。
第２図は、第１図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。
行う場合におけるタイミングチャートを示す図である。
第２図は２５６階調の例を示している。まず、データは
２階調（ｎ−７、つまり２５６階調）の情報として、ｎ
ビットパラレルでシフトレジスタ１へ入力される。これ
らのデータはゲート回路９を通じて入力されるＣＬＫ信
号にて、次のセル６のシフトレジスタ１へ順次に転送さ
れる。すべてのセル６にデータが行き渡ると、ゲート回
路９が閉成してＣＬＫ信号の供給が絶たれる。次に、ス
トローブ（ＳＴＲＯＢＥ）端子に負のパルス信号が印加
される。このパルス信号ハカウンタ７（ダウンカウンタ
）のロード（Ｌ）端子及びセットリセットフリップフロ
ップ８のセット（Ｓ）端子に供給され、−上記パルス信
号の入力と共に、カウンタ７はシフトレジスタ１内の［
［−プリセットデータとして受は取り、データはカウン
タ７内に保持される。さらに、セットリセットフリップ
フロップ８の出力（Ｑ）端子からの出力をｒＨＪにする
。このｒＨＪ信号を受けてスイッチング素子３はＯＮと
なり、さらにゲート回路１０が開放する。この時点から
、カウンタ７はＣＬＫ２の信号を受は入れ始める。この
ＣＬＫ２の信号は最大の印字パルス幅ｔに対し、基本的
にｔ／２１の周期を持つ２個のパルス列から成る。カウ
ンタ７はＣＬＫ２の信号の入力と共にカウントダウンを
始める。仮に、シフトレジスタ１の内容が「２」であり
、カランタフにその情報がプリセットされた場合に、カ
ウンタ７はＣＬ Ｋ ２の２個のパルスでＲＣＹ端子か
らｒ Ｌ Ｊを出力する。この信号を受けてセットリセ
ットフリップフロップ８は、その出力（Ｑ）端子からの
出力をｒＬＪに落とす。
２階調（ｎ−７、つまり２５６階調）の情報として、ｎ
ビットパラレルでシフトレジスタ１へ入力される。これ
らのデータはゲート回路９を通じて入力されるＣＬＫ信
号にて、次のセル６のシフトレジスタ１へ順次に転送さ
れる。すべてのセル６にデータが行き渡ると、ゲート回
路９が閉成してＣＬＫ信号の供給が絶たれる。次に、ス
トローブ（ＳＴＲＯＢＥ）端子に負のパルス信号が印加
される。このパルス信号ハカウンタ７（ダウンカウンタ
）のロード（Ｌ）端子及びセットリセットフリップフロ
ップ８のセット（Ｓ）端子に供給され、−上記パルス信
号の入力と共に、カウンタ７はシフトレジスタ１内の［
［−プリセットデータとして受は取り、データはカウン
タ７内に保持される。さらに、セットリセットフリップ
フロップ８の出力（Ｑ）端子からの出力をｒＨＪにする
。このｒＨＪ信号を受けてスイッチング素子３はＯＮと
なり、さらにゲート回路１０が開放する。この時点から
、カウンタ７はＣＬＫ２の信号を受は入れ始める。この
ＣＬＫ２の信号は最大の印字パルス幅ｔに対し、基本的
にｔ／２１の周期を持つ２個のパルス列から成る。カウ
ンタ７はＣＬＫ２の信号の入力と共にカウントダウンを
始める。仮に、シフトレジスタ１の内容が「２」であり
、カランタフにその情報がプリセットされた場合に、カ
ウンタ７はＣＬ Ｋ ２の２個のパルスでＲＣＹ端子か
らｒ Ｌ Ｊを出力する。この信号を受けてセットリセ
ットフリップフロップ８は、その出力（Ｑ）端子からの
出力をｒＬＪに落とす。
これと同時に、スイッチング素子３はＯＦＦとなる。さ
らに、ゲート回路１０が閉成し、ＣＬＫ２のカウンタ７
への入力が禁止される。この状態は、次のストローブ信
号が印加されるまで保持される。
らに、ゲート回路１０が閉成し、ＣＬＫ２のカウンタ７
への入力が禁止される。この状態は、次のストローブ信
号が印加されるまで保持される。
つまり、シフトレジスタ１の内容「２」に対して、ｔ／
２ｎ×「２」の間の印字パルス幅が発熱体５に印字され
ることになる。このようにして、シフトレジスタ１内の
任意のデータに対し、そのデータの指定する時間分だけ
個々の発熱体５を駆動して行く。ｎ＝８の場合に、２５
６通りの印字時［…を各発熱体５に対し個別に指定でき
る。この印字時間の差異は印加エネルギーの差とな如、
終局的には、２５６階調の濃度差となって画像上に現わ
れる。なお、シフトレジスタ１内のデータは、ストロー
ブ信号の印加と同時にカウンタ７内に取り込まれて保持
されるため、書き換えてしまっても良い。つまシ、１ラ
インの情報を印字中に、次のラインのデータを転送でき
る。
２ｎ×「２」の間の印字パルス幅が発熱体５に印字され
ることになる。このようにして、シフトレジスタ１内の
任意のデータに対し、そのデータの指定する時間分だけ
個々の発熱体５を駆動して行く。ｎ＝８の場合に、２５
６通りの印字時［…を各発熱体５に対し個別に指定でき
る。この印字時間の差異は印加エネルギーの差とな如、
終局的には、２５６階調の濃度差となって画像上に現わ
れる。なお、シフトレジスタ１内のデータは、ストロー
ブ信号の印加と同時にカウンタ７内に取り込まれて保持
されるため、書き換えてしまっても良い。つまシ、１ラ
インの情報を印字中に、次のラインのデータを転送でき
る。
次に１階調データを転送する過程について、再度検討す
ると、前述した下式において、この発明の感熱記録方式
によれば、シフトレジスタ１のメモリ機能自体が１つの
発熱体５に対し２通りのデータを一度に蓄えられるため
、ｍ＝１とおけることになる。
ると、前述した下式において、この発明の感熱記録方式
によれば、シフトレジスタ１のメモリ機能自体が１つの
発熱体５に対し２通りのデータを一度に蓄えられるため
、ｍ＝１とおけることになる。
上式において、例えばｔ ＝ １．１ ｍ５ｅｅ ｌ
ｆ ＝ ４ ＭＨｚとした場合に、Ｎ＝４４００となる
。これは、発熱体５の４４００個分に対しｆ＝４ＭＨｚ
という条件下でも、−回の転送でデータの入力が完了す
るということを意味する。そして、１６ドツト（ｄａｔ
）／ ｍｍの換算で云えば、４４００／１６＝２７５冨
嘗のラインヘッドに相当する。つまり、ｎビットパラレ
ルのデータ入力端子１系列のみで、４４００個の発熱体
５分のデータを処理できることになる。
ｆ ＝ ４ ＭＨｚとした場合に、Ｎ＝４４００となる
。これは、発熱体５の４４００個分に対しｆ＝４ＭＨｚ
という条件下でも、−回の転送でデータの入力が完了す
るということを意味する。そして、１６ドツト（ｄａｔ
）／ ｍｍの換算で云えば、４４００／１６＝２７５冨
嘗のラインヘッドに相当する。つまり、ｎビットパラレ
ルのデータ入力端子１系列のみで、４４００個の発熱体
５分のデータを処理できることになる。
階調数については、シフトレジスタ１が発熱体５の１個
につき保有するビット数により決定されるため、ビット
数を増加することにより何階調でも対応できる。また、
階調データはｎビットパラレルのデータとして入力でき
るため、従来例のようにデータと階調数分に分割して送
出するという複雑な外部回路を全く必要としない。
につき保有するビット数により決定されるため、ビット
数を増加することにより何階調でも対応できる。また、
階調データはｎビットパラレルのデータとして入力でき
るため、従来例のようにデータと階調数分に分割して送
出するという複雑な外部回路を全く必要としない。
桑お、上記実施例では、シフトレジスタ１をｎビットパ
ラレルにて構成した場合について説明したが、シリアル
に構成しても良い。例えば、発熱体５の第１ビツトに対
応するセル６内のシフトレジスタ１のＳＲ７〜ＳＲＯを
シリアルにつなぎ込み、ＳＲＯは次のセル６のＳＲ７へ
つなぎ込む。
ラレルにて構成した場合について説明したが、シリアル
に構成しても良い。例えば、発熱体５の第１ビツトに対
応するセル６内のシフトレジスタ１のＳＲ７〜ＳＲＯを
シリアルにつなぎ込み、ＳＲＯは次のセル６のＳＲ７へ
つなぎ込む。
同様に、全てのシフトレジスタ１がシリアルにつなぎ込
まれる。画像データは単一のセル６に対してｎビット（
図示の場合はｎ−８）の情報を持つシリアルデータとし
て、まず、第１のセル６のＳＲ７へ入力され、順次にＳ
Ｒ６からＳＲＯへ抜け、ＳＲＯのデータは第２のセル６
のＳＲ７へ転送されて行く。全てのセル６に対してデー
タが行き渡った時点で、ＣＬＫが停止する。このデータ
はカウンタ７へｎビットのパラレルデータとして伝達さ
れ、以降は上記例と同様な動作を行う。このようにシフ
トレジスタ１をシリアル接続する方式では、ＣＬＫの数
は上記例に比べてｎ倍に増加する必要が娶るが、データ
の入力端子が１７ｎに減少し、つまり、インタフェース
となるコネクタピン数をｎ−１本減少し得るという捨て
難い効果がある。なお、シフトレジスタ１のシリアル接
続はＳＲＯ→ＳＲ７、さらに、次のセル６のＳＲＯ→Ｓ
Ｒ７・・・・・・の接続であっても目的を達成できるこ
とは云うまでもない。
まれる。画像データは単一のセル６に対してｎビット（
図示の場合はｎ−８）の情報を持つシリアルデータとし
て、まず、第１のセル６のＳＲ７へ入力され、順次にＳ
Ｒ６からＳＲＯへ抜け、ＳＲＯのデータは第２のセル６
のＳＲ７へ転送されて行く。全てのセル６に対してデー
タが行き渡った時点で、ＣＬＫが停止する。このデータ
はカウンタ７へｎビットのパラレルデータとして伝達さ
れ、以降は上記例と同様な動作を行う。このようにシフ
トレジスタ１をシリアル接続する方式では、ＣＬＫの数
は上記例に比べてｎ倍に増加する必要が娶るが、データ
の入力端子が１７ｎに減少し、つまり、インタフェース
となるコネクタピン数をｎ−１本減少し得るという捨て
難い効果がある。なお、シフトレジスタ１のシリアル接
続はＳＲＯ→ＳＲ７、さらに、次のセル６のＳＲＯ→Ｓ
Ｒ７・・・・・・の接続であっても目的を達成できるこ
とは云うまでもない。
この発明は以上説明したとお９、感熱記録方式において
、転送されて来るデータを取り込むシフトレジスタない
しはラッチ回路が、１個の発熱素子当Ｊ）ｎビットシリ
アルのメモリ機能を持ち、かつｎビットのデータを発熱
素子に与えられるべきパルス幅に自動的にデコードされ
る構成としたので、外部回路で階調データの作成のため
の複雑な操作が不要となり、また、高階調の場合でもデ
ータ転送に高い周波数を必要とせず、さらに、極めて簡
単なデータ転送でグレードの高い階調制御を行うことが
できると共に、小型、軽量な構成となし得るなどの優れ
た効果を奏するものである。
、転送されて来るデータを取り込むシフトレジスタない
しはラッチ回路が、１個の発熱素子当Ｊ）ｎビットシリ
アルのメモリ機能を持ち、かつｎビットのデータを発熱
素子に与えられるべきパルス幅に自動的にデコードされ
る構成としたので、外部回路で階調データの作成のため
の複雑な操作が不要となり、また、高階調の場合でもデ
ータ転送に高い周波数を必要とせず、さらに、極めて簡
単なデータ転送でグレードの高い階調制御を行うことが
できると共に、小型、軽量な構成となし得るなどの優れ
た効果を奏するものである。
第１図はこの発明の一実施例である感熱記録方式を示す
回路構成図、第２図は、第１図の感熱記録方式を使用し
て階調印字を行う場合におけるタイミングチヤードを示
す図、第３図は従来の感熱記録方式を示す回路構成図、
第４図は、第３図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。 図において、１・・・シフトレジスタ、２・・・ラッチ
回路、３・・・スイッチング素子、５・・・発熱体、６
・・・セル、７・・・カウンタ、８・・・セットリセッ
トフリツゾフロツゾ、９．１０・・・ゲート回路である
。 なお、各図中、同一符号は同一、又は相当部分を示す。
回路構成図、第２図は、第１図の感熱記録方式を使用し
て階調印字を行う場合におけるタイミングチヤードを示
す図、第３図は従来の感熱記録方式を示す回路構成図、
第４図は、第３図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。 図において、１・・・シフトレジスタ、２・・・ラッチ
回路、３・・・スイッチング素子、５・・・発熱体、６
・・・セル、７・・・カウンタ、８・・・セットリセッ
トフリツゾフロツゾ、９．１０・・・ゲート回路である
。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (3)
- （１）感熱記録ヘッドを用いた感熱記録方式において、
転送されて来るデータを取り込むシフトレジスタないし
はラッチ回路が、１個の発熱素子当りｎビット（ｂｉｔ
）シリアルのメモリ機能を持ち、蓄えられたｎビットの
データを、前記発熱素子を駆動するパルス幅にデコード
するようにしたことを特徴とする感熱記録方式。 - （２）前記デコードするための回路は、カウンタ素子、
フリップフロップ及びカウント用クロックのゲート回路
から成ることを特徴とする特許請求の範囲第１項記載の
感熱記録方式。 - （３）前記カウンタ素子は、トリガとしての外部からの
ストローブ信号でｎビットのデータを取り込み、保持す
ることを特徴とする特許請求の範囲第２項記載の感熱記
録方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091542A JPS61248667A (ja) | 1985-04-25 | 1985-04-25 | 感熱記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091542A JPS61248667A (ja) | 1985-04-25 | 1985-04-25 | 感熱記録方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61248667A true JPS61248667A (ja) | 1986-11-05 |
Family
ID=14029356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60091542A Pending JPS61248667A (ja) | 1985-04-25 | 1985-04-25 | 感熱記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2691926A1 (fr) * | 1992-06-03 | 1993-12-10 | Axiohm | Tête d'impression thermique avec régulation de l'apport d'énergie aux points chauffants. |
-
1985
- 1985-04-25 JP JP60091542A patent/JPS61248667A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2691926A1 (fr) * | 1992-06-03 | 1993-12-10 | Axiohm | Tête d'impression thermique avec régulation de l'apport d'énergie aux points chauffants. |
| US5446475A (en) * | 1992-06-03 | 1995-08-29 | Axioohm | Thermal print head with regulation of the amount of energy applied to its heating points |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723132A (en) | Method and apparatus for preventing unevenness in printing depth in a thermal printing | |
| JPS61248667A (ja) | 感熱記録方式 | |
| JPS61248666A (ja) | 感熱記録方式 | |
| JPS61203782A (ja) | 感熱記録方式 | |
| JPS61184048A (ja) | 感熱記録装置 | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JPH0319069B2 (ja) | ||
| JPS63264375A (ja) | サーマルヘッドの予熱装置 | |
| JPS6239963A (ja) | サ−マルヘツド | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPS6322666A (ja) | プリンタ用ヘツドの駆動方法 | |
| JPH0439433B2 (ja) | ||
| JPH0434864B2 (ja) | ||
| JPS6024969A (ja) | サ−マルヘツドの駆動方法 | |
| JPS61167268A (ja) | サ−マルヘツド用ドライバ−ｉｃ | |
| JPH07125286A (ja) | サーマルヘッド | |
| JPS5894485A (ja) | サ−マルプリンタの駆動回路 | |
| JP2555105B2 (ja) | 印刷装置 | |
| JP2923950B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPS63154373A (ja) | サ−マルヘツド階調駆動方式 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPS6313390B2 (ja) | ||
| JPS63295278A (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JPH02120058A (ja) | 熱記録ヘツドの駆動回路 | |
| JPS62133858A (ja) | サ−マルヘツド駆動装置 |