JPS61248666A - 感熱記録方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、感熱記録方式に係り、特に、感熱記録ヘッ
ド（サーマルヘッド）を用いてドツト記録を行う感熱記
録装置におけるヘッド駆動方式又は濃度制御方式に関す
るものである。

〔従来の技術〕

一般に、感熱記録方式は簡便であるために、近年広く使
用されている。この感熱記録方式は基板上に形成された
発熱体ｌこ選択的蒼こ通電し、記録紙を発色させるもの
であるが、これには各種の駆動方法が知られている。

これらの駆動方法のうちで１例えば特開昭５０−１３３
０８１号公報に開示されたダイレクトドライブ方式と呼
ばれるものが最近開発された。第３図は従来の感熱記録
方式を示す回路構成図である。

図に示すように、６は発熱体５のドツトを駆動するため
のセルであり、このセル６はシフトレジスタ１．ラッチ
回路２及びスイッチング素子３等から構成される。そし
て１例えばシフトレジスタ１に１ライン分のデータ（Ｄ
ＡＴＡ）を直列に入力し０次にラッチ（ＬＡＴＣ？Ｈ）
信号にてラッチ回路２ヘシフトレジスタｊの内容を転送
する。このラッチ回路２の内容で文イツチング素子３の
０Ｎ１０　Ｆ　Ｆ状ＷＭヲ決定り、、ｘ　）　ｏ−−ｊ
　（ＳＴＲＯＢＥ）信号４のＯＮ信号で発熱体５に通電
し、その結果。

発熱体？を発熱させて画像を記録する。ここで。

ストローブ信号４は全ビット（ｂｉｔ）あるいは任意の
複数ビットに共通に供給されており、このため、同一タ
イミングで個々の発熱体５への通電時間、つまり印字パ
ルス幅を変えることはできない。

すなわち、シフトレジスタ１ないしはラッチ回路２に転
送されるｌライン分のデータは、ビット単位で見る場合
は「１」か「ｏ」の状態しか取り得ないのである。

このような回路構成を用いてＮ階調の濃度制御を行う方
法について、以下に説明する０発熱体５に印加されるエ
ネルギーＢｏは１次式で示される。

Ｅｏ：＝Ｐ６ｔ　：　Ｉ”Ｒ１ ここで、■は記録電源電圧、Ｒは発熱体５の抵抗値１１
　”Ｏｎはスイッチング素子３のＯＮ状態時の抵抗成分
、ｔは印字パルス幅である。上記した式から明らかなよ
うｌこ、■及びＲを一定とした場合に。

Ｅｏの変化のパラメータは％ｏｎ及び　ｔとなる。この
うちで、　Ｒｏｎについては自身のバラツキが±３５係
程鹿島り、高度の階調制御には不適当であるから、ｔを
変化させる方法が普遍的である。

第４図は、第３図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。

第４図はｔを変化させる方式のタイミングチャートであ
り、２５６階調の例を示している。２５６階調の情報を
持つｌラインのデータは。

回路が１つの発熱体５に対して１ビツトのシフトレジス
タ１ないしはラッチ回路２しか持たないため、２５６回
送り込む必要がある（Ｋｌ　、に２　。

・・・、　Ｎ２５６　）、　Ｋｎが送出されるごとにラ
ッチ信号を立て、スイッチング素子３のＯＮ１０　Ｆ　
Ｆ状態を変えて行＜、ＤＯＩは２　／　２５６階調の例
である。この場合、Ｋｌとに２においてＤＯ２に相当す
るビットがｒｉｂ　Ｋ３〜に２５６においてＤ０２に相
当するビットが「０」、つまりＯＦＦのデータを転送す
るわけである。なお、ストローブ信号４は２５６　／　
２５６階調の時間帯はＯＮ状態に保持させておく、この
ようにして、基本パルス幅ｔ。

の内部を　／　　のステップで任意に変化させ゛て行く
のである。

〔発明が解決しようとする問題点〕

上記のような従来の感熱記録方式では、１つの□発熱体
５に対して１個のシフトレジ・スターないしはラッチ回
路２のメモリ機能しか持たない一場合に。

データ転送スピードｆに関して、基本的に゛次式が成り
立つ。

ｍ ｆ＝− ここで、Ｎは直列のシフトレジスターのビット数又はラ
ッチ回路２のビット数１ｍは階調数、ｔは印字パルス幅
の最大値である１例えば、ｆ＝４Ｍ■ｚ　、　ｔ　＝　
１．１　ｍ１ｅｅ　、’Ｎ　＝　１２８ビツト（ｂｉｔ
　）とした時１ｍζ３２階調となり１階調数ｍをさらに
上げようとした場合、ｆを増加させるか、Ｎを減少する
か、あるいはｔを増加させる必要があった。ここで、ｆ
の増加は回路を構成するＩＣの特性で決するが、ＩＣの
型式として、ＭＯＳにて６Ｍ１ｚ。

ｂｉ−０ＭＯ８にて５Ｍ１ｌｚが現状では限界である。

さらに、ノイズの観点から見て、ｆを上げることは好ま
しいことではない、また、ｔの増加は高゛速作画をさま
た□げる方向ｌこある。さらに、Ｎの減少は、シフトレ
ジスタ１ないしはラッチ回路２のビット数を減らすこと
になり、入力するデータの本数の増加となり、しいては
データの処理の繁雑さ゛を招゛くなどの藺′題点があっ
た。

この発明は、かかる問題点を解決するためになされたも
ので、データ転送に高い周波数を゛必要と　　　□せず
、さらに０．極め□て簡単なデータ転送でグーレードの
高い階調制御ができるようにした感熱記録方式を得゛る
ご゛とを目的とする。

〔問題点を解゛決するた゛めの手段〕

この発明に係る感熱記録力゛式は、転送゛されて来るデ
ータを取り込むシフトレジスタないしは゛ラッ子回路が
、１個の発熱素子当りｎビットパラレルのメモリ機能を
持ち、かつｎビットのデータを発熱素子に与えられるべ
きパルス幅に自動的ζこデコードされる構成としたもの
である。

〔作用〕

この発明の感熱記録方式ｌこおいては、１つの発熱素子
に対してｎビットのシフトレジスタないしはラッチ回路
等にｎビットパラレルのメモリ機能を持たせであるので
、データ転送に高い周波数を必要とすることなく、非常
に簡単な操作でデータ転送が行えると共に、高い階調制
御が可能となる。

〔実施例〕

第１図はこの発明の一実施例である感熱記録方式を示す
回路構成図である０図に示すように、６は発熱体５の１
ドツトを駆動するためのセルであり１個々の発熱体５は
各々ＤＯｎ（ｎ＝１．２゜・−・ｔ　”　）に接続され
ている。また、セル６はｎビットパラレルのシフトレジ
スタ１．このシフトレジスタｌの転送信号となるクロッ
クのゲート回路９、カウンタ７、セットリセットフリッ
プフロップ８．スイッチング素子３及びカウンタ７のク
ロック信号となるＣＬＫ２のゲート回路ＩＯ等から構成
される、 第２図は、第１図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。

第２図は２５６階調の例を示している。まず、データは
２ｎ階調（ｎ＝７．つまり２５６階調）の情報として−
ｎビットパラレルでシフトレジスタ１へ入力される。こ
れらのデータはゲート回路９を通じて入力されるＣＬＫ
信号にて１次のセル６のシフトレジスタ１へ順次に転送
される。

すべてのセル６にデータが行き渡ると、ゲート回路９が
閉成してＣＬＫ信号の供給が絶たれる１次に、ストロー
ブ（ＳＴＲＯＢＥ）端子に負のパルス信号が印加さ、れ
る、このパルス信号はカウンタ７（ダウンカウンタ）の
ロード（Ｌ）端子及びセットリセットフリップ７０ツブ
８のセット（８）端子に供給され、上記パルス信号の入
力と共に、カウンタ７はシフトレジスタ１内の情報をプ
リセットデータとして受は取り、データはカウンタ７内
に保持される。さらに、セットリセットフリップフロッ
プ８の出力（Ｑ）端子からの出力をｒＨＪにする。この
１−ＨＪ倍信号受けてスイッチング素子３はＯＮとなり
、さらにゲート回路ＩＯが開放する。この時点から、カ
ウンタ７はＣＬＫ２の信号を受は入れ始める。このＣＬ
Ｋ２の信号は最大の印字パルス幅ｔに対し、基本的に／
２　ｎの周期を持つ２°個のパルス列から成る。カウン
タ７はＣＬＫ２の信号の入力と共にカウントダウンを始
める。仮に、シフトレジスターの内容が「２」であり、
カウンタ７にその情報がプリセットされた場合に、カウ
ンタ７はＣＬＫ２の２個のパルスでＲＣＹ端子からｒＬ
Ｊを出力する。この信号を受けてセットリセットフリッ
プフロップ８は、その出力（Ｑ）端子からの出力をｒＬ
Ｊに落とす、これと同時に、スイッチング素子３はＯＦ
Ｆ’となる。

さらに、ゲート回路ＩＯが閉成し、ＣＬＫ２のカウンタ
７への入力が禁止される。この状態は１次のストローブ
信号が印加されるまで保持される。つまり、シフトレジ
スターの内容「２」に対して。

ｔ／２ｎ×「２」　　の間の印字パルス幅が発熱体５に
印字されることになる。このようにして、シフトレジス
タ１内の任意のデータに対し、そのデータの指定する時
間分だけ個々の発熱体５を駆動して行く。ｎ　＝　８の
場合Ｅこ、２５６通りの印字時間を各発熱体５に対し個
別に指定できる。この印字時間の差異は印加エネルギー
の差となり、終局的には。

２５６階調の一度差となって画像上に現われる。なお、
シフトレジスタ１内のデータは、ストローブ信号の印加
と同時にカウンタ７内に取り込まれて保持されるため、
書き換えてしまっても良い、つまり、■ラインの情報を
印字中に１次のラインのデータを転送できる。

次に１階調データを転送する過程について、再度検討す
ると、前述した下式において、この発明の感熱記録方式
によれば、シフトレジスタ１のメモリ機能自体が１つの
発熱体５に対し２°通りのデータを一度に蓄えられるた
めｌｍ＝１とおけることになる。

Ｎｍ　　　　Ｎ ｆ＝−＝− 上式におイテ１例えばｔ　＝　１．１　ｍ５ｅｃ　、　
ｆ　＝　４　Ｍｌｌｚとした場合にｅ　Ｎｍ４４００と
なる。これは１発熱体５の４４００個分に対しｆ　＝　
４　Ｍｌｌｚという条件下でも、−回の転送でデータの
入力が完了するということを意味する。そしてｗ　１６
ドツト（ｄａｔ　）／　１１１１の換算で云えば、４４
００／１６　＝　２７５　ｎ＋のラインヘッドに相当す
る。つまり、ｎビットパラレルのデータ入力端子１系列
のみで、　４４００個の発熱体５分のデータを処理でき
ることになる０階調数については、シフトレジスタ１が
発熱体５の１個につき保有するビット数により決定され
るため。

ビット数を増加することにより何階調でも対応できる。

また１階調データはｎビットパラレルのデータとして入
力できるため、従来例のようにデータと階調数分に分割
して送出するという複雑な外部回路を全く必要としない
。

なお、上記実施例では、シフトレジスタ１ヲｎビツトパ
ラレルにて構成した場合について説明したが、シリアル
に構成しても良い。例えば１発熱体５の第１ビツトに対
応するセル６内のシフトレジスタ１の８Ｒ７〜ＳＲ，Ｑ
をシリアルにつなぎ込み、ＳＲ，Ｏは次のセル６のＳＲ
，７へつなぎ込む。

同様に、全てのシフトレジスタ１がシリアルにつなぎ込
まれる０画像データは単一のセル６に対してｎビット（
図示の場合はｎ＝８）の情報を持つシリアルデータとし
て、まず、第１のセル６のＳＲ７へ入力され、゛順次に
ＳＲ，６から８ＲＱへ抜け。

８ＲＯのデータは第２のセル６の８Ｈ，７へ転送されて
行く、全てのセル６に対してデータが行き渡った時点で
、ＣＬＫが停止する。このデータはカウンタ７へｎビッ
トのパラレルデータとして伝達され、以降は上記例と同
様な動作を行う、このようにシフトレジスタ１をシリア
ル接続する方式では、ＣＬＫの数は上記例に比べてｎ倍
に増加する必要があるが、データの入力端子が１７ｎに
減少し。

つまり、インタフェースとなるコネクタビン数をｎ　−
１本減少し得るという捨て難い効果がある。

なお、シフトレジスタ１のシリアル接続は５ｆＬＯ→５
Ｒ７−ざらζこ１次のセル６のＳ几Ｏ→８ルア・・・・
・・の接続であっても目的を達成できることは云うまで
もない。

〔発明の効果〕

この発明は以上説明したとおり、感熱記録方式において
、転送されて来るデータを取り込むシフトレジスタない
しはラッチ回路が、１個の発熱素子当りｎビットパラレ
ルのメモリ機能を持ち、かつｎビットのデータを発熱素
子に与えられるべきパルス幅に自動的にデコードされる
構成としたので、外部回路で階調データの作成のための
複雑な操作が不要となり、また、高階調の場合でもデー
タ転送に高い周波数を必要とせず、さらに、極めて簡単
なデータ転送でグレードの高い階調制御を行うことがで
きると共に、小型、＠量な構成となし得るなどの優れた
効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例である感熱記録方式を示す
回路構成図、第２図は、第１図の感熱記録方式を使用し
て階調印字を行う場合におけるタイミングチヤードを示
す図、第３図は従来の感熱記録方式を示す回路構成図、
第４図は、第３図の感熱記録方式を使用して階調印字を
行う場合におけるタイミングチャートを示す図である。 図において、１・・・シフトレジスタ、２・・・ラッチ
回路、３・・・スイッチング素子、５・・・発熱体、６
・・・セル、７・・カウンタ、８・・セットリセットフ
リップフロップ、９．１０・・・ゲート回路である。　
　　　　゛なお、各図中、同一符号は同一、又は相当部
分を示す。

Claims (3)

【特許請求の範囲】
1. （１）感熱記録ヘッドを用いた感熱記録方式において、
   転送されて来るデータを取り込むシフトレジスタないし
   はラッチ回路が、１個の発熱素子当りｎビット（ｂｉｔ
   ）パラレルのメモリ機能を持ち、蓄えられたｎビットの
   データを、前記発熱素子を駆動するパルス幅にデコード
   するようにしたことを特徴とする感熱記録方式。
2. （２）前記デコードするための回路は、カウンタ素子、
   フリップフロップ及びカウント用クロックのゲート回路
   から成ることを特徴とする特許請求の範囲第１項記載の
   感熱記録方式。
3. （３）前記カウンタ素子は、トリガとしての外部からの
   ストローブ信号でｎビットのデータを取り込み、保持す
   ることを特徴とする特許請求の範囲第２項記載の感熱記
   録方式。