JPS6124727B2 - - Google Patents

Info

Publication number
JPS6124727B2
JPS6124727B2 JP53112764A JP11276478A JPS6124727B2 JP S6124727 B2 JPS6124727 B2 JP S6124727B2 JP 53112764 A JP53112764 A JP 53112764A JP 11276478 A JP11276478 A JP 11276478A JP S6124727 B2 JPS6124727 B2 JP S6124727B2
Authority
JP
Japan
Prior art keywords
data
unnecessary
stage
signal
display signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53112764A
Other languages
English (en)
Other versions
JPS5539965A (en
Inventor
Koji Takao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11276478A priority Critical patent/JPS5539965A/ja
Publication of JPS5539965A publication Critical patent/JPS5539965A/ja
Publication of JPS6124727B2 publication Critical patent/JPS6124727B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明はデータ処理装置におけるデータバツフ
ア回路に関する。
データ処理装置においては従来より非同期的に
動作するか、または異なる2つのデータ転送速度
を有し独立同期動作する装置間でのデータ転送の
円滑化のため、データバツフア回路を用いてい
る。しかしながら、データの入力、蓄積および出
力を繰り返し行なうことに加えて格納されたデー
タの内の予め定めたものを消滅させるようなデー
タ加工処理を行なうデータバツフア回路は末だ実
現されていない。これはそれぞれのデータバツフ
アに設けられたデータの順序管理のため制御回路
が、外部の回路とは独立しており、データバツフ
アに格納されたデータを外部からの指定に基いて
加工することが難かしいことに起因している。従
つてデータバツフアには加工済みのデータが与え
られることになるが、通常はデータ加工の処理速
度はデータバツフアのデータ転送能力より遅いの
でデータの流れに渋滞が生じて回路全体の動作効
率が低下するという欠点がある。
このため、加工前のデータを取り込み、これが
バツフア内に滞留している間に加工処理を施こす
データバツフアが得られれば、データ処理装置の
動作効率を非常に高めることになると言える。
本発明の目的は、上述のデータ加工処理にさい
して格納したデータの中から不要データを除いて
必要なデータのみを選別して加工するようにした
データバツフア回路を提供することにある。
本発明の回路は、それぞれの格納段がデータお
よびこのデータが不要であるか否かを表示する不
要データ表示信号を格納しかつ互いに縦続接続さ
れてなる複数段の格納手段と、 クロツク信号に同期し外部からのデータ出力要
求信および対応する段の前記表示信号の少なくと
も一方が次段の格納手段へデータのシフト動作を
指示するシフトクロツク信号として供給されるシ
フトクロツク信号発生手段と、 前記格納手段にデータ格納後外部からの不要デ
ータ指定信号および前段の格納手段からの前記表
示信号の少なくとも一方に基いて対する表示信号
を発生する表示信号発生手段とを含み、 前記表示信号により表示された不要データを格
納する前記格納段にはシフトクロツク信号を供給
せずに前段の格納段から与えられるデータを格納
して前記不要データを消滅するようにしたことを
特徴とする。
本発明の特徴は、入力データをシフトインし、
出力データをシフトアウトするシフトレジスタ構
造のデータバツフア回路において、データととも
にデータバツフア内を移動するコントロールビツ
トをデータに付加し、このビツトの状態によりそ
の付加されたデータが必要なものか否かを判定し
不要データがあるときにはこれを次段にシフトさ
せないようシフトクロツクを与えて不要データを
消滅させるようにしたことにある。
次に前記について図面を参照して詳細に説明す
る。
第1図は本発明の一実施例を示す回路図であ
る。
本発明の回路は、データバツフア部101,2
01,301および401とこれらのデータバツ
フアデータ部に格納されたデータの要、不要を表
示する。コントロールビツト部102,202,
302および402とからなる4個の格納手段を
縦続接続したデータバツフア1,2,3および
4、前記コントロールビツト部102,202,
302および402に外部からデータ消去の指示
を与える表示信号11,12および13、これら
の表示信号11,12および13と前段のコント
ロールビツト202,302および402の出力
との論理和をとるオア回路20,21および2
2、データバツフア1,2,3および4からデー
タが取り出される毎に与えられるストローブ信号
6とコントロールビツト部102からの出力との
論理和をとるオア回路14、この論理和回路14
からの論理和結果とコントロールビツト部202
からの出力との論理和をとるオア回路15、同様
に対応する論理和をとるオア回路16および17
およびこれらのオア回路14,15,16および
17の出力とクロツク信号5とのそれぞれの論理
積をとり対応する前記各データバツフア1,2,
3および4にシフトクロツク信号7,8,9およ
び10を与えるアンド回路27,28,29およ
び30から構成されている。
本発明の動作を以下に説明する。
いま、コントロールビツト部202にデータの
不要を示す論理“1”が設定されているものとす
る。この結果、オア回路15,16,17の出力
が“1”となりクロツク信号5が出されると
AND回路28,29,30を通してデータバツ
フア2,3および4のそれぞれにシフトクロツク
信号8,9および10が与えられ、データバツフ
ア回路4に格納されたデータはデータバツフア3
へ、またデータバツフア3に格納されたデータは
データバツフア回路2へ移動する。
しかしながらデータバツフア2に格納されたデ
ータはデータバツフア1に移動されないために前
記データバツフア3から移動されたデータにより
書き換えられて消滅する。
次に本発明回路におけるデータの消去ならびに
移動動作を第2図および第3図を参照しながら詳
細に説明する。
データバツフアのそれぞれには必要データA,
B,CおよびDと不要データX,YおよびZが順
次格納される。
これらのデータは図中右から左け順次移動され
最左段のデータバツフアからデータが取り出され
る。
これらのデータの移動は、それぞれのデータバ
ツフア1,2,3および4に格納された各データ
をストロープ信号6がクロツク5に同期して作ら
れたシフトクロツク7,8,9,10により1つ
右から左へ移動する場合と不要データが例えばデ
ータバツフア2内に内在しているときには先頭の
不要データを消去するようなシフトクロツク信号
8,9および10が与えられ所定のデータのみ移
動する場合がある。
なお、前者ではデータバツフアから1個データ
の取出し動作が行なわれ、後者ではこのデータの
取り出し動作は行なわれない。
この結果、データの取出し速度に比べ、十分は
やいクロツクと十分長いデータバツフア長をそな
えておけば不要データはデータバツフア回路のデ
ータ取り出し口にあらわれることなくデータバツ
フア内を移動中に消去されてしまう。なお、第3
図はデータの消去動作中に通常のデータ取出し動
作が行なわれた例で第2クロツクの時点がこれに
相当する。
本発明には、データの移動と並行して必要デー
タの選別を行なうようにして円滑かつ能率の良い
データ転送を行なえるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、および第
2図および第3図は第1図の本発明の動作を説明
するための図である。 第1図において、1,2,3,4……データバ
ツフア、5……クロツク信号、6……ストローブ
信号、11,12,13……データ消去の指示を
与える表示信号、14,15,16,17,2
0,21,22……オア回路、27,28,2
9,30……アンド回路。

Claims (1)

  1. 【特許請求の範囲】 1 それぞれの格納段がデータとこのデータが不
    要なものであるか否かを表示する不要データ表示
    信号とを格納し、かつ互いに縦続接続されてなる
    複数段の格納手段と、 クロツク信号に同期し外部から与えられるデー
    タ出力要求信号および対応する段の前記表示信号
    の少なくとも一方を次段の格納手段へのデータシ
    フト動作を指示するシフトクロツク信号として供
    給するシフトクロツク信号発生手段と、 前記格納手段にデータを格納したあと外部から
    与えられる不要データ指定信号および前段の格納
    手段からの前記表示信号の少なくとも一方に基い
    て対応する段の格納手段に対する表示信号を発生
    する表示信号発生手段とを含み、 前記表示信号により表示された不要データを格
    納する格納段にはシフトクロツク信号を供給せず
    に前段の格納段から与えられるデータを格納する
    ことにより前記不要データを消滅させるようにし
    たことを特徴とするデータバツフア回路。
JP11276478A 1978-09-12 1978-09-12 Data buffer circuit Granted JPS5539965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11276478A JPS5539965A (en) 1978-09-12 1978-09-12 Data buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11276478A JPS5539965A (en) 1978-09-12 1978-09-12 Data buffer circuit

Publications (2)

Publication Number Publication Date
JPS5539965A JPS5539965A (en) 1980-03-21
JPS6124727B2 true JPS6124727B2 (ja) 1986-06-12

Family

ID=14594926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11276478A Granted JPS5539965A (en) 1978-09-12 1978-09-12 Data buffer circuit

Country Status (1)

Country Link
JP (1) JPS5539965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649226U (ja) * 1988-07-16 1989-01-18

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210729A (ja) * 1985-07-09 1987-01-19 Mitsubishi Electric Corp デ−タ伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649226U (ja) * 1988-07-16 1989-01-18

Also Published As

Publication number Publication date
JPS5539965A (en) 1980-03-21

Similar Documents

Publication Publication Date Title
JP2947664B2 (ja) 画像専用半導体記憶装置
JPH0576650B2 (ja)
JPS6124727B2 (ja)
JP3191302B2 (ja) メモリ回路
US5994920A (en) Half-full flag generator for synchronous FIFOs
US5963056A (en) Full and empty flag generator for synchronous FIFOs
JPS6211736B2 (ja)
JP2021067712A (ja) 情報処理装置、情報処理方法及びプログラム
JP3145477B2 (ja) 子画面表示回路
JPH0477349B2 (ja)
JP2636937B2 (ja) 多段データバッファ転送回路
JPS6343784B2 (ja)
JPH09319863A (ja) 画像処理装置における設定データ変更装置
JPH01114965A (ja) プロセッサアレイヘのコマンド転送方式及び回路
JPS62226330A (ja) カ−ソル制御方法
JPH05313715A (ja) データ発生装置
JPH06223036A (ja) シリアル通信装置
JPS61276049A (ja) ダイレクト・メモリ・アクセス制御方式
JPH03171273A (ja) デジタル信号処理装置
JPH0351910A (ja) ファーストイン ファーストアウト メモリ
JPS5897731A (ja) 論理集積回路の入出力制御方式
JPS604992B2 (ja) キヤラクタデイスプレイ装置
JPH06274405A (ja) メモリライト制御回路
JPH04248730A (ja) データ転送速度変換回路
JPH0355646A (ja) データ保存回路