JPH05313715A

JPH05313715A - データ発生装置

Info

Publication number: JPH05313715A
Application number: JP13964892A
Authority: JP
Inventors: Satoshi Ito; 聡伊藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-05-06
Filing date: 1992-05-06
Publication date: 1993-11-26
Anticipated expiration: 2013-06-25
Also published as: JP2770283B2

Abstract

(57)【要約】（修正有）【目的】低速のシーケンサにより高速データの発生や
低速から高速への切替可能なデータ発生装置を提供す
る。【構成】クロックに同期して制御データを出力するシ
ーケンサ１と、制御データに基づく処理した結果のデー
タを出力する計数手段７と、シーケンサと計数手段にク
ロックを供給する手段とを備えるデータ発生装置におい
て、計数手段に通常または高速モードのクロックを供給
するクロック供給手段１３と、該手段が計数手段に通常
クロックを供給している時に、シーケンサに同一周期の
クロックを供給し、クロック供給手段が計数手段に高速
モードのクロックを供給する時に、シーケンサへのクロ
ックを停止するタイミング分配回路３とによって構成す
る。通常モードではシーケンサからの制御データが計数
手段に入力されデータ出力する。高速モードの場合は、
シーケンサの動作は停止され、計数手段だけが高速処理
を行い高速データを出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シーケンス制御におけ
る作業を順次実行するに際し、作業命令を指示するため
のアドレス・データや制御データ等を次々と発生するデ
ータ発生装置に関し、特に、データ発生速度の通常モー
ドから高速モードへの切替えを可能にしたものである。

【０００２】

【従来の技術】近年、集積回路の検査等をはじめとす
る、各種の自動化技術において、シーケンス制御による
動作の高速化が求められている。シーケンス制御におけ
る高速化を実現するためには、作業を指定する制御デー
タやそれを読み出すためのアドレス・データを次々と高
速で発生させるデータ発生装置を必要としている。

【０００３】従来のデータ発生装置は、図７に示すよう
に、クロックを発生するクロック発生回路13と、予め設
定したプログラムにしたがってカウンタ32を制御する命
令をクロックに同期して出力するシーケンサ１と、シー
ケンサ１から命令が入力されるとクロックに同期して計
数処理を行ない、計数結果のアドレス・データを出力す
るカウンタ32と、アドレス・データを受信してアドレス
位置に格納したデータを出力するデータ記憶手段28とを
備えている。また、クロック発生回路13は、カウンタ32
の出力するデータに応じて、クロック周期を変更してい
る。

【０００４】このデータ発生装置では、先ず、シーケン
サ１が、予め設定されたプログラムにしたがって、カウ
ンタ32の数値を特定の値に設定する命令やカウンタの数
値に１を加算あるいは減算する命令等を、クロックに同
期して、カウンタ32に出力する。

【０００５】シーケンサ１から命令を受信したカウンタ
32は、クロックに同期して計数処理を行ない、アドレス
・データを出力する。このアドレス・データは、データ
記憶手段28とクロック発生回路13に送られ、データ記憶
手段28では、そのアドレスに記憶しているデータを出力
し、また、クロック発生回路13では、アドレス・データ
に含まれるクロック周期の指定にしたがってクロック発
生周期を変更する。

【０００６】このカウンタ32を備える装置では、シーケ
ンサ１の１つのワードによって、カウンタ32に複数回の
計数処理を命ずることができるので、ｎワードの命令を
発生するシーケンサ１が、カウンタ32にｍ（＞ｎ）回の
計数処理を行わせることが可能となり、出力データの発
生量を拡大することができる。

【０００７】

【発明が解決しようとする課題】しかし、従来のデータ
発生装置では、出力データの発生速度が、基本的にはシ
ーケンサの動作速度に依存するため、安価な汎用性のシ
ーケンサを用いる場合には、高速での動作を行なうこと
ができないという問題点がある。

【０００８】本発明は、このような従来の問題点を解決
するものであり、低速のシーケンサによって高速のデー
タ発生を行なうことができ、また、低速のデータ発生動
作から高速のデータ発生動作への切替等、複雑なデータ
発生制御を行なうことができるデータ発生装置を提供す
ることを目的としている。

【０００９】

【課題を解決するための手段】そこで、本発明では、ク
ロックに同期して制御データを出力するシーケンサと、
クロックに同期して制御データに基づく計数処理を実行
し処理結果のデータを出力する計数手段と、シーケンサ
および計数手段にクロックを供給するクロック供給手段
とを備えるデータ発生装置において、クロック供給手段
を、計数手段に通常モードまたは高速モードのクロック
を供給する第１のクロック供給手段と、第１のクロック
供給手段が計数手段に通常モードのクロックを供給して
いるときに、シーケンサに同一周期のクロックを供給
し、第１のクロック供給手段が計数手段に高速モードの
クロックを供給しているときに、シーケンサへのクロッ
クの連続供給を停止する第２のクロック供給手段とによ
って構成している。

【００１０】また、シーケンサの出力する制御データを
格納するデータ格納手段を設け、高速モードのクロック
が供給されている計数手段に対する制御データの送出を
このデータ格納手段によって行なっている。

【００１１】さらに、計数手段の出力するデータを入力
し、このデータの指定する領域に記憶されたデータを出
力するデータ記憶手段を設けている。

【００１２】

【作用】そのため、通常モードの場合は、シーケンサか
ら送出された制御データが計数手段に入力され、ここで
計数処理が行なわれて、データが出力される。一方、高
速モードの場合は、シーケンサの動作は停止され、計数
手段だけが高速で計数処理を行ない、高速でデータを出
力する。

【００１３】また、高速で動作中の計数手段に制御デー
タを送る場合は、シーケンサから出力されてデータ格納
手段に格納されている制御データが送出される。

【００１４】

【実施例】

（第１実施例）第１実施例のデータ発生装置は、図１に
示すように、クロックを発生するクロック発生回路（先
の「第１のクロック供給手段」に相当する）13と、クロ
ックを各部に分配するタイミング分配回路（「第２のク
ロック供給手段」に相当する）31と、予め設定したプロ
グラムにしたがって主カウンタ７、副カウンタ８および
タイミング分配回路31を制御する命令をクロックに同期
して出力するシーケンサ１と、シーケンサ１が出力する
命令を一時的に格納し、１乃至数クロック分遅延させて
出力する１乃至複数段のパイプライン・レジスタＰ３
と、タイミング分配回路31から送られる選択信号に応じ
てパイプライン・レジスタＰ３またはシーケンサ１のい
ずれか一方の出力を選択するマルチプレクサ５と、マル
チプレクサ５から入力した命令に基づいて、クロックに
同期して計数処理を行ない、計数結果のアドレス・デー
タを出力する主カウンタ（「計数手段」に相当する）７
と、高速モードによる計数処理の命令を受信したときに
計数回数が命令された設定回数に達した時点で高速モー
ドの終了を示すフラグを出力する副カウンタ８とを備え
ている。

【００１５】また、クロック発生回路13は、主カウンタ
７の出力データに応じて、クロック周期を変更する。ま
た、主カウンタ７および副カウンタ８は、１つの制御命
令に対する実行が終了するまでは、次の制御命令が入力
してもそれを無視する。

【００１６】次に、この装置の動作について説明する。

【００１７】通常のモードにおいては、クロック発生回
路13で発生したクロックがタイミング分配回路31に送ら
れ、タイミング分配回路31は、このクロックに同期し
て、シーケンサ１とパイプライン・レジスタＰ３にクロ
ックを送出し、また、マルチプレクサ５にシーケンサ１
の出力の選択を指示する選択信号を送出する。

【００１８】シーケンサ１は、クロックに同期して、主
カウンタ７に対して、「０００１をセット」「カウンタ
＋１」等の制御命令を出力する。この制御命令は、パイ
プライン・レジスタＰ３、マルチプレクサ５およびタイ
ミング分配回路31に送出される。タイミング分配回路31
は、この命令を受信してもクロックの分配の変更は行わ
ない。また、パイプライン・レジスタＰ３は、この制御
命令を遅延させてマルチプレクサ５に出力するが、しか
し、マルチプレクサ５では、選択信号によって、シーケ
ンサ１側を選択するため、主カウンタ７には、シーケン
サ１の出力が送出される。

【００１９】主カウンタ７は、クロック発生回路13から
受信したクロックに同期して、シーケンサ１の命令に基
づく計数処理を行ない、計数結果をアドレス・データと
して出力する。

【００２０】通常モードから高速モードへの変更は、シ
ーケンサ１が「高速モードでＦ０００から９回加算」と
いうように、高速モードによる計数処理の命令Ｓ１を出
力することによって開始される。

【００２１】この命令は、パイプライン・レジスタＰ
３、マルチプレクサ５およびタイミング分配回路31に送
出され、マルチプレクサ５は、以後の命令をパイプライ
ン・レジスタＰ３側から主カウンタ７に送出するように
切り替えを行ない、また、タイミング分配回路31は、シ
ーケンサ１に対して、後続する命令Ｓ２，Ｓ３，‥をパ
イプライン・レジスタＰ３に格納するようにクロックを
与える。シーケンサ１に対するクロックは、パイプライ
ン・レジスタＰ３がシーケンサからの命令で満たされる
と停止される。

【００２２】一方、マルチプレクサ５から出力された命
令Ｓ１は、主カウンタ７と副カウンタ８に送出され、主
カウンタ７は、命令Ｓ１に基づく計数処理を開始し、ま
た、副カウンタ８は、計数処理回数のカウントを開始す
る。

【００２３】主カウンタ７が、命令Ｓ１で指示された第
１回目の計数処理を行ない、その結果のアドレス・デー
タを出力すると、この出力データは、クロック発生回路
13にも送出され、クロック発生回路13は、出力データの
高速モード指示にしたがって、クロック周期を高速周期
に変更する。

【００２４】高速周期のクロックは、主カウンタ７およ
び副カウンタ８に送られ、主カウンタ７では以後の計数
処理を高速で実施し、また、副カウンタ８では同期を取
りながら計数処理回数をカウントする。

【００２５】計数処理回数が命令Ｓ１の指定する回数
（前記例では９回）に達すると、副カウンタ８は、高速
モードによる命令Ｓ１の終了のフラグをタイミング分配
回路31に出力する。タイミング分配回路31は、パイプラ
イン・レジスタＰ３に１クロックを与え、これを受けた
パイプライン・レジスタＰ３は、既に格納している次の
命令Ｓ２をマルチプレクサ５を通して主カウンタ７およ
び副カウンタ８に入力する。

【００２６】ここで、Ｓ２が高速モードの命令であると
きは、タイミング分配回路31は、直ちにシーケンサ１に
１クロックを与え、パイプライン・レジスタＰ３に格納
されている命令の次の命令を補充する。また、主カウン
タ７および副カウンタ８は、引き続いて、前記高速動作
を繰り返す。

【００２７】また、Ｓ２が高速モードでない（通常モー
ドの）場合は、タイミング分配回路31は、シーケンサ１
へのクロックを停止したまま、パイプライン・レジスタ
Ｐ３に対して、格納されている命令Ｓ３‥を順次出力さ
せるためのクロックを送出する。このときには、副カウ
ンタ８はカウントを停止し、また、主カウンタ７の出力
データがクロック発生回路13に送出されると、クロック
発生回路13は、クロック周期を通常周期に戻す。

【００２８】その後、パイプライン・レジスタＰ３に格
納された制御命令が全て出力されると、タイミング分配
回路31は、シーケンサ１へのクロックの送出を再開し
て、先の通常モードの状態に戻る。このときのクロック
周期は、既に通常モードに変換されているから、シーケ
ンサ１は、クロックに同期して動作することが可能であ
る。

【００２９】このように、第１実施例のデータ発生装置
は、通常モードでは、シーケンサ１が主カウンタ７と同
期して動作をし、高速モードでは、シーケンサ１が停止
して、主カウンタ７だけが高速で動作する。また、制御
命令は、通常モードから高速モードへの変更時に、予め
シーケンサ１から出力されてパイプライン・レジスタＰ
３に蓄えられ、高速モードで動作中の主カウンタ７に対
しては、この蓄えられた制御命令が送り出される。その
ため、シーケンサ１の動作速度に関わらず、高速モード
で制御命令を送出することができる。その結果、アドレ
ス・データを出力する主カウンタ７に不要な待ち時間が
発生したり、また、不要なクロックを生ずることも無
く、１つの高速モードの実行から次の高速モードへの移
行、あるいは高速モードから通常モードへの変更が可能
となる。

【００３０】（第２実施例）第２実施例のデータ発生装
置は、第１実施例における装置を具体化したものであ
り、図２に示すように、クロックを発生するクロック発
生回路13と、各部に分配するクロックを共働して形成す
るゲート回路14およびゲート信号発生回路９と、予め設
定したプログラムにしたがって主カウンタ７、副カウン
タ８およびゲート信号発生回路９を制御する命令２をク
ロック（ＳＱＲＣＬＫ）25に同期して出力するシーケン
サ１と、シーケンサ１の出力する命令２を一時的に格納
し、３クロック分遅延させて出力４する３段のパイプラ
イン・レジスタＰと、ゲート信号発生回路９から送られ
る選択信号（ＱＫＳＥＬ）23に応じてパイプライン・レ
ジスタＰ３またはシーケンサ１のいずれか一方の出力を
選択するマルチプレクサ５と、マルチプレクサ５の出力
をクロック（ＭＰＸＣＬＫ）24に同期して出力15するパ
イプライン・レジスタＭ６と、パイプライン・レジスタ
Ｍ６の出力した命令15に基づいて、クロック（ＣＬＯＣ
Ｋ）27に同期して計数処理を行ない、計数結果のアドレ
ス・データを出力16する主カウンタ７と、パイプライン
・レジスタＭ６から高速モードによる計数処理の命令を
受信したときに、計数回数が命令された設定回数に達し
た時点で高速モードの終了を示すフラグを出力する副カ
ウンタ８と、主カウンタ７の出力16をＣＬＯＣＫ27に同
期して出力17するパイプライン・レジスタＡ10とを備
え、また、クロックのタイミングを調整する機構とし
て、パイプライン・レジスタＡ10の出力17にしたがって
クロック発生回路13に対するクロック周期の設定値を発
生するタイミングセット・メモリ11と、タイミングセッ
ト・メモリ11の出力18をクロックに同期してクロック発
生回路13に送出するパイプライン・レジスタＢ12とを備
え、さらに、主カウンタ７から送られたアドレス・デー
タに対応するデータを発生する機構として、発生すべき
データを記憶するデータ・メモリ28と、パイプライン・
レジスタＡ10の出力17をクロックに同期してデータ・メ
モリ28に入力するパイプライン・レジスタＣ29と、デー
タ・メモリ28の出力をクロックに同期して外部に送り出
すパイプライン・レジスタＤ30とを備えている。

【００３１】次に、この装置における動作を図３、図
４、図５および図６に示すタイミング・チャートに基づ
いて説明する。

【００３２】図３は、通常モードの動作を示すタイミン
グ・チャートである。

【００３３】通常モードのときは、ゲート信号発生回路
９からゲート回路14に対して、いずれもハイのゲート信
号（ＭＰＸＧＡＴＥ20、ＳＱＲＧＡＴＥ21およびＰＡＴ
ＨＧＡＴＥ22）が送信され、ゲート回路14から、シーケ
ンサ１、パイプライン・レジスタＰ３およびパイプライ
ン・レジスタＭ６に対して、クロック発生回路13の出力
するクロックと同じ周期のクロック（ＳＱＲＣＬＫ25、
ＰＡＴＨＣＬＫ26、ＭＰＸＣＬＫ24）が供給される。ま
た、マルチプレクサ５に対しては、ゲート信号発生回路
９から、シーケンサ１の出力を選択する選択信号（ＱＫ
ＳＥＬ23）が送信される。

【００３４】動作速度の遅いシーケンサは、ＳＱＲＣＬ
Ｋ25の入力した後、暫くして制御命令２を出力する。シ
ーケンサ１の出力は、マルチプレクサ５を通して、パイ
プライン・レジスタＭ６に入力し、ＭＰＸＣＬＫ24に同
期して出力15される（図３におけるＡ）。

【００３５】この出力15を受信した主カウンタ７では、
制御命令にしたがって計数処理を行ない、アドレス・デ
ータを出力16する。このアドレス・データは、パイプラ
イン・レジスタＡ10を通して、データ・メモリ28側およ
びタイミングセット・メモリ11側に送出される（図３に
おけるＢ）。

【００３６】アドレス・データを受信したタイミングセ
ット・メモリ11は、次のクロックの周期を決定する信号
を出力する。この信号は、パイプライン・レジスタＢ12
を通じて、クロック発生回路13に送出され（図３におけ
るＣ）、クロック発生回路13では、受信した信号がＸ１
を指示しているときは、次のＣＬＯＣＫ27の周期をＸ１
に、また、Ｘ２を指示しているときは、Ｘ２に変更す
る。

【００３７】また、パイプライン・レジスタＣ29を通じ
てアドレス・データを受信したデータ・メモリ28は、該
当するアドレスに記憶するデータを出力し、この出力デ
ータは、パイプライン・レジスタＤ30を通じて、ＣＬＯ
ＣＫ27に同期して外部に送出される。

【００３８】図４は、通常モードから高速モードに変更
する場合の動作を示している。

【００３９】シーケンサ１の制御命令２が「高速モード
で“ＦＦ００”から９９回加算」という高速モードでの
処理を指示している場合には、この命令を受信したゲー
ト信号発生回路９は、マルチプレクサ５に対してパイプ
ライン・レジスタＰ３の出力４を選択する選択信号ＱＫ
ＳＥＬ23を送出すると共に、ゲート回路14に送信するＭ
ＰＸＧＡＴＥ20をロウに変更する（図４におけるＤ）。

【００４０】この動作により、ＭＰＸＣＬＫ24が止ま
り、パイプライン・レジスタＭ６では、先の高速モード
による処理の命令を主カウンタ７および副カウンタ８に
出力15した後、出力動作を中断する。

【００４１】この命令を受信した主カウンタ７は、それ
までと同じＣＬＯＣＫ27周期によって第１番目（ＦＦ０
０）の処理を行ない、アドレス・データをパイプライン
・レジスタＡ10を通じて出力17する。また、副カウンタ
８は、ＣＬＯＣＫ27数のカウントを開始する。

【００４２】また、ゲート信号発生回路９は、パイプラ
イン・レジスタＭ６へのＭＰＸＣＬＫ24を止めた後、シ
ーケンサ１およびパイプライン・レジスタＰ３にＳＱＲ
ＣＬＫ25およびＰＡＴＨＣＬＫ26を３クロック与えてか
ら、ＰＡＴＨＧＡＴＥ22およびＳＱＲＧＡＴＥ21を共に
ロウに変更する（図４におけるＥ）。この３クロックの
間に、パイプライン・レジスタＰ３には、パイプライン
・レジスタＭ６に次に送るべき命令がシーケンサ１から
送り込まれ、格納される。

【００４３】主カウンタ７の出力した先のアドレス・デ
ータ17は、タイミングセット・メモリ11に入力され、タ
イミングセット・メモリ11では、クロック発生回路13に
対して、ＣＬＯＣＫ27を高速モードに変更する指示を出
力18する。その結果、高速モードの命令がシーケンサ１
から出力されてから４クロック目に、ＣＬＯＣＫ27周期
が高速周期に変更される（図４におけるＦ）。この高速
周期は、シーケンサ１の追随できない早さであるから、
通常モードでは使用することができない。

【００４４】高速周期ＣＬＯＣＫ27は、主カウンタ７、
副カウンタ８およびパイプライン・レジスタＡ10、Ｂ1
2、Ｃ29、Ｄ30に供給されており、これらの箇所では高
速モードによる動作が行なわれる。その結果、パイプラ
イン・レジスタＤ30からは、命令にしたがって、「“Ｆ
Ｆ００”のデータ」「“ＦＦ０１”のデータ」「“ＦＦ
０３”のデータ」‥が次々と高速度で外部に出力され
る。

【００４５】図５は、「高速モードで“ＦＦ００”から
９９回加算」の命令が終了し、次の「高速モードで“Ｆ
０００”から９回加算」の命令に移行するときの動作を
示している。

【００４６】高速モードによる計数処理が指定された回
数だけ終了すると、副カウンタ８は、高速モード終了フ
ラグを発生し、ゲート信号発生回路９に出力する。ゲー
ト信号発生回路９では、パイプライン・レジスタＰ３か
ら受信した信号が、次の命令について、高速モードであ
ることを示しているときは、ＳＱＲＣＬＫ25、ＰＡＴＨ
ＣＬＫ26およびＭＰＸＣＬＫ24の各々が１つのクロック
を出力するように、ゲート回路14に送信するＳＱＲＧＡ
ＴＥ21、ＰＡＴＨＧＡＴＥ22およびＭＰＸＧＡＴＥ20を
短期間だけハイに変更する（図５におけるＧ）。

【００４７】この結果、パイプライン・レジスタＭ６か
らは、マルチプレクサ５によって選択されたパイプライ
ン・レジスタＰ３からの新たな高速モードによる制御命
令「高速モードで“Ｆ０００”から９回加算」が出力さ
れ、主カウンタ７および副カウンタ８に送出される。主
カウンタ７では、引き続き、高速モードによる計数処理
が行なわれ（図５におけるＨ）、また、副カウンタ８で
は、新たな制御命令の下での計数処理のカウントが開始
される。

【００４８】また、シーケンサ１からは、パイプライン
・レジスタＰ３に補充すべき制御命令が出力２され、パ
イプライン・レジスタＰ３に格納される。

【００４９】図６は、高速モードから低速モードに変更
する場合の動作を示している。

【００５０】ゲート信号発生回路９は、副カウンタ８か
ら高速モード終了フラグを受信し、同時に、パイプライ
ン・レジスタＰ３から、次の命令について、通常モード
であることを示す信号を受信しているときは、直ちに、
ゲート回路14に送信するＰＡＴＨＧＡＴＥ22およびＭＰ
ＸＧＡＴＥ20をハイに変更し、また、その３クロック経
過後にＳＱＲＧＡＴＥ21をハイに変更する（図６におけ
るＩ）。

【００５１】このように、シーケンサ１へのクロックを
止めたまま、パイプライン・レジスタＰ３およびパイプ
ライン・レジスタＭ６に対してＰＡＴＨＣＬＫ26および
ＭＰＸＣＬＫ24を３クロックずつ供給することにより、
パイプライン・レジスタＰ３に格納されていた制御命令
は、マルチプレクサ５およびパイプライン・レジスタＭ
６を通じて、全て主カウンタ７に送出される。

【００５２】これらを受信した主カウンタ７では、順次
計数処理を行なって、アドレス・データを出力する（図
６におけるＪ）。

【００５３】主カウンタ７の出力データは、タイミング
セット・メモリ11にも入力され、タイミングセット・メ
モリ11は、クロック発生回路13に対して、ＣＬＯＣＫ27
を通常モードに変更する信号を出力する。これによっ
て、ＣＬＯＣＫ27周期は、高速モードの制御命令に対す
る計数処理が終了した後の４クロック目から通常周期に
変更される。

【００５４】パイプライン・レジスタＰ３に格納された
命令が全て出力された後、ゲート信号発生回路９は、マ
ルチプレクサ５に対して、シーケンサ１の出力の選択を
指示する選択信号ＱＫＳＥＬ23を出力する。そのため、
その後は、通常モードのＳＱＲＣＬＫ25に同期して出力
されるシーケンサ１の命令が、パイプライン・レジスタ
Ｍ６を通じて主カウンタ７に入力されることになり（図
６におけるＫ）、通常モードの状態に戻る。

【００５５】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデータ発生装置は、シーケンサが主カウン
タと同期して動作する通常モードの他に、シーケンサを
停止し、主カウンタだけを高速に動作させる高速モード
の実行が可能である。

【００５６】また、高速モードから、別の高速モードへ
の変更、あるいは高速モードから通常モードへの変更に
際しても、不要な待ち時間が生じたり、使用されないク
ロックが発生したりするような非効率な動作を伴うこと
無く、スムースに移行することができる。

【図面の簡単な説明】

【図１】本発明のデータ発生装置の第１実施例における
構成を示すブロック図、

【図２】本発明のデータ発生装置の第２実施例における
構成を示すブロック図、

【図３】第２実施例における通常モードの動作を示すタ
イミング・チャート、

【図４】第２実施例における通常モードから高速モード
への変更の動作を示すタイミング・チャート、

【図５】第２実施例における高速モードから別の高速モ
ードへの変更の動作を示すタイミング・チャート、

【図６】第２実施例における高速モードから通常モード
への変更の動作を示すタイミング・チャート、

【図７】従来のデータ発生装置の構成を示すブロック図
である。

【符号の説明】

１シーケンサ２シーケンサが出力した命令３、６、10、12、29、30 パイプライン・レジスタ４パイプライン・レジスタＰが出力した命令５マルチプレクサ７主カウンタ８副カウンタ９ゲート信号発生回路 11 タイミングセット・メモリ 13 クロック発生回路 14 ゲート回路 15 パイプライン・レジスタＭが出力した命令 16 主カウンタ出力 17 出力アドレス 18 タイミングセット・メモリ出力 19 パイプライン・レジスタＢ出力 20 ＭＰＸＧＡＴＥ 21 ＳＱＲＧＡＴＥ 22 ＰＡＴＨＧＡＴＥ 23 ＱＫＳＥＬ 24 ＭＰＸＣＬＫ 25 ＳＱＲＣＬＫ 26 ＰＡＴＨＣＬＫ 27 ＣＬＯＣＫ 28 データ・メモリ 31 タイミング分配回路 32 カウンタ

Claims

【特許請求の範囲】

【請求項１】クロックに同期して制御データを出力す
るシーケンサと、クロックに同期して前記制御データに
基づく計数処理を実行し処理結果のデータを出力する計
数手段と、前記シーケンサおよび計数手段にクロックを
供給するクロック供給手段とを備えるデータ発生装置に
おいて、前記クロック供給手段が、前記計数手段に通常モードま
たは高速モードのクロックを供給する第１のクロック供
給手段と、前記第１のクロック供給手段が前記計数手段
に通常モードのクロックを供給しているときに、前記シ
ーケンサに同一周期のクロックを供給し、前記第１のク
ロック供給手段が前記計数手段に高速モードのクロック
を供給しているときに、前記シーケンサへのクロックの
連続供給を停止する第２のクロック供給手段とによって
構成されることを特徴とするデータ発生装置。
【請求項２】前記シーケンサの出力する制御データを
格納するデータ格納手段を設け、高速モードのクロック
が供給されている前記計数手段に対する制御データの送
出を前記データ格納手段から行なうことを特徴とする請
求項１に記載のデータ発生装置。
【請求項３】前記計数手段の出力するデータを入力
し、該データの指定する領域に記憶されたデータを出力
するデータ記憶手段を備えることを特徴とする請求項１
または２に記載のデータ発生装置。