JPH04301580A - パターン発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタルＬＳＩテスタの
パターン発生器に関する。

【０００２】

【従来の技術】図４はパターン発生器の従来例の構成を
示す図である。パターン発生器は、フォーマッタ（ＦＭ
Ｔ）からＩＣテスト用の所定の波形を発生させるもので
あり、この波形は、パターンメモリ（ＰＭ）から出力さ
れる“１”，“０”のデジタルデータを、波形制御メモ
リ（ＣＭ）からの制御情報（タイミングジェネレータ（
ＴＧ）に与えられるタイミング条件や、波形選択（フォ
ーマット）条件）に基づいてフォーマッティングして生
成される。

【０００３】波形制御メモリ（ＣＭ）からの制御情報は
、前述のようにタイミングジェネレータ（ＴＧ）にも与
えられ、この結果として出力される動作クロックはフォ
ーマッタ（ＦＭＴ）や、プログラムカウンタ（ＰＣ），
デコードおよびスタック回路（ＤＣＳ）に与えられ、こ
れにより、パルス幅や遅延量等が制御される。例えば、
図６に示すように、テスト周期ＴＢ内に、パターンメモ
リ（ＰＭ）のアドレスが指定されて“１”，“０”のパ
ターンが出力されると、これに対応して、パルス幅ＰＴ
や遅延量ＤＴ，テスト周期ＴＢ等がコントロールされた
パルスがフォーマッタ（ＦＭＴ）から出力される。

【０００４】プログラムカウンタ（ＰＣ），インストラ
クションメモリ（ＩＭ），デコードおよびスタック回路
（ＤＣＳ）は、波形制御メモリ（ＣＭ）とパターンメモ
リ（ＰＭ）のアドレスを指定して制御パラメータを順次
に発生させるための回路を構成し、インストラクション
メモリ（ＩＭ）から出力される水平マイクロ命令をデコ
ードして、インクリメント（＋１）や所定番地へのジャ
ンプ等の指示がＤＣＳより出され、この指示にしたがっ
てプログラムカウンタ（ＰＣ）から発生するアドレスが
、共通のアドレスバス（ＡＤＢ）を介して波形制御メモ
リ（ＣＭ）とパターンメモリ（ＰＭ）に供給される。 図５はインストラクションメモリ（ＩＭ）の命令に対応
した、波形制御メモリ（ＣＭ）とパターンメモリ（ＰＭ
）の内容を示し、各部の横方向の内容は１：１に対応し
ている。ＩＭのアドレスがＸ→Ａ〜Ｚと変化したのち、
リターン命令ＲＥＴにより元のアドレスの次のアドレス
Ｙに復帰できるように、Ｘ→Ａにジャンプした時点でア
ドレスＹはＤＣＳ内のスタックメモリ（ＬＩＦＯメモリ
，不図示）に一時的に格納（退避）されるようになって
いる。

【０００５】

【発明が解決しようとする課題】ＩＣのテストを行う場
合、同一パターンをタイミング条件を異ならせて供給し
たい場合がある。図４の従来例では、波形制御メモリ（
ＣＭ）とパターンメモリ（ＰＭ）は共通のアドレスバス
（ＡＤＢ）を介して供給される命令アドレス信号により
駆動されるため、ＰＭから出力されるパターンとＣＭか
ら出力される制御情報（Ｌ）とは、図７に示すように常
に対になっており、制御情報（Ｌ）のみを変更すること
ができない。

【０００６】したがって、このような場合は、外部のコ
ンピュータを用いて波形制御メモリ（ＣＭ）の内容を書
き替えるか、あるいは、同じプログラムを制御パラメー
タを変えて別のアドレスに書くことになる。しかし、前
者の内容を書き替える方法は、タイミング上の制約があ
り、どうしてもパターンの発生を停止することになり、
テスト時間の増大とタイミング条件の不整合を招く。ま
た、後者の新規にプログラムを書く方法は、大容量の繰
返しパターンによりパターンメモリの大部分が専有され
、メモリの有効利用が図れずテスト内容が制約されたり
、メモリ容量の不足にともなって別メモリからの高速ロ
ード等を行う必要が生じてタイミング制御が困難となる
などの問題点が生じる。このように、通常のコンピュー
タと異なり、ＩＣテスト用パターン発生器にはタイミン
グ発生器としての能力が厳しく要求されるため、パター
ン発生サイクルの自由度が小さく（例えば、ジャンプ命
令を新規に追加しようとする場合にはパイプラインの乱
れが問題となり難しい等の制約がある）、上述した種々
のタイミング条件下での同一パターンの使用要求等には
、柔軟な対処を行いにくいという問題があった。本発明
はこのような問題点に鑑みてなされたものであり、その
目的は、制御パラメータのみ異なる同一パターンを、パ
ターンメモリ容量を増大させずに、かつタイミング発生
器としての機能を何ら阻害することなく発生させること
ができる、発生パターン自由度の高いパターン発生器を
提供することにある。

【０００７】

【課題を解決するための手段】本発明は、波形制御メモ
リに異なる複数種類の制御情報群を格納しておき、この
複数種類の制御情報群を、ポインタメモリから出力され
るポインタにより任意に選択して使用できるようになっ
ていることを特徴とする。

【０００８】

【作用】パターンメモリ（ＰＭ）の内容と波形制御メモ
リ（ＣＭ）の内容の１：１の固定された対応関係を廃止
し、波形制御メモリ（ＣＭ）から異なる制御パラメータ
群を発生可能とする。このため、あらかじめ、サブルー
チン化したいパターンに対応させて複数種の制御パラメ
ータ群を波形制御メモリ（ＣＭ）に用意しておき、その
群の一つを選択して使用できるようにする。

【０００９】制御パラメータ群の選択は、ポインタメモ
リ（ＣＭＰ）から出力するポインタのポインタ値により
行う。このポインタの選択は、例えば、インストラクシ
ョンメモリ（ＩＭ）にポインタ選択用のコントロールデ
ータ（ＣＬＤ）を付加し、このコントロールデータ（Ｃ
ＬＤ）を、プログラムカウンタ（ＰＣ）からの命令アド
レスとともににポインタメモリ（ＣＭＰ）に供給するこ
とにより行う。これにより、波形制御メモリ（ＣＭ）中
の制御パラメータ群をポインタにより適宜選択でき、パ
ターンメモリ（ＰＭ）から発生する同一パターンをサブ
ルーチン化して制御条件を変化させて使用できるように
なり、発生パターンの自由度を向上できる。

【００１０】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例の構成を示す図で
ある。本実施例と図４の従来例との相違点は、（１）波
形制御メモリ（ＣＭ）に異なる制御パラメータ群（ＬＭ
〜Ｌ（Ｍ＋Ｓ），ＬＱ〜Ｌ（Ｑ＋Ｓ）等）が格納されて
いること、（２）制御パラメータ群の選択を行うポイン
タを保持するためのポインタメモリ（ＣＭＰ）が追加さ
れていること、（３）インストラクションメモリ（ＩＭ
）内にポインタを指示するためのコントロールデータ（
ＣＬＤ）が付加されていること、（４）アドレスジャン
プ後、リターン命令により元のアドレスの次のアドレス
に戻った場合に、対応したポインタ値を設定できるよう
に、波形制御メモリ（ＣＭＰ）のポインタ値をデコード
およびスタック回路（ＤＣＳ）内のスタックメモリ（Ｌ
ＩＦＯメモリ，不図示）に一時的にロードして退避でき
るルートを設けたことである。

【００１１】図２は本実施例の特徴および動作を説明す
るための図（従来例の図５と対比される図）である。ポ
インタメモリ（ＣＭＰ）には、動作開始時にＮなる値が
ロードされており、通常動作時は、プログラムカウンタ
（ＰＣ）の命令アドレスにより１ずつインクリメントさ
れながら、波形制御メモリ（ＣＭ）のＮＬ群を順次にポ
イントしていく。

【００１２】今、アドレスＸにて、命令、ＣＡＬＬ　　
Ａ，Ｍ（Ａ；サブルーチンの先頭アドレス，Ｍ；コント
ロールデータＣＬＤ値）により、アドレスＡ〜Ｂまでの
サブルーチン（アドレス幅Ｓ）を実行する場合を考える
。このとき、アドレスに関しては、サブルーチン終了後
のリターン先アドレスＹがスタックに一時的に格納され
、また、ポインタメモリ（ＣＭＰ）の現在のポイント値
に１を加算した“Ｎ＋１”がＤＣＳ内のスタックに格納
（退避）される。さらに、ポインタメモリ（ＣＭＰ）に
は、同時にＣＬＤ値“Ｍ”がポインタとして入る。この
“Ｍ”は波形制御メモリ（ＣＭ）内の一つの制御パラメ
ータ群の先頭アドレスを示している。クロックが入ると
、波形制御メモリ（ＣＭ）は、アドレスＭ〜（Ｍ＋Ｓ）
に記憶されている制御情報ＭＬ〜（Ｍ＋Ｓ）Ｌを順次に
出力する。

【００１３】この制御情報は、タイミングジェネレータ
（ＴＧ）やフォーマッタ（ＦＭＴ）へ与えられ、テスト
が続けられる。一つのテストが終わり、リターン命令が
アドレスＢで実行されると、プログラムカウンタ（ＰＣ
）にはスタックからＹが、ＣＭＰにはスタックからＮ＋
１がロード（復帰）され、次のクロックでＹからパター
ンがスタートする。ポインタは、サブルーチン毎に、パ
ターンと同じ数だけ必要であり、パターンアドレスと同
期して、＋１または値がロードされる。アドレスＡ〜Ｂ
のサブルーチンパターンに対して異なる制御情報を与え
たい場合には、ＩＭ内のコントロールデータＣＬＤの値
を“Ｑ”とする。これにより、波形制御メモリ（ＣＭ）
から他の制御情報ＱＬ〜（Ｑ＋Ｓ）Ｌが順次出力される
。

【００１４】このようにして、ＣＭをいくつかのパラメ
ータ群に分け、サブルーチン毎にその値を変更すれば、
パターンは同じでタイミングやフォーマットのパラメー
タを変更したパターンを発生させることができる。これ
により、図３に示すように、波形制御メモリ（ＣＭ）中
の制御パラメータ群をポインタにより適宜選択でき、パ
ターンメモリ（ＰＭ）から発生する同一パターン（例え
ば、パターンｂ）をサブルーチン化して使用できるよう
になり、発生パターンの自由度を向上できる。なお、パ
ラメータの内容にタイミング，フォーマット以外の電圧
パラメータやタイミング補正値が入ってもよい。

【００１５】

【発明の効果】以上説明したように本発明は、サブルー
チン化したいパターンに対応させて複数種の制御パラメ
ータ群を波形制御メモリに用意しておき、その群の一つ
をポインタにより選択して使用できるようにすることに
より、同一パターンに関して、波形制御メモリから異な
る制御パラメータ群を発生可能とすることができる。こ
れにより、パターンをサブルーチン化でき、発生パター
ンの自由度を向上できる効果が得られる。また、このよ
うな制御は、ポインタ値の指定により簡単に行うことが
できるため、メモリ使用量を節約できる効果が得られる
。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】図１の実施例の特徴および動作を説明するため
の図である。

【図３】図１の実施例の効果（パターンのサブルーチン
化）を説明するための図である。

【図４】パターン発生器の従来例の構成を示す図である
。

【図５】図５の従来例の動作を説明するための図である
。

【図６】フォーマッタ（ＦＭＴ）の機能を説明するため
の図である。

【図７】図５の従来例の問題点を説明するための図であ
る。

【符号の説明】

ＰＣ　　プログラムカウンタ ＩＭ　　インストラクションメモリ ＤＣＳ　　デドおよびスタック回路 ＰＭ　　パターンメモリ ＣＭＰ　　ポインタメモリ ＣＭ　　波形制御メモリ ＴＧ　　タイミングジェネレータ ＦＭＴ　　フォーマッタ ＣＬＤ　　コントロールデータ Ｍ（Ｍ＋１・・），Ｎ（Ｎ＋１・・），Ｑ（Ｑ＋１・・
）　　ポインタの値 ＮＬ，ＭＬ，ＱＬ　　ポインタの値で指示される制御情
報群 ＰＴ　　パルス幅 ＤＴ　　ディレイ量 ＴＢ　　テスト周期

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　波形発生器（ＦＭＴ）から所定パター
   ンの波形を発生させてＩＣのピンに供給し、ＩＣのテス
   トを行うデジタルＩＣテスタにおけるパターン発生器で
   あって、前記波形発生器（ＦＭＴ）には、パターンメモ
   リ（ＰＭ）から出力されるデジタルパターンと、波形制
   御メモリ（ＣＭ）から出力される遅延量やパルス幅等を
   制御するための制御情報（Ｌ）を与えられたタイミング
   ジェネレータ（ＴＧ）からのタイミング信号および波形
   選択情報とが供給され、これにより前記所定パターンの
   波形が生成されるようになっており、前記波形制御メモ
   リ（ＣＭ）には、異なる複数種類の制御情報群（ＭＬ，
   ＮＬ，ＱＬ）が格納されており、この複数種類の制御情
   報群（ＭＬ，ＮＬ，ＱＬ）を、ポインタメモリ（ＣＭＰ
   ）から出力されるポインタ（Ｎ，Ｍ，Ｑ）により任意に
   選択して使用できるようになっていることを特徴とする
   パターン発生器。