JP2770283B2 - データ発生装置 - Google Patents
データ発生装置Info
- Publication number
- JP2770283B2 JP2770283B2 JP13964892A JP13964892A JP2770283B2 JP 2770283 B2 JP2770283 B2 JP 2770283B2 JP 13964892 A JP13964892 A JP 13964892A JP 13964892 A JP13964892 A JP 13964892A JP 2770283 B2 JP2770283 B2 JP 2770283B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- sequencer
- output
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、シーケンス制御におけ
る作業を順次実行するに際し、作業命令を指示するため
のアドレス・データや制御データ等を次々と発生するデ
ータ発生装置に関し、特に、データ発生速度の通常モー
ドから高速モードへの切替えを可能にしたものである。
る作業を順次実行するに際し、作業命令を指示するため
のアドレス・データや制御データ等を次々と発生するデ
ータ発生装置に関し、特に、データ発生速度の通常モー
ドから高速モードへの切替えを可能にしたものである。
【0002】
【従来の技術】近年、集積回路の検査等をはじめとす
る、各種の自動化技術において、シーケンス制御による
動作の高速化が求められている。シーケンス制御におけ
る高速化を実現するためには、作業を指定する制御デー
タやそれを読み出すためのアドレス・データを次々と高
速で発生させるデータ発生装置を必要としている。
る、各種の自動化技術において、シーケンス制御による
動作の高速化が求められている。シーケンス制御におけ
る高速化を実現するためには、作業を指定する制御デー
タやそれを読み出すためのアドレス・データを次々と高
速で発生させるデータ発生装置を必要としている。
【0003】従来のデータ発生装置は、図7に示すよう
に、クロックを発生するクロック発生回路13と、予め設
定したプログラムにしたがってカウンタ32を制御する命
令をクロックに同期して出力するシーケンサ1と、シー
ケンサ1から命令が入力されるとクロックに同期して計
数処理を行ない、計数結果のアドレス・データを出力す
るカウンタ32と、アドレス・データを受信してアドレス
位置に格納したデータを出力するデータ記憶手段28とを
備えている。また、クロック発生回路13は、カウンタ32
の出力するデータに応じて、クロック周期を変更してい
る。
に、クロックを発生するクロック発生回路13と、予め設
定したプログラムにしたがってカウンタ32を制御する命
令をクロックに同期して出力するシーケンサ1と、シー
ケンサ1から命令が入力されるとクロックに同期して計
数処理を行ない、計数結果のアドレス・データを出力す
るカウンタ32と、アドレス・データを受信してアドレス
位置に格納したデータを出力するデータ記憶手段28とを
備えている。また、クロック発生回路13は、カウンタ32
の出力するデータに応じて、クロック周期を変更してい
る。
【0004】このデータ発生装置では、先ず、シーケン
サ1が、予め設定されたプログラムにしたがって、カウ
ンタ32の数値を特定の値に設定する命令やカウンタの数
値に1を加算あるいは減算する命令等を、クロックに同
期して、カウンタ32に出力する。
サ1が、予め設定されたプログラムにしたがって、カウ
ンタ32の数値を特定の値に設定する命令やカウンタの数
値に1を加算あるいは減算する命令等を、クロックに同
期して、カウンタ32に出力する。
【0005】シーケンサ1から命令を受信したカウンタ
32は、クロックに同期して計数処理を行ない、アドレス
・データを出力する。このアドレス・データは、データ
記憶手段28とクロック発生回路13に送られ、データ記憶
手段28では、そのアドレスに記憶しているデータを出力
し、また、クロック発生回路13では、アドレス・データ
に含まれるクロック周期の指定にしたがってクロック発
生周期を変更する。
32は、クロックに同期して計数処理を行ない、アドレス
・データを出力する。このアドレス・データは、データ
記憶手段28とクロック発生回路13に送られ、データ記憶
手段28では、そのアドレスに記憶しているデータを出力
し、また、クロック発生回路13では、アドレス・データ
に含まれるクロック周期の指定にしたがってクロック発
生周期を変更する。
【0006】このカウンタ32を備える装置では、シーケ
ンサ1の1つのワードによって、カウンタ32に複数回の
計数処理を命ずることができるので、nワードの命令を
発生するシーケンサ1が、カウンタ32にm(>n)回の
計数処理を行わせることが可能となり、出力データの発
生量を拡大することができる。
ンサ1の1つのワードによって、カウンタ32に複数回の
計数処理を命ずることができるので、nワードの命令を
発生するシーケンサ1が、カウンタ32にm(>n)回の
計数処理を行わせることが可能となり、出力データの発
生量を拡大することができる。
【0007】
【発明が解決しようとする課題】しかし、従来のデータ
発生装置では、出力データの発生速度が、基本的にはシ
ーケンサの動作速度に依存するため、安価な汎用性のシ
ーケンサを用いる場合には、高速での動作を行なうこと
ができないという問題点がある。
発生装置では、出力データの発生速度が、基本的にはシ
ーケンサの動作速度に依存するため、安価な汎用性のシ
ーケンサを用いる場合には、高速での動作を行なうこと
ができないという問題点がある。
【0008】本発明は、このような従来の問題点を解決
するものであり、低速のシーケンサによって高速のデー
タ発生を行なうことができ、また、低速のデータ発生動
作から高速のデータ発生動作への切替等、複雑なデータ
発生制御を行なうことができるデータ発生装置を提供す
ることを目的としている。
するものであり、低速のシーケンサによって高速のデー
タ発生を行なうことができ、また、低速のデータ発生動
作から高速のデータ発生動作への切替等、複雑なデータ
発生制御を行なうことができるデータ発生装置を提供す
ることを目的としている。
【0009】
【課題を解決するための手段】そこで、本発明では、ク
ロックに同期して制御データを出力するシーケンサと、
クロックに同期して制御データに基づく計数処理を実行
し処理結果のデータを出力する計数手段と、シーケンサ
および計数手段にクロックを供給するクロック供給手段
とを備えるデータ発生装置において、クロック供給手段
を、計数手段に通常モードまたは高速モードのクロック
を供給する第1のクロック供給手段と、第1のクロック
供給手段が計数手段に通常モードのクロックを供給して
いるときに、シーケンサに同一周期のクロックを供給
し、第1のクロック供給手段が計数手段に高速モードの
クロックを供給しているときに、シーケンサへのクロッ
クの連続供給を停止する第2のクロック供給手段とによ
って構成している。
ロックに同期して制御データを出力するシーケンサと、
クロックに同期して制御データに基づく計数処理を実行
し処理結果のデータを出力する計数手段と、シーケンサ
および計数手段にクロックを供給するクロック供給手段
とを備えるデータ発生装置において、クロック供給手段
を、計数手段に通常モードまたは高速モードのクロック
を供給する第1のクロック供給手段と、第1のクロック
供給手段が計数手段に通常モードのクロックを供給して
いるときに、シーケンサに同一周期のクロックを供給
し、第1のクロック供給手段が計数手段に高速モードの
クロックを供給しているときに、シーケンサへのクロッ
クの連続供給を停止する第2のクロック供給手段とによ
って構成している。
【0010】また、シーケンサの出力する制御データを
格納するデータ格納手段を設け、高速モードのクロック
が供給されている計数手段に対する制御データの送出を
このデータ格納手段によって行なっている。
格納するデータ格納手段を設け、高速モードのクロック
が供給されている計数手段に対する制御データの送出を
このデータ格納手段によって行なっている。
【0011】さらに、計数手段の出力するデータを入力
し、このデータの指定する領域に記憶されたデータを出
力するデータ記憶手段を設けている。
し、このデータの指定する領域に記憶されたデータを出
力するデータ記憶手段を設けている。
【0012】
【作用】そのため、通常モードの場合は、シーケンサか
ら送出された制御データが計数手段に入力され、ここで
計数処理が行なわれて、データが出力される。一方、高
速モードの場合は、シーケンサの動作は停止され、計数
手段だけが高速で計数処理を行ない、高速でデータを出
力する。
ら送出された制御データが計数手段に入力され、ここで
計数処理が行なわれて、データが出力される。一方、高
速モードの場合は、シーケンサの動作は停止され、計数
手段だけが高速で計数処理を行ない、高速でデータを出
力する。
【0013】また、高速で動作中の計数手段に制御デー
タを送る場合は、シーケンサから出力されてデータ格納
手段に格納されている制御データが送出される。
タを送る場合は、シーケンサから出力されてデータ格納
手段に格納されている制御データが送出される。
【0014】
(第1実施例)第1実施例のデータ発生装置は、図1に
示すように、クロックを発生するクロック発生回路(先
の「第1のクロック供給手段」に相当する)13と、クロ
ックを各部に分配するタイミング分配回路(「第2のク
ロック供給手段」に相当する)31と、予め設定したプロ
グラムにしたがって主カウンタ7、副カウンタ8および
タイミング分配回路31を制御する命令をクロックに同期
して出力するシーケンサ1と、シーケンサ1が出力する
命令を一時的に格納し、1乃至数クロック分遅延させて
出力する1乃至複数段のパイプライン・レジスタP3
と、タイミング分配回路31から送られる選択信号に応じ
てパイプライン・レジスタP3またはシーケンサ1のい
ずれか一方の出力を選択するマルチプレクサ5と、マル
チプレクサ5から入力した命令に基づいて、クロックに
同期して計数処理を行ない、計数結果のアドレス・デー
タを出力する主カウンタ(「計数手段」に相当する)7
と、高速モードによる計数処理の命令を受信したときに
計数回数が命令された設定回数に達した時点で高速モー
ドの終了を示すフラグを出力する副カウンタ8とを備え
ている。
示すように、クロックを発生するクロック発生回路(先
の「第1のクロック供給手段」に相当する)13と、クロ
ックを各部に分配するタイミング分配回路(「第2のク
ロック供給手段」に相当する)31と、予め設定したプロ
グラムにしたがって主カウンタ7、副カウンタ8および
タイミング分配回路31を制御する命令をクロックに同期
して出力するシーケンサ1と、シーケンサ1が出力する
命令を一時的に格納し、1乃至数クロック分遅延させて
出力する1乃至複数段のパイプライン・レジスタP3
と、タイミング分配回路31から送られる選択信号に応じ
てパイプライン・レジスタP3またはシーケンサ1のい
ずれか一方の出力を選択するマルチプレクサ5と、マル
チプレクサ5から入力した命令に基づいて、クロックに
同期して計数処理を行ない、計数結果のアドレス・デー
タを出力する主カウンタ(「計数手段」に相当する)7
と、高速モードによる計数処理の命令を受信したときに
計数回数が命令された設定回数に達した時点で高速モー
ドの終了を示すフラグを出力する副カウンタ8とを備え
ている。
【0015】また、クロック発生回路13は、主カウンタ
7の出力データに応じて、クロック周期を変更する。ま
た、主カウンタ7および副カウンタ8は、1つの制御命
令に対する実行が終了するまでは、次の制御命令が入力
してもそれを無視する。
7の出力データに応じて、クロック周期を変更する。ま
た、主カウンタ7および副カウンタ8は、1つの制御命
令に対する実行が終了するまでは、次の制御命令が入力
してもそれを無視する。
【0016】次に、この装置の動作について説明する。
【0017】通常のモードにおいては、クロック発生回
路13で発生したクロックがタイミング分配回路31に送ら
れ、タイミング分配回路31は、このクロックに同期し
て、シーケンサ1とパイプライン・レジスタP3にクロ
ックを送出し、また、マルチプレクサ5にシーケンサ1
の出力の選択を指示する選択信号を送出する。
路13で発生したクロックがタイミング分配回路31に送ら
れ、タイミング分配回路31は、このクロックに同期し
て、シーケンサ1とパイプライン・レジスタP3にクロ
ックを送出し、また、マルチプレクサ5にシーケンサ1
の出力の選択を指示する選択信号を送出する。
【0018】シーケンサ1は、クロックに同期して、主
カウンタ7に対して、「0001をセット」「カウンタ
+1」等の制御命令を出力する。この制御命令は、パイ
プライン・レジスタP3、マルチプレクサ5およびタイ
ミング分配回路31に送出される。タイミング分配回路31
は、この命令を受信してもクロックの分配の変更は行わ
ない。また、パイプライン・レジスタP3は、この制御
命令を遅延させてマルチプレクサ5に出力するが、しか
し、マルチプレクサ5では、選択信号によって、シーケ
ンサ1側を選択するため、主カウンタ7には、シーケン
サ1の出力が送出される。
カウンタ7に対して、「0001をセット」「カウンタ
+1」等の制御命令を出力する。この制御命令は、パイ
プライン・レジスタP3、マルチプレクサ5およびタイ
ミング分配回路31に送出される。タイミング分配回路31
は、この命令を受信してもクロックの分配の変更は行わ
ない。また、パイプライン・レジスタP3は、この制御
命令を遅延させてマルチプレクサ5に出力するが、しか
し、マルチプレクサ5では、選択信号によって、シーケ
ンサ1側を選択するため、主カウンタ7には、シーケン
サ1の出力が送出される。
【0019】主カウンタ7は、クロック発生回路13から
受信したクロックに同期して、シーケンサ1の命令に基
づく計数処理を行ない、計数結果をアドレス・データと
して出力する。
受信したクロックに同期して、シーケンサ1の命令に基
づく計数処理を行ない、計数結果をアドレス・データと
して出力する。
【0020】通常モードから高速モードへの変更は、シ
ーケンサ1が「高速モードでF000から9回加算」と
いうように、高速モードによる計数処理の命令S1を出
力することによって開始される。
ーケンサ1が「高速モードでF000から9回加算」と
いうように、高速モードによる計数処理の命令S1を出
力することによって開始される。
【0021】この命令は、パイプライン・レジスタP
3、マルチプレクサ5およびタイミング分配回路31に送
出され、マルチプレクサ5は、以後の命令をパイプライ
ン・レジスタP3側から主カウンタ7に送出するように
切り替えを行ない、また、タイミング分配回路31は、シ
ーケンサ1に対して、後続する命令S2,S3,‥をパ
イプライン・レジスタP3に格納するようにクロックを
与える。シーケンサ1に対するクロックは、パイプライ
ン・レジスタP3がシーケンサからの命令で満たされる
と停止される。
3、マルチプレクサ5およびタイミング分配回路31に送
出され、マルチプレクサ5は、以後の命令をパイプライ
ン・レジスタP3側から主カウンタ7に送出するように
切り替えを行ない、また、タイミング分配回路31は、シ
ーケンサ1に対して、後続する命令S2,S3,‥をパ
イプライン・レジスタP3に格納するようにクロックを
与える。シーケンサ1に対するクロックは、パイプライ
ン・レジスタP3がシーケンサからの命令で満たされる
と停止される。
【0022】一方、マルチプレクサ5から出力された命
令S1は、主カウンタ7と副カウンタ8に送出され、主
カウンタ7は、命令S1に基づく計数処理を開始し、ま
た、副カウンタ8は、計数処理回数のカウントを開始す
る。
令S1は、主カウンタ7と副カウンタ8に送出され、主
カウンタ7は、命令S1に基づく計数処理を開始し、ま
た、副カウンタ8は、計数処理回数のカウントを開始す
る。
【0023】主カウンタ7が、命令S1で指示された第
1回目の計数処理を行ない、その結果のアドレス・デー
タを出力すると、この出力データは、クロック発生回路
13にも送出され、クロック発生回路13は、出力データの
高速モード指示にしたがって、クロック周期を高速周期
に変更する。
1回目の計数処理を行ない、その結果のアドレス・デー
タを出力すると、この出力データは、クロック発生回路
13にも送出され、クロック発生回路13は、出力データの
高速モード指示にしたがって、クロック周期を高速周期
に変更する。
【0024】高速周期のクロックは、主カウンタ7およ
び副カウンタ8に送られ、主カウンタ7では以後の計数
処理を高速で実施し、また、副カウンタ8では同期を取
りながら計数処理回数をカウントする。
び副カウンタ8に送られ、主カウンタ7では以後の計数
処理を高速で実施し、また、副カウンタ8では同期を取
りながら計数処理回数をカウントする。
【0025】計数処理回数が命令S1の指定する回数
(前記例では9回)に達すると、副カウンタ8は、高速
モードによる命令S1の終了のフラグをタイミング分配
回路31に出力する。タイミング分配回路31は、パイプラ
イン・レジスタP3に1クロックを与え、これを受けた
パイプライン・レジスタP3は、既に格納している次の
命令S2をマルチプレクサ5を通して主カウンタ7およ
び副カウンタ8に入力する。
(前記例では9回)に達すると、副カウンタ8は、高速
モードによる命令S1の終了のフラグをタイミング分配
回路31に出力する。タイミング分配回路31は、パイプラ
イン・レジスタP3に1クロックを与え、これを受けた
パイプライン・レジスタP3は、既に格納している次の
命令S2をマルチプレクサ5を通して主カウンタ7およ
び副カウンタ8に入力する。
【0026】ここで、S2が高速モードの命令であると
きは、タイミング分配回路31は、直ちにシーケンサ1に
1クロックを与え、パイプライン・レジスタP3に格納
されている命令の次の命令を補充する。また、主カウン
タ7および副カウンタ8は、引き続いて、前記高速動作
を繰り返す。
きは、タイミング分配回路31は、直ちにシーケンサ1に
1クロックを与え、パイプライン・レジスタP3に格納
されている命令の次の命令を補充する。また、主カウン
タ7および副カウンタ8は、引き続いて、前記高速動作
を繰り返す。
【0027】また、S2が高速モードでない(通常モー
ドの)場合は、タイミング分配回路31は、シーケンサ1
へのクロックを停止したまま、パイプライン・レジスタ
P3に対して、格納されている命令S3‥を順次出力さ
せるためのクロックを送出する。このときには、副カウ
ンタ8はカウントを停止し、また、主カウンタ7の出力
データがクロック発生回路13に送出されると、クロック
発生回路13は、クロック周期を通常周期に戻す。
ドの)場合は、タイミング分配回路31は、シーケンサ1
へのクロックを停止したまま、パイプライン・レジスタ
P3に対して、格納されている命令S3‥を順次出力さ
せるためのクロックを送出する。このときには、副カウ
ンタ8はカウントを停止し、また、主カウンタ7の出力
データがクロック発生回路13に送出されると、クロック
発生回路13は、クロック周期を通常周期に戻す。
【0028】その後、パイプライン・レジスタP3に格
納された制御命令が全て出力されると、タイミング分配
回路31は、シーケンサ1へのクロックの送出を再開し
て、先の通常モードの状態に戻る。このときのクロック
周期は、既に通常モードに変換されているから、シーケ
ンサ1は、クロックに同期して動作することが可能であ
る。
納された制御命令が全て出力されると、タイミング分配
回路31は、シーケンサ1へのクロックの送出を再開し
て、先の通常モードの状態に戻る。このときのクロック
周期は、既に通常モードに変換されているから、シーケ
ンサ1は、クロックに同期して動作することが可能であ
る。
【0029】このように、第1実施例のデータ発生装置
は、通常モードでは、シーケンサ1が主カウンタ7と同
期して動作をし、高速モードでは、シーケンサ1が停止
して、主カウンタ7だけが高速で動作する。また、制御
命令は、通常モードから高速モードへの変更時に、予め
シーケンサ1から出力されてパイプライン・レジスタP
3に蓄えられ、高速モードで動作中の主カウンタ7に対
しては、この蓄えられた制御命令が送り出される。その
ため、シーケンサ1の動作速度に関わらず、高速モード
で制御命令を送出することができる。その結果、アドレ
ス・データを出力する主カウンタ7に不要な待ち時間が
発生したり、また、不要なクロックを生ずることも無
く、1つの高速モードの実行から次の高速モードへの移
行、あるいは高速モードから通常モードへの変更が可能
となる。
は、通常モードでは、シーケンサ1が主カウンタ7と同
期して動作をし、高速モードでは、シーケンサ1が停止
して、主カウンタ7だけが高速で動作する。また、制御
命令は、通常モードから高速モードへの変更時に、予め
シーケンサ1から出力されてパイプライン・レジスタP
3に蓄えられ、高速モードで動作中の主カウンタ7に対
しては、この蓄えられた制御命令が送り出される。その
ため、シーケンサ1の動作速度に関わらず、高速モード
で制御命令を送出することができる。その結果、アドレ
ス・データを出力する主カウンタ7に不要な待ち時間が
発生したり、また、不要なクロックを生ずることも無
く、1つの高速モードの実行から次の高速モードへの移
行、あるいは高速モードから通常モードへの変更が可能
となる。
【0030】(第2実施例)第2実施例のデータ発生装
置は、第1実施例における装置を具体化したものであ
り、図2に示すように、クロックを発生するクロック発
生回路13と、各部に分配するクロックを共働して形成す
るゲート回路14およびゲート信号発生回路9と、予め設
定したプログラムにしたがって主カウンタ7、副カウン
タ8およびゲート信号発生回路9を制御する命令2をク
ロック(SQRCLK)25に同期して出力するシーケン
サ1と、シーケンサ1の出力する命令2を一時的に格納
し、3クロック分遅延させて出力4する3段のパイプラ
イン・レジスタPと、ゲート信号発生回路9から送られ
る選択信号(QKSEL)23に応じてパイプライン・レ
ジスタP3またはシーケンサ1のいずれか一方の出力を
選択するマルチプレクサ5と、マルチプレクサ5の出力
をクロック(MPXCLK)24に同期して出力15するパ
イプライン・レジスタM6と、パイプライン・レジスタ
M6の出力した命令15に基づいて、クロック(CLOC
K)27に同期して計数処理を行ない、計数結果のアドレ
ス・データを出力16する主カウンタ7と、パイプライン
・レジスタM6から高速モードによる計数処理の命令を
受信したときに、計数回数が命令された設定回数に達し
た時点で高速モードの終了を示すフラグを出力する副カ
ウンタ8と、主カウンタ7の出力16をCLOCK27に同
期して出力17するパイプライン・レジスタA10とを備
え、また、クロックのタイミングを調整する機構とし
て、パイプライン・レジスタA10の出力17にしたがって
クロック発生回路13に対するクロック周期の設定値を発
生するタイミングセット・メモリ11と、タイミングセッ
ト・メモリ11の出力18をクロックに同期してクロック発
生回路13に送出するパイプライン・レジスタB12とを備
え、さらに、主カウンタ7から送られたアドレス・デー
タに対応するデータを発生する機構として、発生すべき
データを記憶するデータ・メモリ28と、パイプライン・
レジスタA10の出力17をクロックに同期してデータ・メ
モリ28に入力するパイプライン・レジスタC29と、デー
タ・メモリ28の出力をクロックに同期して外部に送り出
すパイプライン・レジスタD30とを備えている。
置は、第1実施例における装置を具体化したものであ
り、図2に示すように、クロックを発生するクロック発
生回路13と、各部に分配するクロックを共働して形成す
るゲート回路14およびゲート信号発生回路9と、予め設
定したプログラムにしたがって主カウンタ7、副カウン
タ8およびゲート信号発生回路9を制御する命令2をク
ロック(SQRCLK)25に同期して出力するシーケン
サ1と、シーケンサ1の出力する命令2を一時的に格納
し、3クロック分遅延させて出力4する3段のパイプラ
イン・レジスタPと、ゲート信号発生回路9から送られ
る選択信号(QKSEL)23に応じてパイプライン・レ
ジスタP3またはシーケンサ1のいずれか一方の出力を
選択するマルチプレクサ5と、マルチプレクサ5の出力
をクロック(MPXCLK)24に同期して出力15するパ
イプライン・レジスタM6と、パイプライン・レジスタ
M6の出力した命令15に基づいて、クロック(CLOC
K)27に同期して計数処理を行ない、計数結果のアドレ
ス・データを出力16する主カウンタ7と、パイプライン
・レジスタM6から高速モードによる計数処理の命令を
受信したときに、計数回数が命令された設定回数に達し
た時点で高速モードの終了を示すフラグを出力する副カ
ウンタ8と、主カウンタ7の出力16をCLOCK27に同
期して出力17するパイプライン・レジスタA10とを備
え、また、クロックのタイミングを調整する機構とし
て、パイプライン・レジスタA10の出力17にしたがって
クロック発生回路13に対するクロック周期の設定値を発
生するタイミングセット・メモリ11と、タイミングセッ
ト・メモリ11の出力18をクロックに同期してクロック発
生回路13に送出するパイプライン・レジスタB12とを備
え、さらに、主カウンタ7から送られたアドレス・デー
タに対応するデータを発生する機構として、発生すべき
データを記憶するデータ・メモリ28と、パイプライン・
レジスタA10の出力17をクロックに同期してデータ・メ
モリ28に入力するパイプライン・レジスタC29と、デー
タ・メモリ28の出力をクロックに同期して外部に送り出
すパイプライン・レジスタD30とを備えている。
【0031】次に、この装置における動作を図3、図
4、図5および図6に示すタイミング・チャートに基づ
いて説明する。
4、図5および図6に示すタイミング・チャートに基づ
いて説明する。
【0032】図3は、通常モードの動作を示すタイミン
グ・チャートである。
グ・チャートである。
【0033】通常モードのときは、ゲート信号発生回路
9からゲート回路14に対して、いずれもハイのゲート信
号(MPXGATE20、SQRGATE21およびPAT
HGATE22)が送信され、ゲート回路14から、シーケ
ンサ1、パイプライン・レジスタP3およびパイプライ
ン・レジスタM6に対して、クロック発生回路13の出力
するクロックと同じ周期のクロック(SQRCLK25、
PATHCLK26、MPXCLK24)が供給される。ま
た、マルチプレクサ5に対しては、ゲート信号発生回路
9から、シーケンサ1の出力を選択する選択信号(QK
SEL23)が送信される。
9からゲート回路14に対して、いずれもハイのゲート信
号(MPXGATE20、SQRGATE21およびPAT
HGATE22)が送信され、ゲート回路14から、シーケ
ンサ1、パイプライン・レジスタP3およびパイプライ
ン・レジスタM6に対して、クロック発生回路13の出力
するクロックと同じ周期のクロック(SQRCLK25、
PATHCLK26、MPXCLK24)が供給される。ま
た、マルチプレクサ5に対しては、ゲート信号発生回路
9から、シーケンサ1の出力を選択する選択信号(QK
SEL23)が送信される。
【0034】動作速度の遅いシーケンサは、SQRCL
K25の入力した後、暫くして制御命令2を出力する。シ
ーケンサ1の出力は、マルチプレクサ5を通して、パイ
プライン・レジスタM6に入力し、MPXCLK24に同
期して出力15される(図3におけるA)。
K25の入力した後、暫くして制御命令2を出力する。シ
ーケンサ1の出力は、マルチプレクサ5を通して、パイ
プライン・レジスタM6に入力し、MPXCLK24に同
期して出力15される(図3におけるA)。
【0035】この出力15を受信した主カウンタ7では、
制御命令にしたがって計数処理を行ない、アドレス・デ
ータを出力16する。このアドレス・データは、パイプラ
イン・レジスタA10を通して、データ・メモリ28側およ
びタイミングセット・メモリ11側に送出される(図3に
おけるB)。
制御命令にしたがって計数処理を行ない、アドレス・デ
ータを出力16する。このアドレス・データは、パイプラ
イン・レジスタA10を通して、データ・メモリ28側およ
びタイミングセット・メモリ11側に送出される(図3に
おけるB)。
【0036】アドレス・データを受信したタイミングセ
ット・メモリ11は、次のクロックの周期を決定する信号
を出力する。この信号は、パイプライン・レジスタB12
を通じて、クロック発生回路13に送出され(図3におけ
るC)、クロック発生回路13では、受信した信号がX1
を指示しているときは、次のCLOCK27の周期をX1
に、また、X2を指示しているときは、X2に変更す
る。
ット・メモリ11は、次のクロックの周期を決定する信号
を出力する。この信号は、パイプライン・レジスタB12
を通じて、クロック発生回路13に送出され(図3におけ
るC)、クロック発生回路13では、受信した信号がX1
を指示しているときは、次のCLOCK27の周期をX1
に、また、X2を指示しているときは、X2に変更す
る。
【0037】また、パイプライン・レジスタC29を通じ
てアドレス・データを受信したデータ・メモリ28は、該
当するアドレスに記憶するデータを出力し、この出力デ
ータは、パイプライン・レジスタD30を通じて、CLO
CK27に同期して外部に送出される。
てアドレス・データを受信したデータ・メモリ28は、該
当するアドレスに記憶するデータを出力し、この出力デ
ータは、パイプライン・レジスタD30を通じて、CLO
CK27に同期して外部に送出される。
【0038】図4は、通常モードから高速モードに変更
する場合の動作を示している。
する場合の動作を示している。
【0039】シーケンサ1の制御命令2が「高速モード
で“FF00”から99回加算」という高速モードでの
処理を指示している場合には、この命令を受信したゲー
ト信号発生回路9は、マルチプレクサ5に対してパイプ
ライン・レジスタP3の出力4を選択する選択信号QK
SEL23を送出すると共に、ゲート回路14に送信するM
PXGATE20をロウに変更する(図4におけるD)。
で“FF00”から99回加算」という高速モードでの
処理を指示している場合には、この命令を受信したゲー
ト信号発生回路9は、マルチプレクサ5に対してパイプ
ライン・レジスタP3の出力4を選択する選択信号QK
SEL23を送出すると共に、ゲート回路14に送信するM
PXGATE20をロウに変更する(図4におけるD)。
【0040】この動作により、MPXCLK24が止ま
り、パイプライン・レジスタM6では、先の高速モード
による処理の命令を主カウンタ7および副カウンタ8に
出力15した後、出力動作を中断する。
り、パイプライン・レジスタM6では、先の高速モード
による処理の命令を主カウンタ7および副カウンタ8に
出力15した後、出力動作を中断する。
【0041】この命令を受信した主カウンタ7は、それ
までと同じCLOCK27周期によって第1番目(FF0
0)の処理を行ない、アドレス・データをパイプライン
・レジスタA10を通じて出力17する。また、副カウンタ
8は、CLOCK27数のカウントを開始する。
までと同じCLOCK27周期によって第1番目(FF0
0)の処理を行ない、アドレス・データをパイプライン
・レジスタA10を通じて出力17する。また、副カウンタ
8は、CLOCK27数のカウントを開始する。
【0042】また、ゲート信号発生回路9は、パイプラ
イン・レジスタM6へのMPXCLK24を止めた後、シ
ーケンサ1およびパイプライン・レジスタP3にSQR
CLK25およびPATHCLK26を3クロック与えてか
ら、PATHGATE22およびSQRGATE21を共に
ロウに変更する(図4におけるE)。この3クロックの
間に、パイプライン・レジスタP3には、パイプライン
・レジスタM6に次に送るべき命令がシーケンサ1から
送り込まれ、格納される。
イン・レジスタM6へのMPXCLK24を止めた後、シ
ーケンサ1およびパイプライン・レジスタP3にSQR
CLK25およびPATHCLK26を3クロック与えてか
ら、PATHGATE22およびSQRGATE21を共に
ロウに変更する(図4におけるE)。この3クロックの
間に、パイプライン・レジスタP3には、パイプライン
・レジスタM6に次に送るべき命令がシーケンサ1から
送り込まれ、格納される。
【0043】主カウンタ7の出力した先のアドレス・デ
ータ17は、タイミングセット・メモリ11に入力され、タ
イミングセット・メモリ11では、クロック発生回路13に
対して、CLOCK27を高速モードに変更する指示を出
力18する。その結果、高速モードの命令がシーケンサ1
から出力されてから4クロック目に、CLOCK27周期
が高速周期に変更される(図4におけるF)。この高速
周期は、シーケンサ1の追随できない早さであるから、
通常モードでは使用することができない。
ータ17は、タイミングセット・メモリ11に入力され、タ
イミングセット・メモリ11では、クロック発生回路13に
対して、CLOCK27を高速モードに変更する指示を出
力18する。その結果、高速モードの命令がシーケンサ1
から出力されてから4クロック目に、CLOCK27周期
が高速周期に変更される(図4におけるF)。この高速
周期は、シーケンサ1の追随できない早さであるから、
通常モードでは使用することができない。
【0044】高速周期CLOCK27は、主カウンタ7、
副カウンタ8およびパイプライン・レジスタA10、B1
2、C29、D30に供給されており、これらの箇所では高
速モードによる動作が行なわれる。その結果、パイプラ
イン・レジスタD30からは、命令にしたがって、「“F
F00”のデータ」「“FF01”のデータ」「“FF
03”のデータ」‥が次々と高速度で外部に出力され
る。
副カウンタ8およびパイプライン・レジスタA10、B1
2、C29、D30に供給されており、これらの箇所では高
速モードによる動作が行なわれる。その結果、パイプラ
イン・レジスタD30からは、命令にしたがって、「“F
F00”のデータ」「“FF01”のデータ」「“FF
03”のデータ」‥が次々と高速度で外部に出力され
る。
【0045】図5は、「高速モードで“FF00”から
99回加算」の命令が終了し、次の「高速モードで“F
000”から9回加算」の命令に移行するときの動作を
示している。
99回加算」の命令が終了し、次の「高速モードで“F
000”から9回加算」の命令に移行するときの動作を
示している。
【0046】高速モードによる計数処理が指定された回
数だけ終了すると、副カウンタ8は、高速モード終了フ
ラグを発生し、ゲート信号発生回路9に出力する。ゲー
ト信号発生回路9では、パイプライン・レジスタP3か
ら受信した信号が、次の命令について、高速モードであ
ることを示しているときは、SQRCLK25、PATH
CLK26およびMPXCLK24の各々が1つのクロック
を出力するように、ゲート回路14に送信するSQRGA
TE21、PATHGATE22およびMPXGATE20を
短期間だけハイに変更する(図5におけるG)。
数だけ終了すると、副カウンタ8は、高速モード終了フ
ラグを発生し、ゲート信号発生回路9に出力する。ゲー
ト信号発生回路9では、パイプライン・レジスタP3か
ら受信した信号が、次の命令について、高速モードであ
ることを示しているときは、SQRCLK25、PATH
CLK26およびMPXCLK24の各々が1つのクロック
を出力するように、ゲート回路14に送信するSQRGA
TE21、PATHGATE22およびMPXGATE20を
短期間だけハイに変更する(図5におけるG)。
【0047】この結果、パイプライン・レジスタM6か
らは、マルチプレクサ5によって選択されたパイプライ
ン・レジスタP3からの新たな高速モードによる制御命
令「高速モードで“F000”から9回加算」が出力さ
れ、主カウンタ7および副カウンタ8に送出される。主
カウンタ7では、引き続き、高速モードによる計数処理
が行なわれ(図5におけるH)、また、副カウンタ8で
は、新たな制御命令の下での計数処理のカウントが開始
される。
らは、マルチプレクサ5によって選択されたパイプライ
ン・レジスタP3からの新たな高速モードによる制御命
令「高速モードで“F000”から9回加算」が出力さ
れ、主カウンタ7および副カウンタ8に送出される。主
カウンタ7では、引き続き、高速モードによる計数処理
が行なわれ(図5におけるH)、また、副カウンタ8で
は、新たな制御命令の下での計数処理のカウントが開始
される。
【0048】また、シーケンサ1からは、パイプライン
・レジスタP3に補充すべき制御命令が出力2され、パ
イプライン・レジスタP3に格納される。
・レジスタP3に補充すべき制御命令が出力2され、パ
イプライン・レジスタP3に格納される。
【0049】図6は、高速モードから低速モードに変更
する場合の動作を示している。
する場合の動作を示している。
【0050】ゲート信号発生回路9は、副カウンタ8か
ら高速モード終了フラグを受信し、同時に、パイプライ
ン・レジスタP3から、次の命令について、通常モード
であることを示す信号を受信しているときは、直ちに、
ゲート回路14に送信するPATHGATE22およびMP
XGATE20をハイに変更し、また、その3クロック経
過後にSQRGATE21をハイに変更する(図6におけ
るI)。
ら高速モード終了フラグを受信し、同時に、パイプライ
ン・レジスタP3から、次の命令について、通常モード
であることを示す信号を受信しているときは、直ちに、
ゲート回路14に送信するPATHGATE22およびMP
XGATE20をハイに変更し、また、その3クロック経
過後にSQRGATE21をハイに変更する(図6におけ
るI)。
【0051】このように、シーケンサ1へのクロックを
止めたまま、パイプライン・レジスタP3およびパイプ
ライン・レジスタM6に対してPATHCLK26および
MPXCLK24を3クロックずつ供給することにより、
パイプライン・レジスタP3に格納されていた制御命令
は、マルチプレクサ5およびパイプライン・レジスタM
6を通じて、全て主カウンタ7に送出される。
止めたまま、パイプライン・レジスタP3およびパイプ
ライン・レジスタM6に対してPATHCLK26および
MPXCLK24を3クロックずつ供給することにより、
パイプライン・レジスタP3に格納されていた制御命令
は、マルチプレクサ5およびパイプライン・レジスタM
6を通じて、全て主カウンタ7に送出される。
【0052】これらを受信した主カウンタ7では、順次
計数処理を行なって、アドレス・データを出力する(図
6におけるJ)。
計数処理を行なって、アドレス・データを出力する(図
6におけるJ)。
【0053】主カウンタ7の出力データは、タイミング
セット・メモリ11にも入力され、タイミングセット・メ
モリ11は、クロック発生回路13に対して、CLOCK27
を通常モードに変更する信号を出力する。これによっ
て、CLOCK27周期は、高速モードの制御命令に対す
る計数処理が終了した後の4クロック目から通常周期に
変更される。
セット・メモリ11にも入力され、タイミングセット・メ
モリ11は、クロック発生回路13に対して、CLOCK27
を通常モードに変更する信号を出力する。これによっ
て、CLOCK27周期は、高速モードの制御命令に対す
る計数処理が終了した後の4クロック目から通常周期に
変更される。
【0054】パイプライン・レジスタP3に格納された
命令が全て出力された後、ゲート信号発生回路9は、マ
ルチプレクサ5に対して、シーケンサ1の出力の選択を
指示する選択信号QKSEL23を出力する。そのため、
その後は、通常モードのSQRCLK25に同期して出力
されるシーケンサ1の命令が、パイプライン・レジスタ
M6を通じて主カウンタ7に入力されることになり(図
6におけるK)、通常モードの状態に戻る。
命令が全て出力された後、ゲート信号発生回路9は、マ
ルチプレクサ5に対して、シーケンサ1の出力の選択を
指示する選択信号QKSEL23を出力する。そのため、
その後は、通常モードのSQRCLK25に同期して出力
されるシーケンサ1の命令が、パイプライン・レジスタ
M6を通じて主カウンタ7に入力されることになり(図
6におけるK)、通常モードの状態に戻る。
【0055】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデータ発生装置は、シーケンサが主カウン
タと同期して動作する通常モードの他に、シーケンサを
停止し、主カウンタだけを高速に動作させる高速モード
の実行が可能である。
に、本発明のデータ発生装置は、シーケンサが主カウン
タと同期して動作する通常モードの他に、シーケンサを
停止し、主カウンタだけを高速に動作させる高速モード
の実行が可能である。
【0056】また、高速モードから、別の高速モードへ
の変更、あるいは高速モードから通常モードへの変更に
際しても、不要な待ち時間が生じたり、使用されないク
ロックが発生したりするような非効率な動作を伴うこと
無く、スムースに移行することができる。
の変更、あるいは高速モードから通常モードへの変更に
際しても、不要な待ち時間が生じたり、使用されないク
ロックが発生したりするような非効率な動作を伴うこと
無く、スムースに移行することができる。
【図1】本発明のデータ発生装置の第1実施例における
構成を示すブロック図、
構成を示すブロック図、
【図2】本発明のデータ発生装置の第2実施例における
構成を示すブロック図、
構成を示すブロック図、
【図3】第2実施例における通常モードの動作を示すタ
イミング・チャート、
イミング・チャート、
【図4】第2実施例における通常モードから高速モード
への変更の動作を示すタイミング・チャート、
への変更の動作を示すタイミング・チャート、
【図5】第2実施例における高速モードから別の高速モ
ードへの変更の動作を示すタイミング・チャート、
ードへの変更の動作を示すタイミング・チャート、
【図6】第2実施例における高速モードから通常モード
への変更の動作を示すタイミング・チャート、
への変更の動作を示すタイミング・チャート、
【図7】従来のデータ発生装置の構成を示すブロック図
である。
である。
1 シーケンサ 2 シーケンサが出力した命令 3、6、10、12、29、30 パイプライン・レジスタ 4 パイプライン・レジスタPが出力した命令 5 マルチプレクサ 7 主カウンタ 8 副カウンタ 9 ゲート信号発生回路 11 タイミングセット・メモリ 13 クロック発生回路 14 ゲート回路 15 パイプライン・レジスタMが出力した命令 16 主カウンタ出力 17 出力アドレス 18 タイミングセット・メモリ出力 19 パイプライン・レジスタB出力 20 MPXGATE 21 SQRGATE 22 PATHGATE 23 QKSEL 24 MPXCLK 25 SQRCLK 26 PATHCLK 27 CLOCK 28 データ・メモリ 31 タイミング分配回路 32 カウンタ
Claims (3)
- 【請求項1】 クロックに同期して制御データを出力す
るシーケンサと、クロックに同期して前記制御データに
基づく計数処理を実行し処理結果のデータを出力する計
数手段と、前記シーケンサおよび計数手段にクロックを
供給するクロック供給手段とを備えるデータ発生装置に
おいて、 前記クロック供給手段が、前記計数手段に通常モードま
たは高速モードのクロックを供給する第1のクロック供
給手段と、前記第1のクロック供給手段が前記計数手段
に通常モードのクロックを供給しているときに、前記シ
ーケンサに同一周期のクロックを供給し、前記第1のク
ロック供給手段が前記計数手段に高速モードのクロック
を供給しているときに、前記シーケンサへのクロックの
連続供給を停止する第2のクロック供給手段とによって
構成されることを特徴とするデータ発生装置。 - 【請求項2】 前記シーケンサの出力する制御データを
格納するデータ格納手段を設け、高速モードのクロック
が供給されている前記計数手段に対する制御データの送
出を前記データ格納手段から行なうことを特徴とする請
求項1に記載のデータ発生装置。 - 【請求項3】 前記計数手段の出力するデータを入力
し、該データの指定する領域に記憶されたデータを出力
するデータ記憶手段を備えることを特徴とする請求項1
または2に記載のデータ発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13964892A JP2770283B2 (ja) | 1992-05-06 | 1992-05-06 | データ発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13964892A JP2770283B2 (ja) | 1992-05-06 | 1992-05-06 | データ発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05313715A JPH05313715A (ja) | 1993-11-26 |
JP2770283B2 true JP2770283B2 (ja) | 1998-06-25 |
Family
ID=15250170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13964892A Expired - Fee Related JP2770283B2 (ja) | 1992-05-06 | 1992-05-06 | データ発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2770283B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4541785B2 (ja) * | 2003-09-01 | 2010-09-08 | キヤノン株式会社 | 振動型アクチュエータ駆動制御装置および振動型アクチュエータ駆動制御方法 |
JP5387526B2 (ja) * | 2010-07-15 | 2014-01-15 | 株式会社デンソー | 制御装置およびチューニング方法 |
-
1992
- 1992-05-06 JP JP13964892A patent/JP2770283B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05313715A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002236480A (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
JPS6131502B2 (ja) | ||
JP2000285016A (ja) | メモリ制御回路 | |
KR100435349B1 (ko) | 병렬처리장치와이를포함하는디지털오디오신호처리장치및방법 | |
JP2882426B2 (ja) | アドレス発生装置 | |
JP2770283B2 (ja) | データ発生装置 | |
JP3194193B2 (ja) | 信号処理装置 | |
JPS6339939B2 (ja) | ||
JP2979653B2 (ja) | 情報処理装置 | |
JP2013008265A (ja) | パイプライン演算装置 | |
JP2673145B2 (ja) | コンピュータ制御によるパルス・インターバル・シーケンスの生成方法 | |
JPH10319096A (ja) | 半導体試験装置 | |
JPH0736819A (ja) | Dmaデータ転送装置 | |
SU1140126A1 (ru) | Микропроцессор | |
JPS6124727B2 (ja) | ||
KR100364673B1 (ko) | 선버스의버스트(burst)데이타전송방법 | |
JP2010118023A (ja) | メモリアクセス制御回路及び画像処理装置 | |
KR940000220B1 (ko) | 프로그램 로직 제어기의 명령어 처리시스템 | |
JPS5975166A (ja) | タイミング発生器 | |
JP2747353B2 (ja) | アドレス発生装置 | |
JPH1185465A (ja) | 演算制御装置 | |
JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
JPH0545984B2 (ja) | ||
JPS60140455A (ja) | 複数の処理ブロツクの制御装置 | |
JPH11110212A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |