JPH0576650B2 - - Google Patents

Info

Publication number
JPH0576650B2
JPH0576650B2 JP59247210A JP24721084A JPH0576650B2 JP H0576650 B2 JPH0576650 B2 JP H0576650B2 JP 59247210 A JP59247210 A JP 59247210A JP 24721084 A JP24721084 A JP 24721084A JP H0576650 B2 JPH0576650 B2 JP H0576650B2
Authority
JP
Japan
Prior art keywords
data
buffer
compression
signal
compression control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59247210A
Other languages
English (en)
Other versions
JPS61125641A (ja
Inventor
Tokuhiro Tsukyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59247210A priority Critical patent/JPS61125641A/ja
Priority to US06/799,800 priority patent/US4758899A/en
Publication of JPS61125641A publication Critical patent/JPS61125641A/ja
Publication of JPH0576650B2 publication Critical patent/JPH0576650B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007Time or data compression or expansion

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ圧縮制御方式に関し、特に転
送データの圧縮率が異なつても圧縮動作を制御
し、転送データが完了する前に定速で記録媒体に
書込みを開始するデータ圧縮制御方式に関するも
のである。
〔発明の背景〕
従来、一定速度で記録媒体上に圧縮したデータ
を記録する装置として、例えば特開昭58−102314
号公報に記載のデータ圧縮回路がある。この回路
は、ソフトウエアの指示を受けることなく、ハー
ドウエアにより高速動作を行うもので、圧縮され
たデータは圧縮前よりデータバイト数を増加する
場合があるので、この回路ではデータ圧縮処理後
のデータと圧縮前のデータのバイト数とを比較し
て、バイト数の少ない方のデータを記録媒体上に
書込む。しかし、この方法は、転送されたデータ
のすべてを圧縮処理した後、圧縮前と圧縮後のデ
ータバイト数の比較を行い、その後記録媒体にデ
ータを書込むため、圧縮処理をしたすべてのデー
タを一時バツフアに蓄積するための大容量データ
バツフアが必要である。また、データがCPUよ
り転送されてから、記録媒体に書込まれ、そのデ
ータの正しいことが確認された後、CPUと記録
装置を切り離すまでのデータ処理時間において無
駄が生じる等の問題があつた。
また、CPUからの転送データが完了する前に、
単に一定速度で圧縮データを記録媒体上に書込む
場合、圧縮率が極端に良好の時、媒体に書込むデ
ータが無くなつてしまい、OVER RUN等のエラ
ーが生じる。
〔発明の目的〕
本発明の目的は、このような問題を解消し、転
送データを圧縮して記録媒体に記録する場合、
CPUからの転送データが完了する前に、記録媒
体上に圧縮データの記録を開始でき、また
OVER RUN等のエラーを発生することなく、
CPUと記録装置を切り離すまでのデータ処理時
間を短縮することができるデータ圧縮制御方式を
提供することにある。
〔発明の概要〕
上記目的を達成するため、本発明のデータ圧縮
制御方式は、CPUから転送されたデータが圧縮
できるデータか圧縮できないデータか判別するデ
ータ入力手段10と、データ入力手段10より出
力された圧縮できないデータを一時的に蓄積する
データバツフア15と、データ入力手段10より
出力された圧縮できるデータを圧縮するデータ圧
縮制御手段11と、データバツフア15に蓄積さ
れているデータ量を判別するバツフア判別手段7
と、データバツフア15からのデータとデータ圧
縮制御手段11からの圧縮データを任意に選択し
て出力するデータ選択手段18,19と備え、バ
ツフア判別手段7の判別結果によりデータ圧縮制
御手段11を制御して、圧縮できるデータをデー
タバツフア15に蓄積することにより、当該デー
タバツフア15に蓄積されるデータのデータ量を
所定の範囲にすることを特徴としている。
〔発明の実施例〕
以下、本発明の実施例を、図面により説明す
る。第3図は、本発明において、記録媒体上に記
録されるデータ・フオーマツトを示す図である。
本発明は、データ圧縮を実施したとき、圧縮後
のデータの膨張の割合がきわめて少ないデータ圧
縮のデータ・フオーマツトを用いる。これによ
り、従来のように原データと圧縮後のデータとを
比較することなく、CPUから転送されたデータ
を圧縮してデータ・バツフアに蓄積すると同時
に、並行してデータ・バツフア内のデータを記録
媒体に記録することができる。
第3図において、1,1′,1″はそれぞれ圧縮
処理を受けていないデータが配列される第1の領
域でであり、これらの領域の前後には、それぞれ
制御情報2A,2B,2A′,2B′,2A″,2
B″が位置している。ここで、2Aと2Bは領域
1の長さ、すなわち領域1に含まれるデータのバ
イト数を例えば16進数で表示した数値情報であ
り、互に対をなし、内容的には同一のものであ
る。同じように、2A′と2B′、2A″と2B″は、
それぞれ領域1′,1″の長さを表示する内容であ
る。
前後2つの第1領域間にあり、制御情報2Bと
2A′、および2B′と2A″の間に位置した第2の
領域5,5′は、圧縮処理を受けたデータの存在
領域であり、この第2領域はそれぞれ1バイトの
データ3と3′および元のデータ列中における上
記データの連続個数を、例えば16進数で表示した
数値情報4と4′とからなる。
上記データ・フオーマツトにおけるデータ圧縮
処理は、CPUから外部記憶装置に出力された元
のデータ列に対し、同一のデータが複数個、望ま
しくは1つの第2領域とこれに隣接する2つの制
御情報とに要するバイト数n以上に連続すること
を1つの条件として行われる。
なぜなら、同一データの連続個数がn以下の場
合にも圧縮処理を施こすと、データ圧縮部を他の
第1領域と区別して表示するための制御情報2
B,2A′、および連続数値情報4により占めら
れる記録媒体の長さの方が、元のデータ配列のま
まデータ記録した場合に要する媒体長さより大と
なり、データ圧縮の利益が失なわれるからであ
る。
第4図A,Bは上記データ圧縮を具体的に説明
するための図であり、図Aは元のデータフオーマ
ツト、Bは圧縮処理後のデータフオーマツトを示
している。今、各制御情報2A,2B,…に1バ
イト数を割り当てた場合を仮定すると、これらの
制御情報により表示できる1つの第1領域のデー
タブロツク長は最大256バイトである。また、デ
ータ3と連続個数情報4をそれぞれ1バイトで表
示すると仮定すると、データ圧縮の条件は、同一
データの連続個数が4バイト以上の場合となる。
第4図Aに示した例では、元のデータ列中でa
番目とb番目に16進データ「00」が2個連続して
いるが、これは圧縮条件を満していない。圧縮条
件は、f番目〜w番目に18個、16進表示で「12」
個連続するデータ「04」の部分において満足され
る。従つて、同図Bに示す如く、圧縮処理後のデ
ータフオーマツト上では、領域1にa番目〜e番
目の5バイトデータが元の配列のままで記録さ
れ、その前後に位置して長さ5バイトを表示する
制御情報2A,2Bが記録される。また、圧縮領
域5には、圧縮処理の対象となつたパターンが
「04」であることを示すパターンデータ3と、連
続個数が(12)16であることを示す個数表示情報4が
記録される。x番目以降のデータについても、圧
縮条件を満たす連続データが存在するか否かの判
定が行われるが、この例では、ブロツクが終了す
るz番目までの間には該当箇所が無かつたことを
示している。従つて、領域1′にはx〜z番目の
データがそのままの配列で記録され、その前後
に、領域1′の長さを示す情報2A′,2B′が記録
された形となつている。
また、処理対象となつたデータブロツク中に、
仮に圧縮条件を満足するデータ部分が全く無かつ
た場合、記録フオーマツト上では、256バイト間
隔に制御情報を設け、連続個数情報4に“00”の
値を挿入する(この時データ3の値は何であつて
もよい)。この場合の圧縮処理に伴う情報追加に
よる膨張は、約1.5%増となる。さらには、制御
情報2A,2Bの値を2バイトにすると、上記と
同様なケースの場合の膨張は0.01%増まで減少さ
せることが可能である。この値は、データ圧縮動
作と記録媒体上へデータを書き込む動作を並行し
て実行する時の制御に関係しているため、適当な
値を選択することが必要であることは容易に理解
できる。
データ圧縮動作と記録媒体上へデータを書き込
む動作を並行して実施した場合、データ圧縮の効
率が良好しすぎる時は、データが圧縮されすぎて
記録媒体へ書き込むデータが無くなる等の問題が
発生するため、記録媒体へ書き込むデータ量(デ
ータバツフア内のデータ量)を常に判読し、一定
量以下にならないようにデータ圧縮制御回路を制
御する。
CPUから転送されてきたデータは、データバ
ツフアに格納されるとともに、インバツフア制御
回路、辞書バツフア制御回路等により圧縮され、
辞書データに変換された後、辞書バツフアに格納
される。記録媒体に書き込まれるデータは、辞書
バツフア内のデータおよびデータバツフア内のデ
ータであるが、書き込みの制御は辞書バツフア内
の制御情報によつて行われる。
データ圧縮の効率が良すぎる場合には、記録媒
体への書き込みデータがなくなつてしまうので、
データバツフア内のデータバイト数を常時判読し
て、バツフア内のデータが空とならないようにデ
ータ圧縮制御論理を制御することにより、データ
圧縮動作と記録媒体への一定速度によるデータの
書き込みを並行して動作できるようにする。
第5図は、実効データ転送率の一例を示す図で
ある。
本発明を、例えば、1.25Mバイト/秒の転送速
度を有する磁気テープ制御装置に適用する。上位
装置、つまりCPUと外部記憶装置間のインター
フエースを3Mバイト/秒とした場合、データ圧
縮動作と書き込み動作を並行して動作開始させ、
かつデータ圧縮制御回路を常時圧縮率60%以下に
なるように制御させたときのブロツク・サイズに
対する対CPUとの実効データ転送処理時間速度
は、第5図に示すようになる。
第5図においては、CPUより転送されたデー
タが( )内に示す値だけ連続圧縮可能なことを
示している。この場合、圧縮率60%以上はデータ
圧縮制御回路で制御を受けており、また、90%圧
縮可能なデータ32Kバイト長のブロツクは、圧縮
動作と記録媒体への書き込み動作の並行処理に移
つた後は、データ圧縮率が60%に制御される。こ
のときの実効データ転送速度は、約2.5Mバイ
ト/秒となる。
データ圧縮制御方法としては、第5図に示すよ
うに、限界圧縮率を一定に保つ方法の他に、これ
と等価な方法として、データバツフアの残データ
バイト数を、並行動作中は常時一定バイト数以下
にならないようにデータ圧縮動作のオン・オフ制
御を行うこともできる。
実施例では、1.25バイト/秒の転送速度の磁気
テープ制御装置に適用しているが、倍の転送速度
の2.5Mバイト/秒でも処理できることは勿論で
ある。
第1図は、本発明の一実施例を示す磁気テープ
制御装置のデータ圧縮制御部のブロツク図であ
り、第2図は第1図における動作タイムチヤート
である。
第1図において、CPUから転送されたデータ
列INを処理して、圧縮されたデータ列OUTとし
て出力し、記録媒体の駆動装置に転送する。
第1図において、10はデータ入力回路、11
はインバツフア制御回路、15はデータ・バツフ
ア、16は辞書バツフア、17はアウトバツフア
制御回路、18,19はセレクタ回路、12,1
3はカウンタ、14は辞書バツフア制御回路、2
1は書き込みデータ・レジスタ、6はカウンタ
(以下、RIC)、66は読み出しカウンタ(以下、
ROC)、7はデータバツフアバイト数判読回路、
8はマイクロプロセツサ、9はデータ転送制御回
路である。
磁気テープ制御装置に対し、CPUからデータ
の書き込み動作が命令されると、マイクロプロセ
ツサ8より信号線73を通してデータ転送制御回
路9に動作開始が指示される。データ転送制御回
路9からのデータリクエスト信号78に応答し
て、CPUからタイミング信号24に同期したデ
ータINが1バイトずつ転送されてくると、この
データINはは入力回路10に順次取り込まれる。
CPUと磁気テープ制御装置の間でデータの授
受があると、互いに接続されたものとして、磁気
テープ制御装置から磁気テープ装置に起動をかけ
て磁気テープの動作を開始させる。磁気テープの
移動速度が一定になるまでに、磁気テープ制御装
置は引き続きCPUに対しデータリクエスト信号
78を出力してCPUより転送されたデータを受
け取り、データ圧縮動作を行う。
入力回路10は、例えば、圧縮条件に合致した
複数段のシフトレジスタからなる入力バツフア回
路と、上記シフトレジスタの初段と次段のデータ
を比較しデータパターンの連続性を検知する比較
回路とから構成され、同一パターンのデータが連
続して受信されている間は、第2図に示すよう
に、データ一致信号25を出力する。
各種カウンタを内蔵するインバツフア制御回路
11は、入力回路10からの出力データのデータ
バツフア15への取り込みを制御する。また、こ
のインバツフア制御回路11は、一致信号25が
オンの時、タイミング信号24に対応してカウン
タ13にカウントパルス27を出力すると共に、
圧縮条件が満された場合には、後述するように、
辞書バツフア制御回路14に対して制御情報格納
のためのタイミングパルス28を出力する。
カウンタ13は、カウントパルス27をカウン
トするカウンタと、カウント値を保持するラツチ
回路と、上記カウント値がデータ圧縮条件となる
所定値n以上となつたことを検知する比較回路と
を含み、カウント値がn以上となつたとき、すな
わち同一データがnバイト以上連続して入力回路
10に受信されたとき、圧縮指示信号34を出力
する。このカウンタ13は、一致信号が途断えた
ときに制御回路11から出力されるリセツト信号
Rを受け取るまでカウント動作を続け、リセツト
信号Rが入力された時、カウント値をラツチ回路
に移すと共に、カウンタの値を零クリアし、信号
34をオフ状態に戻す。
カウンタ12は、圧縮処理を受けることなくデ
ータバツフア15に取取り込まれる一連のデータ
のバイト数すなわち、前述した第1領域の長さを
カウントするためのカウンタであり、インバツフ
ア制御回路11からデータバツフア15に与えら
れる取り込みタイミングパルス62をカウントす
る。このカウンタ12は、カウンタ13の出力信
号34が一度オンになつた後、再び一致信号25
が途断えた時、制御回路11から出力されるリセ
ツト信号R′によつてリセツトされる。
カウンタであるRIC6は、入力回路10からデ
ータバツフア15へデータを書き込む際のデータ
バツフアのアドレスを示すものであり、インバツ
フア制御回路11から出力されるタイミングパル
ス26でカウントアツプする。
インバツフア制御回路11は、信号34がオフ
状態の間は、入力回路10におけるシフトレジス
タ最終段からのデータ出力タイミングに合わせ
て、上記タイミングパルス26を発生する。同一
データが連続した場合でも、連続データ数が所定
値nに満たない限り上記タイミング信号26の出
力が継続し、連続データ数がnに達した時点、す
なわち信号34がオンとなる時点でタイミング信
号26の出力が止む。この時点では、入力回路1
0内のシフトレジスタの各段には同一パターンの
データのみが存在し、データバツフア15に格納
すべき第1領域のデータは全て出力し終つた状態
となつている。信号34がオン状態からオフ状態
に戻つた場合、インバツフア制御回路11が入力
回路10内のデータシフト数をカウントし、同一
でないデータが入力回路10から出力されるタイ
ミングに合せて、再びタイミングパルス26を発
生し始める。
インバツフア制御回路11は、カウンタ13か
らの圧縮指示信号34を受けると、第2図に示す
如く、インバツフア制御回路11の内部クロツク
CLKをゲートしてパルス28を発生する。この
クロツクCLKはタイミング信号24の周期より
十分に短い。辞書バツフア制御回路14は、イン
バツフア制御回路11からの入力パルス28をカ
ウントし、このカウント値を辞書バツフア16の
アドレスライン22に出力する。
辞書バツフア制御回路14は、上記アドレス信
号22の他に、辞書バツフア16へのデータ取り
込みタイミング信号28′、およびセレクタ回路
18への3つのセレクト信号29,30,31を
選択的に発生する機能を備えている。これらのセ
レクト信号は、常時はオフ状態にあり、インバツ
フア制御回路11から最初のパルス28が入力さ
れた時、セレクト信号30がオンとなる。上記セ
レクト信号30は、カウンタ12の出力を選択す
るゲート信号となつており、インバツフア制御回
路11からの第3番目のパルス28が出力された
時にオフ状態に戻る。辞書バツフア制御回路14
は、パルス28の入力の都度、アドレス信号22
とデータ取り込みタイミング信号28′を発生す
るため、上記セレクト信号30の出力によつて、
辞書バツフア16には、カウンタ12に保持され
ているデータバイト数を示す数値が2回続けて取
り込まれることになる。これらの数値データは、
第3図で説明した2つの制御情報2Aと2Bに相
当する。辞書バツフア制御回路14は、インバツ
フア制御回路11から第3番目のパルス28を受
けると、セレクト信号30をオフ状態にすると同
時にセレクト信号29をオン状態にし、データ線
20上のデータを辞書バツフア16に取り込む。
この時点では、データ線20に圧縮処理すべき連
続データの1つが出力されているため、辞書バツ
フア16は、第3図のデータ3に相当するデータ
を取り込んだことになる。
一致信号25が途断えると、第4番目のパルス
28が出力され、辞書パターン制御回路14がセ
レクト信号31をオンにする。上記セレクト信号
31により、カウンタ13の出力が辞書バツフア
16に取り込まれる。第4番目のパルス28が出
力された時点で上記カウンタ13はは圧縮すべき
データの個数を保持しているため、これによつ
て、第3図の数値情報4が辞書パターン16に格
納されたことになる。
以上の動作を繰り返すことにより、不連続デー
タまたは圧縮条件に満たない連続データがバツフ
ア15に順次格納され、圧縮条件を満たす連続デ
ータが圧縮された形で、かつ前後に制御情報を伴
なつて辞書バツフア16に格納されることにな
る。磁気テープ装置の磁気テープが、一定速度で
走り出したことを信号線77を介してマイクロプ
ロセツサ8が認識すると、マイクロプロセツサ8
は、アウトバツフア制御回路17および判別回路
7に対して、バツフア読出し動作開始信号72を
出力する。アウトバツフア制御回路17は、読出
し動作開始信号72を受け取ると、インバツフア
制御回路11の出力信号26と28(辞書バツフ
ア制御回路14の出力信号28′と同じ)が出力
されないことを保証するバツフア読出し可能信号
35を受取り、この信号35により各バツフアの
書込みタイミングの合間を利用して、各バツフア
に対して読出し動作信号32および33を振り分
けて出力する。データバツフア15のデータは信
号32により、また辞書バツフア16のデータは
信号33により、それぞれ順次読出される。
先ず、第1に辞書バツフア16からの最初の読
出し方法は、制御回路17のセレクト信号37を
オン状態にし、かつ辞書データのアドレス情報3
9を“0”にして、バツフアの読出し動作信号3
3を出力する。これにより、辞書バツフア16か
らの出力データは、セレクト19を介して書込み
データ・レジスタ(以下WR REGと記す)21
に取込まれタイミング信号38によりリセツトさ
れ、OUT信号となる。この後、信号33はオフ
になると同時にアドレス情報39はカウントアツ
プし、“1”となる。辞書バツフア16からの最
初の出力は制御情報2Aであり、制御情報2Aで
零でなければ、制御回路17はセレクト線37を
オフ状態にしてセレクタ19にデータバツフア1
5の出力36を選択させ、この状態でデータバツ
フア15およびデータバツフア15の読出しアド
レスを指示する読出しカウンタROC66に対し
て、読出し動作信号32を送出する。この時、
ROC66はカウント値が0であるため、データ
バツフア15の0番地のデータがセレクタ19を
介してWR REG21に取込みタイミング信号3
8によりセツトされ、OUT信号となる。この後、
信号32はオフとなり、ROC66ははカウント
アツプされてカウント値1を示す。制御回路17
は、制御情報2Aにより示される回数だけ読出し
動作信号32およびデータの取込みタイミング信
号38の出力を繰り返し、読出し動作信号32で
カウントアツプされるROC66の値により、デ
ータバツフア15は格納順にデータを次々に出力
する。
データバツフア15からの所定個数のデータ読
取りが完了すると、制御回路17はセレクタ19
を辞書バツフア16側に切り換え、アドレス39
を更新しながら辞書バツフア16から制御情報2
B、データ3、数値情報4を順次読出す。制御情
報2Bに続いて次の制御情報2Aが読み出される
と、上記の動作が繰り返されるため、これによつ
て1ブロツク分のデータが第3図のフオーマツト
にしたがつて出力線OUTに出力される。
データバイト数判別回路7は、マイクロプロセ
ツサ8の信号72により動作開始されると、動作
中は常時RIC6の値70とROC66の値71を
判別し、上位装置CPUからデータ転送終了信号
Xがインバツフア判別回路11に与えられると、
信号線74の情報により判別回路7の動作を中止
する。判別回路7は、RIC6とROC66の差が
一定値M以下となつた時、信号線76に中止信号
を出力する。データ圧縮制御回路11は、これに
よつて圧縮動作を中止し、すべてのデータがデー
タ圧縮の条件を満足しない場合と同じような処理
を行う。これにより、磁気テープ装置のデータ処
理時間がCPUとのデータ転送速度より遅くなる
た、データバツフア15にデータが増加されて蓄
えられる。その後、判別回路7におけるRIC6と
ROC66の差が一定値L(L≧M)となつたと
き、信号線76をオフ状態にしてデータ圧縮制御
回路11に通常のデータ圧縮動作を再び行わせ
る。この信号線76は、上記オンオフ制御以外に
もバス制御線として、段階制御にすることも可能
である。例えば、情報70と情報71の差をO,
P,Qとした時、これらの関係を示すため上記N
の値との意味付けをN<O<P<Qとすることに
より、圧縮条件を段階的に切り換えて、データ圧
縮制御動作をよりきめ細かく実施することができ
る。
また、信号線75は、対象となるデータがデー
タ圧縮の条件に合わず、圧縮率が低いとき、デー
タバツフア15のオーバフローを防止するため、
情報70と71の差がデータバツフア15の容量
(オーバ・フローの値)Yバイトの85%(この値
は100%以下ならばどのような値でもよい)とな
つたとき、データ転送制御回路9へ情報を送り、
データ・リクエスト信号78の出力を中止する。
また、磁気テープ装置にデータバツフア15から
データが出力されているとき、情報70と71の
差が85%以下になると、信号線75はオフ状態と
なり、データ転送制御回路9は、CPUに対しリ
クエスト信号78を送つてデータを要求する。以
上の動作の繰り返しにより、データINは圧縮さ
れてOUTに出力される。
データ転送が終了すると、上位装置CPUから
データ転送終了信号Xがインバツフア制御回路1
1に与えられる。この信号Xを受信すると、イン
バツフア制御回路11は内部クロツクCLKによ
り入力回路10内の残りデータを処理する。第2
図の例では、終了信号Xを受信した後に出力され
るタイミング信号26により、入力回路10内の
保持データ(「05」,「06」,「07」)がデータバツフ
ア15に取り込まれ、その後に出力される信号2
8により、制御情報2A″,2B″が辞書バツフア
16に取り込まれる。このようにして、入力回路
10内の残りデータについての処理が完了する。
データバツフア15の容量Yバイトと、データ
圧縮制御のオン・オフ方式におけるMの値との関
係について、磁気テープ制御装置の場合を考えて
みる。バツフアの容量Yは、データ圧縮の実効率
および実データ圧縮速度の面を考えると、磁気テ
ープ装置のテープが動き初めた後、一定速度にな
るまでの時間に、できる限りCPUよりデータバ
ツフア15にデータを蓄えることが望ましい。こ
の場合、テープの立上り時間を1mSとし、CPU
とのデータ転送速度を3MB/Sとすると、デー
タバツフア15に蓄積される量は約3Kバイトに
なる。
判別回路7で利用するMの値は、制御情報2
A,2Bが1バイトのとき、圧縮動作を実施して
データバツフア15にデータを書込む動作と、デ
ータフア15から読出す動作とを並行運転する場
合の単位となる最長バイト数は256バイトであり、
CPUから3Mバイト/秒でデータを256バイト受
取る間に、データバツフア15のデータが1.25M
バイト/秒の速さで読出されたとき、データバツ
フア15のデータがなくならない値110バイト以
上が保証されればよいことになる。
〔発明の効果〕
以上説明したように、本発明によれば、データ
圧縮動作が最悪の場合のデータ膨張率が低いデー
タ・圧縮フオーマツトを用いることにより、上位
装置からのデータを圧縮する動作と、圧縮データ
を記録媒体に一定速度で書込む動作とを、並行し
て実施することができる。そして、並行動作中に
データバツフア内のデータがなくなつたり、あふ
れたりしないように、データバツフアの残データ
バイト数の判別回路で判読し、データ圧縮回路を
制御することにより、データバツフアの容量を書
込みデータバイト数より大幅に低減させ、かつ
CPUと制御装置間の接続を切離すまでの実デー
タ転送時間を低減させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すデータ圧縮制
御装置のブロツク図、第2図は第1図の動作タイ
ムチヤート、第3図は本発明に用いるデータ圧縮
用データ・フオーマツト図、第4図は第3図を実
施した一例を示す図、第5図は第4図に伴なう実
効データ転送率のタイムチヤートである。 1:第1領域、2A,2B,2A′,2B′,2
A″,2B″:制御情報、5:第2領域、3:デー
タパターン、4:データバイト数を示す数値情
報、10:データ入力回路、11:インバツフア
制御回路、14:辞書バツフア制御回路、16:
辞書バツフア、15:データバツフア、17:ア
ウトバツフア制御回路、6:カウンタRIC、7:
データバツフア・バイト数判別回路、8:マイク
ロプロセツサ、9:データ転送制御回路、21:
書込みデータレジスタ、66:読出しカウンタ
ROC。

Claims (1)

  1. 【特許請求の範囲】 1 CPUから転送されたデータが圧縮できるデ
    ータか圧縮できないデータか判別するデータ入力
    手段と、該データ入力手段より出力された前記圧
    縮できないデータを一時的に蓄積するデータバツ
    フアと、該データ入力手段より出力された前記圧
    縮できるデータを圧縮するデータ圧縮制御手段
    と、前記データバツフアに蓄積されているデータ
    量を判別するバツフア判別手段と、該データバツ
    フアからのデータと該データ圧縮制御手段からの
    圧縮データを任意に選択して出力するデータ選択
    手段とを備え、 前記バツフア判別手段の判別結果により前記デ
    ータ圧縮制御手段を制御して、圧縮できるデータ
    を前記データバツフアに蓄積することにより、当
    該データバツフアに蓄積されるデータのデータ量
    を所定の範囲にすることを特徴とするデータ圧縮
    制御方式。 2 前記バツフア判別手段は、前記データバツフ
    アのデータ量が所定量よりも少ないことを判別す
    ると、前記データ圧縮制御手段へ判別情報を出力
    し、前記データ圧縮制御手段は該判別情報に基づ
    きデータの圧縮動作を停止することを特徴とする
    特許請求の範囲第1項記載のデータ圧縮制御方
    式。 3 前記バツフア判別手段は、前記データバツフ
    アのデータ量が所定量よりも多いことを判別する
    と、判別情報を出力することを特徴とする特許請
    求の範囲第1項記載のデータ圧縮制御方式。 4 前記バツフア判別手段の判別結果により前記
    データ圧縮制御手段を制御して、データの圧縮率
    を制御することを特徴とする特許請求の範囲第1
    項記載のデータ圧縮制御方式。
JP59247210A 1984-11-22 1984-11-22 デ−タ圧縮制御方式 Granted JPS61125641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59247210A JPS61125641A (ja) 1984-11-22 1984-11-22 デ−タ圧縮制御方式
US06/799,800 US4758899A (en) 1984-11-22 1985-11-20 Data compression control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59247210A JPS61125641A (ja) 1984-11-22 1984-11-22 デ−タ圧縮制御方式

Publications (2)

Publication Number Publication Date
JPS61125641A JPS61125641A (ja) 1986-06-13
JPH0576650B2 true JPH0576650B2 (ja) 1993-10-25

Family

ID=17160080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59247210A Granted JPS61125641A (ja) 1984-11-22 1984-11-22 デ−タ圧縮制御方式

Country Status (2)

Country Link
US (1) US4758899A (ja)
JP (1) JPS61125641A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937844A (en) * 1988-11-03 1990-06-26 Racal Data Communications Inc. Modem with data compression selected constellation
US5200962A (en) * 1988-11-03 1993-04-06 Racal-Datacom, Inc. Data compression with error correction
US5049881A (en) * 1990-06-18 1991-09-17 Intersecting Concepts, Inc. Apparatus and method for very high data rate-compression incorporating lossless data compression and expansion utilizing a hashing technique
US5278712A (en) * 1990-07-19 1994-01-11 Kabushiki Kaisha Toshiba Removable disk drive having two heads formed with a gimbal structure
KR920009642B1 (ko) * 1990-08-24 1992-10-22 삼성전자 주식회사 데이타 압축 회로
JPH04332960A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd ディジタル高速ダビング回路
US5396228A (en) * 1992-01-16 1995-03-07 Mobile Telecommunications Technologies Methods and apparatus for compressing and decompressing paging data
US5406278A (en) * 1992-02-28 1995-04-11 Intersecting Concepts, Inc. Method and apparatus for data compression having an improved matching algorithm which utilizes a parallel hashing technique
US5371499A (en) * 1992-02-28 1994-12-06 Intersecting Concepts, Inc. Data compression using hashing
KR950011522B1 (ko) * 1992-03-30 1995-10-05 삼성전자주식회사 영상신호 기록 및 재생장치
US5353024A (en) * 1992-05-01 1994-10-04 Intersecting Concepts, Inc. Method for data compression having an improved encoding algorithm which utilizes a token stacking technique
KR100333018B1 (ko) * 1993-06-15 2002-09-27 소니 가부시끼 가이샤 기록장치및재생장치
WO1995029437A1 (fr) * 1994-04-22 1995-11-02 Sony Corporation Dispositif et methode pour transmettre des donnees et dispositif et methode pour enregistrer des donnees
JP2004029898A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp データプロセッサ
US6714145B1 (en) 2002-09-26 2004-03-30 Richard Marques Method and apparatus for integer-based encoding and decoding of bits
US8779950B2 (en) 2012-03-05 2014-07-15 Dcba, Llc Command encoded data compression
US9543980B2 (en) 2014-10-10 2017-01-10 Massachusettes Institute Of Technology Systems and methods for model-free compression and model-based decompression

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586514A (ja) * 1981-07-06 1983-01-14 Mitsubishi Electric Corp デイスク制御装置
JPS59144929A (ja) * 1983-02-04 1984-08-20 Mitsubishi Electric Corp 周辺機器制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206476A (en) * 1976-02-24 1980-06-03 Sony Corporation Control circuit for use with a time-compression/time-expansion system in a pulse signal record/playback device
US4413289A (en) * 1981-03-13 1983-11-01 Sri International Digital recording and playback method and apparatus
CA1197005A (en) * 1981-09-29 1985-11-19 Norio Suzuki System comprising a preliminary processing device controlled in accordance with an amount of information stored in a buffer
JPS58216039A (ja) * 1982-06-11 1983-12-15 株式会社東芝 放射線画像処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586514A (ja) * 1981-07-06 1983-01-14 Mitsubishi Electric Corp デイスク制御装置
JPS59144929A (ja) * 1983-02-04 1984-08-20 Mitsubishi Electric Corp 周辺機器制御装置

Also Published As

Publication number Publication date
JPS61125641A (ja) 1986-06-13
US4758899A (en) 1988-07-19

Similar Documents

Publication Publication Date Title
JPH0576650B2 (ja)
EP0166023B1 (en) Method and system for data compression and restoration
US5134702A (en) Serial-to-parallel and parallel-to-serial converter
US4658349A (en) Direct memory access control circuit and data processing system using said circuit
JPH0441439B2 (ja)
US3588840A (en) Method of block recording data on a magnetic tape
JPH0433029A (ja) メモリ装置とその駆動方法
JPH0479011B2 (ja)
JPS61123970A (ja) デ−タ転送制御方式
JPH08149160A (ja) データ受信装置
JPH0581165A (ja) データ転送回路
JPS60198663A (ja) デ−タ転送で御方式および回路
SU881863A1 (ru) Стековое запоминающее устройство
JPH0261721A (ja) バッファメモリの制御装置
SU1187207A1 (ru) Устройство дл магнитной записи
SU1278862A1 (ru) Устройство дл управлени вводом информации
JPH09288618A (ja) 記憶装置及びそのメモリアクセス制御方法
JPH07253920A (ja) Fifo ram コントローラ
JPH10105375A (ja) 非同期fifoバッファ装置
JPH01169654A (ja) 非同期データ転送制御方式
JPH0253820B2 (ja)
JPH07109622B2 (ja) 画像処理装置
JPH0290795A (ja) 時分割スイッチ制御装置
JPS6124727B2 (ja)
JPH01307990A (ja) バブルメモリ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees