JPS6124229A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPS6124229A
JPS6124229A JP13883685A JP13883685A JPS6124229A JP S6124229 A JPS6124229 A JP S6124229A JP 13883685 A JP13883685 A JP 13883685A JP 13883685 A JP13883685 A JP 13883685A JP S6124229 A JPS6124229 A JP S6124229A
Authority
JP
Japan
Prior art keywords
deposition
region
activation
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13883685A
Other languages
English (en)
Other versions
JPH0642460B2 (ja
Inventor
スタンフオード・アール・オヴシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS6124229A publication Critical patent/JPS6124229A/ja
Publication of JPH0642460B2 publication Critical patent/JPH0642460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に薄膜を堆積させるための方法及び装置
に関する。さらに詳しく云えば、本発明は固体材料の薄
膜を基材上に堆積させるような前駆体プロセスガスを活
性化するための方法及び装置に関する。
真空堆積技術は、組成的に広範囲な前駆体材料から薄膜
を実験室及び工業的に作製する際に一般的に採用されて
おり、該薄膜は半導体デバイスが作られる膜を特定的に
含む。
7翼空准椀という用語は広義な用語で、蒸着法、化学的
蒸着法、グロー放電法、反応性蒸着法、直流スバヅタリ
ング法、二極スパッタリング法、三極スパッタリング法
等の広範囲にわたる堆積技術を含むことに注意すべきで
ある。但し、材料は減圧下で基材上に堆積される必要が
ある。
広く受は入れられ商業化にのってきた真空堆積技術でさ
えもある種の不完全性を有しておシ、その不完全性が特
定の範囲又は特定の材料の実用に制限を与える。例えば
真空蒸着技術が一般的に実行し、制御し易いのに対して
、該蒸着技術は高い堆積温度を必要とし、多くの合金、
混合物、化合物が高温に熱せられると分解したシネ均化
するの′で作製されるところの材料に関してそれによる
制限を受ける。さらに、蒸着プロセスに関与する高温度
は基材又は予め堆積された層を損い、あるいは劣化させ
るかも知れず、該基材上で前記材料が堆積される。化学
気相成長法プロセスはその表面上への該材料の堆積を生
じさせる加熱された基材表面とともに、前駆体化学反応
物の蒸気の反応に依存する。蒸着プロセスのようにOV
D技術は基材が堆積種の化学反応も起こすのに十分な温
度下に保たれなければならないので、一般的に高いプロ
セス温度をともなう実用上の制限を受ける。CVDKよ
シ半導体の層がつくられるのに対し、前記材料は、光電
池の応用にあたって適切な特性を示さない。例えばCv
Dによシシリコンが生じ次が、水素材料はシリコンと水
素に対し適当な結合配位をもたず、低級な材料である。
前述において言及した多様なスパッタリング技術は商業
的に薄膜を作成する際に採られておシ、スパッタリング
プロセスはしばしば、基材上に堆積されたイオン化され
た材料の強力な衝突(実際上の衝撃)が前記堆積された
材料の化学的、電気的「及び/又は」光学的特性に対し
、逆効果をもたらす結合と他の欠陥を導入する傾向があ
るので高品質で薄膜の半導体合金層を堆積させるように
は構成されていないO 半導体合金のような材料の薄膜の堆積のためのグロー放
電法は前述及び製脱した気相成長法プロセスに関連した
諸問題のいくつかに対し部分的な解決を与えてくれる。
グロー放電堆積技術における当業者に知られているよう
に、前駆体反応ガスの比較的低い圧力雰囲気は、近接的
に堆積されlアースされた基材上へ堆積されるイオン化
されたプラズマを発達させるように電磁エネルギー場に
よって励起される。前駆体反応ガスの化学反応は特別仕
様された特性によシ特徴づけられた材料の薄膜の堆積を
引起こすイオン化されたプラズマ中で起きる。さらに限
定して云えば前駆体反応ガス混合物の明確な選択を通じ
て、堆積パラメータ、化学組成及び結合様式のように、
従って堆積された膜の化学的、電気的及び光学的特性は
ある程度までは制御できる。グロー放電堆積プロセスに
おいては〔これらのプロセスはしばしばcvQfs学的
気相成長法)とみなされるが〕、基材は従来のOV技術
がよシ大きな制御性を与え、他の真空4#プロセスに関
連した多くの問題点を解決することがらず自由に制御で
きる化学反応と云えないl励起されたプラズマ内で起る
限シにおい7σ依然として限界性を有する。プラズマ反
応が完全には制御できないために化学量論的に望ましく
ない、又圧迫され引張られた化学結合をもつ構成原子の
配置も望ましくないような材料の薄膜の堆積が見込まれ
る。換言すれば、バンドギャップにおける欠陥状態が多
数あシ、前記のような、例えば薄膜半導体合金材料を含
む半導体デバイスのような材料を組入れるデバイスの電
気的、化学的又は光学的に最適の性能には劣ったことが
明らかに示される望ましくない特色を有する。前述した
諸問題に付は加えて云えば、最も先行する手法である堆
積技術は堆積領域において相対的に高い真空圧力、すな
わち1トル若しくはそれ以上を要する。これらの高い圧
力は最小の反応「及び/又は」堆積速度を確保するため
に必要である。しかしながら、通常の熟練した作業者に
とって明らかにされるべきであるように、これらの相対
的に高い圧力は又他に用いられる反応物とともに前駆体
反応ガスの望ましくない方の反応をも与え、これらの反
応のため化学的、電気的及び光学的な堆積された薄膜の
諸物件にとって有害な影響因子である、堆積された材料
の化学成分中の不純物の導入をもたらす。
例えば初期の半導体材料例としてシリコンのように堆積
雰囲気中に供されるいかなる酸素原子をも積極的にうけ
入れ、従って半導体材料のマ) IJソックス中の酸素
導入がニレメントラその中へ加減する状態密度低減材料
、ドー)’?’yL又はバンド・ギャップの導入に優先
して起きる。さらに、堆積装置中に豊富に存在する不純
物である酸素のような不純物導入は高効率のデバイスが
作られなければならない場合には、許容で4ないもので
ある。それゆえ、先行技術たる真空堆積技術では、特に
薄い半導体合金膜のような薄膜を高速で作成し商業的に
発展させなければならないことは明らかにされなければ
ならない。そしてそのことは、実質的に低融点の基材又
は基材上に堆積された基礎となる低融点膜に対する損傷
をなくすことであシ、堆積領域にて形成された高真空雰
囲気における該薄膜を実質的に不純物の混入をなくし、
それゆえ堆積された薄膜のエネルギーギャップにおける
欠陥状態数を減らすように堆積させることを可能にし、
化学的、電気的及び光学的な堆積された薄膜の諸物件の
ように、化学量論及び原子配位の実質的な制御を与える
ような多様な前駆体反応ガスの選択的な活性化を可能に
し、実質的に応力のない、ゆるんでいる、低い欠陥状態
密度の堆積された半導体合金材料の高光導電性膜の堆積
を可能にする。
ここに示された高品質半導体薄膜の堆積のための方法及
び装置をよυ良く理解するためには、フッ素及び水素は
ただアモルファスシリコンに存在する未結合手及び他の
欠陥状態を補償するように用いられてきており、そのこ
とによシ光電池の合金及びデバイスをつくるという点は
評価しなければならない。しかしながら、狭いバンドギ
ャップ材料をつくるためのゲルマニウム合金、錫合金、
鉛合金(以下に又「初期材料」としてシリコン合金と共
に言及されるが)のような他の半導体合金と組合せて採
用すると、ある場合においては水素とフッ素が十分な補
償作用を示すことは特に難しいということがわかってい
る。ここで用いられたように補償は初期材料における未
結合手の除去としてのみならず、未結合手の存在しない
新たな化学的配置の発及として定義される。出願者は、
フッ素及び水素が二価になるゲルマニウム、錫及び鉛の
傾向に直接関連づけられるように狭いバンド・ギャップ
材料の未結合手に対して補償ができず、あるいは他の非
テトラヘドラルな配置を予測できないということを確認
している。
前記狭いバンドギャップ材料の4つの価電子のうちの2
つが減少した反応性を示すときに形成される価電子の「
不活性電子対」の存在によシ引起こされた歪んだテトラ
ヘドラルな、二価の、又は他の非ヘドラルな組合せが予
測されるために、とのような狭いバンド・ギャップ材料
の傾向を最小化し、なくすための試みが以前から行われ
てきた。
部分的にはそういった問題は解決され、補償エレメント
の結合において不活性電子対をその使用を与える配置が
予測されるようにその配位を拡大させるために励起し又
は活性化することにより改良された半導体材料が得られ
た。換言すれば前駆体反応ガスの励起は孤立又は不対の
価電子の配位の(l 広がシをもたらし、エネルギーギャップにおいて低い欠
陥状態密度(10”cwL(ev)  以下の)を示す
低いバンド・ギヤツブ綴材料をつくることとなる。本発
明は広範囲な材料の薄膜の作製及び堆積のための方法及
び装置を提供し、堆積された薄膜はバンド・ギャップに
おける低い欠陥状態密度を示し、予め特別に選択された
化学的、物理的、配置的及び電気的特性によって特徴づ
けられる。そして重要なことは、特別仕様された薄膜は
、基材上に前もって堆積された材料の薄膜層が基材のい
ずれKも損傷を与えないプロセスによってつくることが
できる。
本発明の示された方法によれば、個々の、相対的に高い
圧力活性化領域は前駆体反応ガス、状態低減エレメント
、補償エレメント等を励起するため堆積室内にて提供さ
れる。
活性種を堆積φ反応させるため比較的低い圧力堆積領域
が近接して提供されるのに対してただ明確に選択された
温度及び圧力レベルで堆積領域の中へ個々の励起された
反応ガスを導入することに↓)、応力のない、テトラヘ
ドラルに配位した低い欠陥状態密度の半導体合金薄膜は
堆積された半導体合金の汚れを最小にするのに対し、高
い堆積速度をもって近接的に堆積された基材上へ堆積さ
れ得る。
(以下余白) ここで用いられる「活性化された」若しくは「励起され
た」という用語は、例えばイオン化されたシ、ラジカル
化されたシ、電気的に励起されたシ、熱的に励起された
シ光励起されたシすること、又は何らかの結合物をつく
ったシするようにそのエネルギーレベルでの増大を経た
前駆体ガス反応物のような材料のことを指すものだとい
うことは銘記すべさである。活性化は電気的、化学的、
熱的、機械的又は光学的エネルギーの入力によって起き
てもよい。さらに特定して云えば、下記に詳しく述べら
れる本発明の1つの好適例において、強力なガス流束は
前駆体反応ガスや状態低減エレメント等へ向けて衝突さ
せられ、堆積領域の個々の活性化領域の中へ導入され、
それによシイ前記前駆体ガス及び状態低減材料エレメン
トを、ガス種が励起状態のままでいるのに対し該ガス種
の堆積及び表面結合を促進するように励起させる。
本特許の出願に際して示された主題は、応力のない結合
、テトラヘドラル配位、エネルギーギャップにおける低
い欠陥状態密度及び所望の光伝導的緒特性によシ特徴づ
けられた半導体合金材料の薄膜を堆積させるために特定
的に設計された装置及び特別仕様されたプロセスを示す
ことによシ、この出願人の前の出願とは異なるものであ
ることの強調である。
上記諸特質によシ特徴づけられた半導体合金を高体積ベ
ースで連続的に製造するために最も東綱的な方法は前駆
体ガス反応物を強力すなわち高いエネルギー状態のガス
流束により反応物を励起させるために装置の活性化領域
中へ導入することであるということがわかった。堆積装
置の他に必要な構成部分と同じように前駆体ガス反応物
を活性化させる強力なガス、基材に対する活性化機構の
作動的な配置及び反応物の供給源を用いると、予めなさ
れた研究を商業生産に特定して応用させる本発明の特色
を示すこととなる。
このような大面積のものの大量生産装置は(1)汚れの
導入を避けるために、(2)前駆体ガス反応物、状態低
減材料エレメント、補償エレメント及び活性化された形
のF−プガスを個別的に導入し、そして(3)活性化さ
れた反応物、エレメント及びガスをフリーラジカル若し
くは他の励起状態寿命がテトに個別的に移動させるため
に多いに注意が払われなければならないという点で単に
「スケールアップ」操作以上のものを伴っていることは
評価されなけれとならない。
本発明のこれら及び他の利点は以下の図面の簡単な説明
、発明の詳細な説明及び前の特許請求の範囲により明ら
かにされるであろう。
ここで示されているのは中でもテトラヘドラルに配位し
圧迫されていない結合を示す、低い欠陥状態密度をもつ
半導体合金材料の薄膜堆積のための装置である。該装置
は、堆積領域及びスペースを置かれるも互いに作動的に
連絡し合うように近移動させるように構成された機構と
、真空化及び堆積室のだめの手段とを有する。該装置は
さらに半導体前駆体材料の供給源、少くとも1つの状態
密度低減エレメント、個別的に半導体前駆体材料及び状
態密度低減エレメントを各活性化領域において個別的な
強力ガス流束を供給することによシ励起させるための手
段と、前駆体材料及び状態低減エレメントを個々の活性
化領域及び前駆体材料を活性化領域において活性的にさ
せるための装置内へ導入するだめの手段とを含むもので
ある。最後に該装置は活性化された半導体前駆体材料及
び状態低減エレメントを活性種の寿命内に堆積領域本発
明の1つの実施例においては、半導体前駆体材料及び状
態密度低減エレメントを個別的に励起着せるための手段
は、堆積室の活性化領域へ強力なガス流束を供給する(
フリーラジカル発生器としても用いられてよい)イオン
銃である。強力なガス流束はイオン化された流束てあっ
てもよく、中性束すなわちフリーラジカル束は半導体前
駆体材料及び状態低減材料に該材料及びエレメントを活
性化させるために射突するように構成され、方向性をも
って送られる。
ま九好適な具体例にては半導体前駆体材料及び状態密度
低減エレメントを励起させるための手段線、各々が強力
なガス流束を供給するように構成された複数のイオン銃
を有してもよい。個々の活性化領域は半導体前駆体材料
、状態低減エレメント、ドープガス及び補償ガスの個々
の混合物の受容及び活性化のためのイオン銃に関与して
いる。
この方法においては強力なガスの特定種は複数の活性化
領域の個々の領域にて発生されてもよく、それにひき続
くものはこれら強力な種を経路上を動いていく基材網の
上へ堆積させ、結合させるための活性化領域中へ送るこ
とのみである。
ここでまた示される方法は半導体合金材料の薄膜を堆積
させる・を勿である。
(以下余白) 次に本発明の実施例を図面に基づいて説明する。
光起電力セルについて 図面特に第1図には、各々が半導体合金を含む連続的p
in層の複数個によって形成された光起電力セルが全体
として参照符号10で示されている。
このセル10は本発明の原理を利用して作製され得るタ
イプの電子装置の典型的なものの一つであり1本発明の
改良された堆積システム及び方法の機能乃至作用及び効
果乃至利点をよりよく理解するため−にはセル10につ
いて詳細に説明しなければなる1い。
よル特定的には、第1図は1個々のpln形セル12a
、12b、12cからなる太陽電池の如きpin形光起
電力装置10を示している。最下位のセル12aの下に
は、(1)セル10の残りの層を支持しており(2)セ
ルの底部電極として機能する基盤基体乃至基材11があ
る。基盤11は、金属等の導電性材料で形成されていて
も1等電性層が上に堆積された゛枦負又はプラスチック
等の電気絶縁性材料で形成されていてもよい。
ある種の用途のためには、本発明に従って半導体材料を
堆積する前に薄い酸化物層及び/又は一連の乃至直列の
基部接触及び/又は反射層を基盤上に堆積させる必要が
あるかもしれないけれども。
「(基体、基材又は)基盤」という用語は導電性支持部
材のみならず、予備乃至前処理によって該部材に付加さ
れるいかなる要素をも含むものとする。
セル12a、12b、12cの各々は、少なくともシリ
コン又はゲルマニウム合金を含むアモルファス半導体合
金で作製されている。半導体本体の各々は、n形伝導性
半導体層2oa、zob、20c、真性半導体層18a
+18b、18c、及びp形伝導性半導体層16a、1
6b、16cを含む。図示の如く、セル12bは中間の
セルでオ夛、第1図に示されているように1本発明によ
れば、図示のセルに更に中間セルを付加積層してもよい
半導体層の堆積の後、更に別の環境中で又は連続的プロ
セスの一部として、更なる堆積プロセスを行なうように
してもよい。この段階では、この明細書中で頂部又は上
部電極としても言及されているTCO(透明導電性酸化
物)層22、好ましい一具体例ではインジレム・スズ酸
化物で形成されているものが、半導体材料の頂部に堆積
される。
セルlOが十分広い面積のものである場合又はTCO層
22の導電率が不十分である場合には。
装置乃至デバイスにグリッド状電極をとりつけてもよい
。グリッド24はTCO層を通るキャリアのパスを短か
くして、収集効率を増大させる。
第1図に図示したセルはpinセルを積層したものであ
るが1本発明は、単一のpinセル、積層されたもしく
は単一のnipミルセルnnシルシットキ・バリア・セ
ルの如き他のセル装置又は他の薄膜半導体装tv作製す
るために用いられ得る。
本発明の有利な点に関する前の説明及び積層された光起
電力セルの本来の特性から明らかなとおり、狭バンドギ
ヤツプ材料(ゲルマニウム、スズ。
又は鉛合金)が、第1図に図示されたセルの如き三層タ
ンデム太陽電池10において最も好ましく利用される。
太陽電池lOのうちの頂部セル12cは、米国特許菓4
.217.374号及び第4.226,898号に記載
されている如く、1.7〜1.9eVのバンドギャップ
を有する例えにアモルファスシリコン合金のような半導
体合金材料で通常形成されている。
第二番目の又は中間のセル12bは1通常、米国特許第
4,342,044号に記載されている如< 1.4〜
1.7eVのバンドギャップを有する例えばアモルファ
ス・シリコン・ゲルマニウム合金のような半導体合金材
料で形成されている。最下位のセル12aは0.8〜1
.36V(好ましくは1.1eV)のバンドギャップを
有する例えばアモルファスゲルマニウム合金の如き半導
体合金材料で形成されている。
堆積せしめられる半導体合金材料の望ましい特性の一つ
は四配位であることであり、この配位はこの明細書に記
載の方法及び装置によって確実に達成されなければなら
ない。この目的のために、バンドギャップ中の状態密度
を増大させることな(太陽電池10の半導体合金層のバ
ンドギャップを変化乃至調整するために多数の可能性の
ある合金材料が利用され得る。ドープされているかいな
いかにかかわらず1合金材料は、シリコン及び/又はゲ
ルマニウム及び/又はスズ及び/又は鉛の組合を含む。
従来の好ましい薄膜ゲルマニウム・シリコン合金は、最
適なタンデム型光起電力装置を作製するためにはあまり
に多(の欠陥状態をバンドギャップ中に有している故に
、半導体合金材料の元素としてのゲルマニウムの添加は
、本発明の方法によって高められる。従来のものとは対
照的に1本発明の原理に従って形成されたタンデム型太
陽電池10は30チよりも大きい効率を有する光起電力
セルを提供し得る。
この明細書で具体化されている原理に従って、二価の配
位よりも四配位結合を高める他の元素が、主たる材料及
び/又は状態密度低減元素に対して痕跡程度添加されて
もよい。(他の可能性のおる有利な性質を制限すること
な()この明細書において「四配位結合増進体」と規定
されるこの元素は、四配位構造を増加させるのみならず
、(1)化学的補償体として働(こと、及び(2)四配
位性を強制すべ(すき間をうめることができる。これは
、(1)半導体合金の母材(host matrix 
)中に導入される原子の大きさ、(2)半導体合金の母
材中に導入される原子の電荷、及び(3)すべての四つ
の結合位置をみたすこと(例えば、二価の原子はゲルマ
ニウムの二価につく)によって達成される。
堆積装置について 第2図は、全体として符号30で示され、本発明の原理
に従って構成されており、特に内部応力のない乃至少な
い(5treso −free )、欠陥状態密度の低
い四配位結合半導体合金材料の薄膜層を細長い帯状の基
体材料36の堆積表面上に連続的に堆積させるように構
成された堆積装置の概略を示している。この堆積装#3
0岐、細長い帯状の基体材料36がまわシに巻回されて
いる基体送給心棒を収容するように構成された基体供給
室32を有している。堆積室は供給室32を出た後、帯
状基体材料36に実質的に水平な移動径路を採らしめる
ように方向づけるためのアイドラ・ローラ40を有する
転向室38を含んでいる。帯状材36の移動径路は実質
的に水平であると記載しているけれども、この移動径路
は、実際には、基材が装置30の堆積室を通って移動す
る際少し下落乃至たるみを生ずるように、懸垂線状にな
っている。
図示していないけれども、転向室38又は他の上流の室
は、帯状基体材料36が下流の堆積室に入る前に基体材
料36の少なくとも堆積表面をクリーニングするためプ
ラズマ・クリーニング・ステーションの如き基体クリー
ニング設備を含んでいてもよい。
堆$X装置30は、図示の如く少なくとも三つの堆積室
42,44.46を含んでいる。三つの室42.44.
46のうちの各堆積室は、その中を通過する帯状基体材
料36上に半導体合金材料層を連続的に堆積させるよう
に構成されている。第2図は堆積装置の単なる概略図で
あって、光起電力セルの作製のため半導体合金材料を連
続的に堆積するための一つの可能性のある見体例を模式
的に例示しているにすぎないことに注意されたho例え
ば、第2図は% (第3の堆積室46の後の破断線から
も明らかなとおシ、)堆積装置3oの堆積置のうち最初
の三つ組のみを示している。堆積装置で作製される電子
装置乃至半導体装置の構成に応じて、特定の個数の堆積
室を有するように堆積装置を特別にあつらえることがで
きることは明らかである。しかし乍ら、図示の便宜及び
簡明さのために、光起電力セルの作製に用いられる半導
体材料の三層を堆積するように構成された三つの堆積室
のみを示したが、この開示は実施を可能ならしめるに十
分であろう。例示的数の室は、また、他の電子的、半導
体の、又は光応答性の装置の作成のために半導体材料層
を何層でも所定の層だけ堆積させるに都合がよいように
変更され得るという教示を与えている。
第一の堆積室42は、(第1図に関連して図示し説明し
たセル10と同様な) Pin形光起電力セルの作製の
一段階として、p形アモルファスシリコン合金半導体材
料層を堆積するように構成されている。堆積室42は、
別々の機器乃至手段であることを象徴的に示すように離
間して示された複数の導管48を有している。これらの
導管の各々は、前駆体プロセスガス、状態密度低減元素
、ドープ物質を含むガス、又は補償ガスを個別に活性化
し、プロセスガス、状態低減元素、r−プ物質のガス及
び補償ガスの活性化された気体状の種を、堆積室42の
うち帯状基体材料36の近くに位置する堆積領域50に
別々に導入するように構成されている。はぼ暗示した如
く、活性化及び導入機器手段48は、(プロセスガス、
状態密度低減要素(元素)% ドープ物質のがグ、又は
補償ガスからなる)気体状反応体が内部を流れる導管の
形で図式的に示されているけれども、これは単に図示の
便宜のための表示乃至表現にすぎない。
プロセスガス、状態低減元素、ドープ物質のガス、及び
補償ガスを活性化するための機器(手段)及び方法につ
いてのよシ詳細な説明は、第3図及び第4図の詳細な説
明につづいて行なう。図示の具体例において第一の堆積
室42はp形アモルファスシリコン合金材料の層を堆積
するように構成されている。このp形アモルファスシリ
コン合金材料は、シラン、ジシラン、四フッ化シリコン
、クロロシラン等のシリコンをベースとするプロセスガ
スから選択された主たる半導体材料用のものに、少量の
ジボラン等の一つ以上のp形ドープ物質ガスが合金用に
加えられてなるが莢に、(1)シリコン合金のバンドギ
ャップを調節すること、(2)シリコン合金の状態密度
を低減させること、又は(3)シリコン合金の化学的、
光学的、機械的及び/もしくは電気的特性を修飾乃至変
更することのために必要ないかなる付加的な状態密度低
減又はバンドギャップ調節元素が加えられてもよい。前
記の各物質乃至ガスの各々は、活性化及び導入手段(機
器)K個別に導入される。この発明に従って開示されて
いる方法及び装置は各種の気体状反応体の使用に適用可
能であシ、例えばゲルマニウムの如き狭バンドギヤツプ
半導体合金材料にも使用される。
第2図の堆積装置30の説明を続けると、使用済の気体
状反応体は、図示していない真空ポンプに動作的に接続
されている排気管52によって堆積室42から排気され
る。堆積室42からの気体の排気(量)に対する活性化
されたプロセスガス、ドープ物質ガス、補償ガス、及び
状態密度低減要素の室42への導入(量)の制御は、室
42の堆積領域50でのある減圧が保たれるように行な
われる。堆積室421−1.更に、帯状基体材料36が
堆積領域50を通過する際帯状基体材料36を予め選択
した堆積温度に保つための基体ヒータ54を有している
。好ましい具体例では、帯状の基体材料36は磁気的に
吸引され得る材料から形成されて馳る故、堆積領域50
に滑らかな堆積表面に与えるために、張力を保つべく一
つ以上の磁石56を動作的に配置することが望ましい。
p形堆装置42の下流には、予め堆積されたp形半導体
材料の層の上に真性のアモルファスシリコン合金半導体
材料の層を堆積させるように構成されている真性堆積室
44がある。真性堆積室44内に導入される気体状反応
体がp形堆装置の場合と異なること及び真性堆積室44
内の堆積領域50はかなり拡大されていることという主
な例外があるけれども、真性堆積室44はほぼp形堆装
置42と同様である。堆積領域50として追加の長さが
必要なのは、真性半導体材料の厚さはp形半導体材料よ
シもかなシ大きくされるためである。真性室44の活性
化及び送給機器乃至手段48は、p形室の手段と同様に
、活性化された真性プロセスガス、ドープ物質ガス、補
償ガス、状態密度低減要素を真性室50の堆積領域50
に与えるように構成されている。真性前駆体反応体ガス
は、p形ドープ物質のガスが完全にはなくされないとし
ても、p形ドーゾ物質のガスの量がかなシ減少せしめら
れる点を除き、p形ドープの半導体合金材料の層の堆積
に利用された前駆体ガスとほぼ同様でよい。真性堆積室
44もまた、排気導管52、基体ヒータ54、及び一つ
以上の磁石56を有している。この導管、ヒータ、及び
磁石は、P形堆装置に関して上述したのと同様に動作す
るよりに構成され配置されている。
真性堆積室44のすぐ下流では、帯状基体材料36はn
形堆装置46を通過する。このn形堆装置46は、帯状
の基体材料36上にn形アモルファスシリコン合金材料
を堆積するように構成されている点を除き前述の上流側
の堆積室とほぼ同様である。
ここでも、前駆体プロセスガス、ドープ物質ガス、補償
ガス及び状態密度低減要素屏が機器乃至手段48によっ
て活性化され活性化されたn形プロセスガス、ドープ物
質ガス、補償ガス、及び状態密度低減元素が堆積室乃至
領域46の堆積領域5゜に与えられるように送給される
。n形前駆体ゾロセスガス混合物は、該ガス混合物がリ
ン又はヒ素の如きn形ドープ物質材料をも含む点を除き
、真性前駆体プロセスガス混合物と同様である。先行の
室と同様に、n形堆装置46は排気導管52、基体ヒー
タ54、及び一つ以上の磁石56を有している。この導
管、ヒータ、及び磁石は、上流の堆積室に関して説明し
たのと同様に動作するように構成され配置されている。
基体供給室32、基体転向室38、及び少なくとも一組
の王室からなり順に配置された堆積室42゜44、 4
6は、各々気体ゲート58によって動作的に相互接続さ
れている。帯状基体材料36が動(ように構成されてい
るけれども、隣接し動作的に相互接続された堆積室の各
々の雰囲気の汚染を実質的に防ぐように構成されている
のはガスゲート58の各々の中に形成された通路による
図示し説明したように、堆積装置3oの三つで一組の堆
積室は、該室を連続的に通過する帯状基体材料上に半導
体材料のptn形層を順に堆積するように特に構成され
ている。一つ以上の付加的堆積室を含ませることによ)
、又は三つ一組の堆積室を追加することによシ、第1図
に示したセルと同様のデュアルのタンデム形光起電力セ
ルの如き他の構成の装置が、応力の(少)ない結合、低
い欠陥状態密度及び四配位結合によって特徴づけられる
状態で、連続的で低コストのロール・ツー・ロール プ
ロセスによって作製されるかもしれない。更に、堆積室
に導入されるプロセスガス前駆体混合物、状態低減元素
、ドープ物質ガス及び補償ガスを変えることによって、
例えば、実質的にアモルファスのゲルマニウム合金属、
虜質的にアモルファスのゲルマニウム・シリコン合金属
カドミウムのテルル化物層I等の如き組成的に異なる半
導体合金材料層が、活性化、堆積及び帯状基板材料36
の堆積上面上での組合によって、堆積室ですぐに形成さ
れるかもしれない。
第3図には、装置300代表的堆積室41の動作要素が
一部断面にした拡大斜視図で示されている。
との要素は、第2図の装置3oに関連して図示し説明し
た要素と機能及び構造において類似している。より詳細
には、第3図は、前駆体プロセスガスと状態密度低減元
素とドーゾ用ガスと補償ガスとを活性化して送給する機
器乃至手段48の本発明に従う好ましい一具体例が示さ
れている。通常の条件において、前駆体′プロセスガス
、状態低減ガス、ドープ物質ガス及び補償ガスの活性化
は、この具体例では、窒素の如き中性ガスのイオンを前
記ガスにぶつけることによって達成される。従って、好
ましい具体例においては活性化手段は、こを通って流れ
る前駆体プロセスガス、状態低減要素又はドープ物質ガ
ス又は補償ガスのいずれかにエネルギ的に(エネルギを
与えるように)IN突して、それを励起する。
前駆体プロセスガス、状態密度低減元素(掌素)、ドー
プ物質ガス又は補償ガスのイオン活性化は符号60で示
されておシ、堆積室41の真上に動作的に位置せしめら
れてお)、小さい通路62を介して堆積室に動作的に乃
至連通せしめられている離散的な活性化室において達成
される。高められたエネルギ状態の前駆体ガス、高めら
れたエネルギの状態低減元素、高めエネルギ状態のドー
プ物質ガス、高められたエネルギ状態の補償ガスが、帯
状基体材料36の堆積表面上の堆積及び反応のために堆
積室41に個別に導入されるのはこの離散的な通路62
を介してである。
堆積装置30の堆積室41の上部壁59cの下、で且つ
内側を通って、薄膜状半導体合金材料が堆積される帯状
基体材料36が連続的に移動せしめられる。帯状基体3
6をあたためるための加熱要素54&を複数個有する前
述の基体ヒータ装置54及び堆積されなかった気体を除
去するための前述の排気導管52は帯状基体材料36の
下に動作に適するように配置されている。好ましい具体
例においては、堆積室41の上部壁59の大部分の上に
は、本発明の複数の活性化及び送給手段48が動作に適
するように配置されている。堆積室の上部壁59と帯状
基体材料36との間には帯36上に堆積される気体が反
応し励起状態でいることを確実にする丸めの紫外光源の
如きエネルギ放射源が一つ又は離間して複数個動作に適
するように配置されている。
紫外光の如き放射エネルギの使用は、本発明のプロセス
においていくつかの利点を与えている。
帯状基体′36の堆積表面を照射することによって、該
表面上に堆積されたガスが更なる反応を行ない易い励起
状態に保たれるようにしてもよい。このようにして、寿
命の短かい活性種が薄膜材料の堆積のために実際的に利
用されてもよい。加えて、放射乃至輻射エネルギを利用
することによって、特定の所望の堆積種が高精度に堆積
環境を制御すべく選択的に活性化されてもよい。光化学
技術の当業者にはよ(知られているように、特定の分子
又は原子種を励起してその場にある核種を活性化するべ
く特定の波長の光が利用されてもよい。適当な波長の光
が利用されるように選択することによって、堆積環境が
正確に制御されてもよい。
前述の如く、離散的な、プロセスガス、状態密度低減要
素乃至元素、ドープ物質ガス、及び補償ガスの活性化及
び送給手段48の各々は、その中を特定的に流れるよう
に構成された前駆体プロセスガス、状態密度低減元素、
ドープ物質ガス及び補償ガスの夫々の離散的流れに衝突
し、励起する高エネルギ状態の不活性ガス流束を初期化
するように構成されている。
この目的のためK、活性化機器48の各々は区画室60
内に収容されている。この区画室60は。
該室60の内部を外部環境から電気的に分離するために
二重壁構造になっている。従って1区画室60は、第一
に導電性囲境62を含む。この導電性固化62のまわり
には、該四棒」2の全外側表面をおおうよ5に電気絶縁
性層64が配設されている。不活性な活性化する。イオ
ン化されたガスを固化62の内部に送るために、囲吃6
2の内部の一末端と動作的に連通して、少なくとも一つ
好ましくは複数の活性化ガス入口導管66が設けられて
いる。活性化ガス入口導管62の下流側には、囲÷62
の内部の横断面域全体な占めるように、例えば孔あき金
属又は金属のメツシュ等の如き気体、透過性材料で形成
された複数の長方形状の電極68,70.72が配設さ
れている。活性化ガス入口導管66及び長方形状電極板
68,70゜72の下流側には、少な(とも一つの前駆
体プロセスガス、又は状態密度低減要素、又はドープ物
質ガス又は補償ガス人ロア4が、プロセスガス。
又は状態低域要素、又はドープ物質ガス、又は補償ガス
を活性化手段48の活性化領域76に導入すべく動作的
に配置されている、ここで、「プロセスガス」という用
語は、単一の半導体プロセスガスのみならず、本発明の
原理に従って半導体合金材料の高品質の特別あつらえて
薄膜として順に堆積せしめられるように構成された前駆
体半導体プロセスガスなも含むものと意図され、規定さ
れている。前駆体プロセスガスは主たる半導体膜形成用
ガスのみを含むことに注意されたい。なぜならば、状態
密度低減要素(元素)、ドープ物質ガス、堆積容易化試
薬、バンドギャップ修飾乃至変更ガス(補償ガス)の如
き補助的なガス及びキャリアガスは個別に高いエネルギ
状態にされて堆積領域50に導入されるのが望ましいか
らである。
活性化手段乃至機構4Bの最下流端部では、堆積室41
の堆積領域5oと動作的に連通ずるように活性化手段4
8の活性化領域76を位置させるために、狭い通路62
を形成するように二重壁の区画室60が曲げられている
。プロセスガス及び状態密度低減要素、ドープ物質ガス
及び補充ガスの活性種が励起された状態のま\帯状基体
材料の堆積表面で結合され得るように、活性化領域76
は堆積領域50と近接していなければならない、動作時
には、典型的にはヘリウム、ネオン、アルゴン、キセノ
ンの如き不活性ガス、窒素、又はこれらの混合ガスから
なる活性化ガスが、複数の活性化ガス入口導管66を介
して活性化機構48中に導入される。電極板68,70
.72は電圧源(図示せず)から給電されている。より
詳しくは、第一の電極板68は第二の電極板7oに対し
て好ましくは正電位に給電されている。不活性の活性化
ガスが導入され、第−及び第二電極68゜70間に形成
された電房のために第−及び第二電極68.70間の領
域でイオン化されるように透過性電極68を通って流れ
る。不活性ガスのイオン、典型的には正に帯電したイオ
ンは負に帯電された第二電極70の方に引っばられ電極
70の中の孔を通過し、高いエネルギにされた活性化用
不活性ガスのイオン化された流れ乃至束を形成する。
第3図に示された具体例では、ここで加速電極板として
言及する第三の電極板72がイオン化された活性化ガス
束に更にエネルギを与えるように設けられている。この
加速電極板72は、第二電極板70の孔を通過したイオ
ンされている活性化ガスを引きつけるように第二電極板
70の電位に対して負の電位に給電されている。更に高
エネルギにされたイオン化された活性化ガスの一部は、
各活性化手段48の各活性化領域76中に高エネルギ状
態のイオン化された活性化用の不活性ガスを導入するよ
うに、加速電極板72の孔を通って流れる。
より詳しくは、前駆体ガス供給源74からの前駆体プロ
セスガス、状態低減要素供給源75からの少な(ともニ
ー奈の状態密度低減要素、ドープ物質ガス供給源77か
らのドープ物質ガス、又は補償ガス源79からの補償ガ
スが夫々プロセスガス入口導管74a、状態低減要素入
口導管75a、ドープ物質ガス入口導管77a、又は補
償ガス入口導管79aから活性化領域76に導入される
活性化領域76において、前駆体プロセスガス。
状態低減元素、ドープ物質ガス、又は補償ガスに不活性
ガスの商工ふルギ流束がいったん衝突すると、プロセス
ガス、状態低減要素、ドープ物質ガス又は補償ガスの原
子乃至分子が高いエネルギ状態に励起される。夫々の高
エネルギにされたガスる。プロセスガス、状態低減要素
、ドープ物質カス、及び補償ガスが、堆積室60を通過
している帯状基体材料36上に実愉的に応力が少な(、
四配位結合しており、欠陥状態密度の低い半導体合金材
料の薄膜を形成するように個別に堆積され結合されるの
は堆積室50内においてである。
以上では、本発明の動作は、前駆体プロセスガス、状態
低減元素、ドープ物質ガス又は補償ガスの夫々を個別に
活性化するためにイオン化された不活性ガスの(比較的
)高エネルギ・ビームが採用されている場合について説
明されたが1本発明はこの例に限定されない。ある場合
には、夫々の前駆体ガスを活性化するために中性の高エ
ネルギ状態の乃至励起状態のガス流束を採用するのが望
ましいか・もしれない6そのような場合、前記の高エネ
ルギ状態のイオン化された活性化ガス流束の通路に活性
化用の不活性ガスの原子又は分子の電荷を中性化するた
めのフィラメントが含まれるかもしれない。このような
中性化技術は真空適寸の技術分野の当業者には周知であ
る故詳しい説明は不要であろう。更に、前述の活性化手
段の構造は。
本発明の精神を維持したま\、変更され得る。たy一つ
の要諺は、前記活性化手段は、高エネルギの活性化用の
不活性ガス流束を活性化領域16に導入し得ることであ
る。例えば、カウフマン・イオン銃の如き他のイオン源
を、本発明の精神乃至範囲からズレることな(採用し得
る。同様に活性化用の不活性ガスは、活性化機構乃至手
段48内で前記活性化(用)ガスを帯電させるように構
成されており、外側に配置された誘導コイルによってつ
くられてもよい。ある場合には、活性化ガスが、前駆体
プロセスガス、状態低減元素、ドープ物質ガス、又は補
償ガスの夫々と高いエネルギに励起可能に接触するにつ
いや丁時間を延ばすべくイオン化された活性化ガスの高
エネルギ流束をとじ込め、集束させ、又は曲げるように
一つ以上の磁石を含むことが望ましい6 第4図は、第2図及び第3図に図示した装置の堆積室の
詳細を更に図示した拡大図である。第4図の装置は、堆
積室41を通過する帯状の基体材料36上に応力の(少
)ない、四配位結合なした。
欠陥状態密度の低い半導体合金材料の薄膜を連続的に堆
積させるように特に構成された単一の堆積室41を示し
ている。堆積室4!は、第3図に関連して図示し前に説
明したものとH’x同様であり。
堆積されな力・つたガスを除去するための排気導管52
と、基体なあた\めたための複数の加熱要素54aから
なる基体ヒータ54と、プロセスガス、状態低減元素、
ドープ物質ガス、補償ガスの高いエネルギ状態に励起さ
れた種が、活性化された状態のま\、帯状基体の堆積表
面に堆積せしめられ。
結合され得るように帯状基体材料36に十分圧近接し【
位置する堆積領域とな有している。もちろん、空間的に
離間した紫外光源は、繭記種が励起状態のま\堆積及び
結合が行なわれることを確実ならしめる。
第4図に図示された本発明の具体例は、活性化されたプ
ロセスガス、状態低減元素、ドープ物質ガス、補償ガス
が60a〜60gの如く、隣接しているけれども、離散
的な複数のガス活性化装置から夫々図示の如く個々側々
に室41の堆積領域50に導入される怠籟′第3図に図
示したものと異なっている。ここで各活性化装置は、第
3図に関連して前に説明した活性化装置6oと機能及び
構造の点ではソ同様である。この目的のために、各活性
化装置60a〜60gは、活性化用不活性ガスを導入す
るための少な(とも一つの活性化ガス入口導管66a 
〜F+6dと、符号68a〜68d、70a〜70d、
72a−72dで示す如(、活性化用不活性ガスを高エ
ネルギにするための活性化電極板と、活性化装置6Qg
(60a)の活性化領域76aに前駆体ガスを導入する
ための前駆体プロセスガス入ロア4と、活性化装置60
bの活性化領域76bに状態低減元素を導入するための
状態密度低減元素入口(図示せず)と、活性化装置60
cの活性化領域76cにドープ物質ガスを導入するため
のドープ物質ガス入口(図示せず)と、活性化装置60
(lの活性化領域76dに補償ガスを導入するだめの補
償ガス入口(図示せず)とを含む。
符号60a〜60gの如き複数の活性化装置の使用は、
堆積プロセス全体をより確実に制御することを可能にす
る。なぜならば、各々の離散的な活性化装置が、夫々に
導入される前駆体プロセスガス、状態低減元素、又はド
ープ物質ガス、又は補償ガスのうちの特定の種を活性化
するように特に最適化され得るからである。注意して適
当な前駆体プロセスガス、又は状態低減元素、又はドー
プ物質ガス、又は補償ガスを選択することによって、適
当な活性化用不活性ガス、電極板68゜70.72に付
与される電荷の大きさ及び極性、特に特定の雷が、競合
する汚染種から妨害されることな(特定的に個別に高い
エネルギ状態にされ得、その結果帯状基体材料36の堆
積表面上に生ずる半導体合金を形成すべく結合する特定
の種の結合な生じさせる。これは、前述の如く、活性化
装置のうちの一つ1例えば装置60aを、シランの如き
主たる前駆体プロセス・ガスの高エネルギ状態への励起
に最適化ならしめ、第二の活性化装置1例えば装置60
bを、四フッ化シリコンの如き状態低減要素乃至元素の
高エネルギ状態への励起に最適化ならしめ、装置60c
の如き活性化装置をジボランもしくはホスフィンの如き
ドープ物質ガスの高エネルギ状態への励起に最適化なら
しめ、−組の装置のうち装置60dの如き第四の活性化
装置炭素又はゲルマニウムの如き補償ガスの高エネルギ
状態への励起に最適化ならしめることによって達成され
る。次に、帯状の基体材料36を、装置60aの通路f
)2aに隣接した堆積室41の堆積領域を通って動かす
ことによって、Si:Hの如き高いエネルギに励起され
た前駆体ガスの薄膜が帯状基体36の長さdにわたって
堆積せしめられる、帯36が装置60bの通路62bに
隣接して形成された堆積室4工の堆積領域50bを通っ
て動く際、フッ素の如き高いエネルギに励起された状態
密度低減元素の薄膜がすでに堆積されておりまだ活性化
されているシリコン及び水素材料のバルク上に堆積され
、該バルク全体と反応する。。帯36が堆積室417通
って連続的に移動すると、Si:H:F材料は装置60
cの通路62cに隣接して形成された堆積領域50cに
入り、ホウ素の如き高エネルギ状態に励起されたドープ
物質ガスがすでに堆積されまだ活性化されているsi:
a:F材料のバルク上に堆積されバルク全体と反応する
。帯36が堆積室41な通って連続的に移動せしめられ
ると、si二H:F:B材料は装置60(10通路62
dに隣接して形成された堆積領域50dに入り、ゲルマ
ニウムの如き補償ガスが。
すでに堆積されているがまだ活性化されているIH:H
:F:B材料のバルク上に堆積せしめられ。
バルク全体と反応する。このようにして1実質的に応力
がなく、四配位結合しており、欠陥状態密度の低い半導
体合金が帯状の基体材料36上に堆積せしめられる。複
数組(各組は、好ましくは四つの離散的な活性化装置6
0a〜60dtjf含む)の活性化装置が、帯状基体材
料36上に半導体合金材料の比較的厚い層な堆積させる
ために採用されてもよい。例えば、もし状態低減元素、
ドープ物質元素、及び補償元素が半導体材料中t5oo
X拡散するのみであり得、且つ半導体材料層が3000
又の厚さでなければならないとすると、高品質の半導体
合金材料製のaoooXの厚さの層を堆積させるために
は堆積領域50に動作的に連通している少な(とも6組
の活性化装置な設けなければならないであろう。従って
、第4図は1例えば500Xよりも厚さの大きい半導体
合金材料層を堆積させるために部分的な第二組の活性化
装置6Qe〜60gを例示している。
加えて、堆積させにくい半導体合金でも、前述のプロセ
スによって容易に乃至すみやかに作製されることもある
ことに注意されたい。例えば、多くの以前の堆積システ
ムでは、ゲルマンとシランとの混合物が活性化せしめら
れる場合、ゲルマニウムがシリコンよりも高速で堆積さ
れる傾向があった。従って、前駆体ゲルマニウム−シリ
コンtプロセスガス流は、すぐにゲルマニウム量が少な
(又は足りな(なり、最後に堆積される膜の組成の制御
が困難なる。しかし乍ら、もし前駆体ガスのうち前記の
二つの主たる成分が離散的に分離された活性化装置で活
性化され、その後にのみ離散的な堆積領域に運ばれるな
らば、最後に堆積される合金の組成乃至構造の制御が容
易に行なわれ得る。尚、堆積領域50a〜l5Odが「
離散的」であるとして説明したけれども、隣接領域があ
る程11[tfl/合っていてもよい。しかし乍ら、「
離散的」という用語は適用可能である。なぜならば、堆
積領域の各々が主として特定の高エネルギ状態に励起さ
れた種の堆積に専用的に用いられているからである。
多数の活性化装置の使用は、またグレード付けされた及
び/又はプロフィール付けされた半導体材料層の作製を
も容易乃至可能圧する。例えば、帯状の基体材料36は
第4図に示される堆積装置41を通って移動する際、第
一シリーズの活性化装置60e〜60g(ドープ物質ガ
スが堆積せしλ められる必要がない場合には、三つの気体状反応体の入
の堆積に特定的に適合するような一組の活性化機器乃至
手段を例示すべく示され【いる三つの装置のみからなる
)が、第一の組成の半導体合金材料の薄膜を基体材料3
6上に堆積させるように採用されてもよい。一方、第二
組の活性化装置の次の層を堆積すべ(採用されてもよい
。このようにして、厚さ方向に(グレード付ゆされたバ
ンドギャップの半導体材料という)厚さ全体にわたって
べ4°ギヤツプがなめらかに変化している半導体合金材
料が作製され゛る。同様にして、特に、厚さ方向の全体
に亘ってドープ物質気体の濃度が変化することによって
特徴づけられる半導体合金材料(プロフィール付はドー
プされているという)の薄膜が作製されてもよい(この
使用のためには。
場合によっては、装置soe〜60gの組に第四の活性
化装置が付加されるだろう)。尚、活性化装置60a〜
60gの各々は、単一の特定の気体状反応体の専用にな
っているとして説明してきたが、別の例の場合、より高
速の堆積を行なうぺ(本発明の第4図の具体例の活性化
装置60a〜60gの各々において、同じ前駆体プロセ
スガス。
状態低減元素等を活性化するように、一種以上のの活性
化装置を用いることが望ましいかもしれな−〜。
活性化装置60が堆積領域5oから別個に形成されてい
ることのために、1−でに堆積されているか堆積中の材
料へのイオンの衝突、過熱等による悪影響が実質的に低
減され得る。更に、活性化装置の活性化領域が堆積室の
堆積領域から分割されている故に、二つの領域において
異なる圧力範囲に設定、維持することが可能になる。よ
り詳しくは。
活性化領域60は、前駆体プロセスガス、状態低減元素
、ドープ物質ガス、及び補償ガスの活性化を容易に行な
うべく、比較的高い圧力に保たれてもよいけれども堆積
領域50は堆積された又は堆積中の材料の汚染な防止す
べく実質的により低い圧力に保たれてもよい。
以上で説明した本発明の具体例の多(の変形が本発明の
精神又は範囲からズレることな(行なわれ得る。例えば
、ある場合にシエ、、実質的に共存する堆積及び活性化
領域を設けることによって、前駆体プロセスガス、又は
状態低減元素、又はドープ物質ガス、又は補償ガスを帯
状基体材料のきわめて近(で活性化するのが望ましいか
もしれない。
活性化装置60のこのような変形は、活性化用不活性ガ
スの高エネルギの流束な帯状基体材料36にはソ平行で
あるが帯状材料36から若干離間した面内で吹き出させ
ることによって容易に達成さこの場合、活性化用の不活
性ガスのイオンは帯状基体材料36の極めて近くで前駆
体プロセスガス、状態低減元素(要素)、ドープ物質ガ
ス又は補償ガスに衝突し、極めて反応性の種(励起状態
の寿命が短かい種)を堆積プロセスに利用し得るように
する。本発明の別の具体例では前駆体プロセスガス、状
態低減元素、ドープ物質ガス、又は補償ガスの一部それ
自体が活性化ガスとして利用される。
すなわち、前駆体ガス、状態低減元素、ドープ物質ガス
又は補償ガスの一部が高エネルギ状態にされ、夫々の気
体状の反応体の残シの部分に衝突し活性化するように付
勢される。本発明の更に別の具体例では、薄膜を堆積す
るために活性化された前駆体プロセスガス、状態低減元
素、ドープ物質ガス、又は補償ガスを利用する技術が、
他の堆積技術(例えば蒸悦1蒸着、ス・Rツタリング、
 CVD(化学蒸着)、グロー放電堆積等)と組み合わ
せて用いられる。このように堆積方法を組み合わせて用
いる場合には、活性化された前駆体プロセスガス、状態
低減元素、F−ゾ物質ガス又は補償ガスは、前記プロセ
スが生じる堆積領域に送られる。
本発明によれば、(11エネルギギヤツプ中の欠陥状態
密度が低り(1015/備3未満)、(2)局所的な秩
序度が厚く、(3)四配位結合をしておシ、且つ(4)
実質的に応力がなくひずみのない結合を有するアモルフ
ァス半導体合金材料の作製が可能になることは前述の説
明から明らかであろう。
高品質アモルファスシリコン合金を作製するために以前
に利用されていた従来のプラズマ堆積プロセスの助けを
かりないでこの明細書に記載された改良された半導体合
金を連続的に作製するために、特定的に設計乃至構成さ
れたUHV技術が開発された。低配位結合のためのシリ
コンの欠陥が、この明細書に記載された生産乃至作製技
術の使用によって実質的になくされる。この場合、特に
、シリコンは、狭バンドギヤツプ半導体材料と共に合金
材料として利用される。半導体合金が堆積している半導
体合金の特性の更なる制御を可能にするように堆積され
るが、本発明は、また、前駆体材料と補償元素とを層状
に組み入れることをも含む。
前記の説明は単に本発明の例示を目的とするものであっ
て、本発明の実施等にあたシこれに限定されない。本発
明の以上に開示した具体例の多くの変形乃至変更が可能
である。
本発明は請求の範囲に規定されているもののみならず均
等なものも含む。
【図面の簡単な説明】
f41図は、各層が半導体合金で形成されているpln
形光電池(光起電力セル)を複数個有するタンデム形光
起電力装置の一部の断面説明図、第2図は連続的に前進
せしめられている帯状基体材料上に半導体合金材料の薄
膜層を複数層連続的に堆積させるように構成されている
本発明の原理に従う連続堆積装置の模式図、第3図は本
発明の原理に従って前駆体である気体状反応体と状態低
減元素とを励起するだめの活性化装置の好ましい一具体
例を詳細に示しておシ、第2図の堆積装置の堆積室の一
部を拡大して破断して示した斜視説明図、第4図は半導
体材料の高品質の薄膜層を作製するための堆積領域に活
性種を導入すべく動作するように配置されてお夛、気体
状の反応体と状態低減元素とを励起するための第3図に
示した複数の離間した活性化装置の一部の断面を拡大し
て示した斜視図である。 36・・・基体材料、 41,42,44.46・・・
堆積室、48・・・活性化及び送給機構(手段)、50
・・・堆積領域、  52・・・排気導管、62・・・
通 路、 74・・・半導体前駆体材料供給源、74 
a 、 75a・・・入口導管、 75・・・状態低減
材料供給源、76・・・活性化領域。 手続補正書 昭和60年9月25日 特許庁長官  宇 賀 道 部 殿 1、事件の表示   昭和60年特許願第138836
号2、発明の名称   活性化プロセスガスの連続式堆
積装置及び方法 3、補正をする者 事件との関係  特許出願人 名 称   エナージー・コンバージョン・デバイセス
・インコーホレーテッド 4、代 理 人   東京都新宿区新宿1丁目1番14
号 山田どル8、補正の内容   明細書中、特許請求
の範囲を別紙のとおり補正する。 2、特許請求の範囲 (1)  高品質の半導体合金材料からなる薄膜を連続
的に堆積させるための装置であって、基材と、 堆積領域及び各々が堆積領域と動作的に連通するように
近接して位置している複数の活性化領域を含む堆積室と
、 堆積領域を貫通するように基材を動かすべく構成されて
いる手段と、 堆積室を真空にするための手段と、 半導体前駆体材料の供給源と、 体材料及び前記状態低減材料を励起するための手段と、 前記前駆体材料及び前記状態低減材料を勧化領域の中に
導入するための手段と、 活性化された前駆体材料及び状態低減材料をこの活性種
の寿命内に堆積領域に送給するための手段とを有してお
シ、 それによって低い欠陥状態密度、テトラヘドラル配位及
び実質的に応力のない結合を含む特定の要求された特性
によシ特徴づけられる半導体合金材料の薄膜が連続的に
基材上に堆積されるようにした装置。 (2)前記励起手段は各活性化領域中に高エネルギのガ
ス流束を供給するよりに構成されている特許請求の範囲
第1項記載の装置。 (3)イオン銃が高エネルギのガス流束を供給する特許
請求の範囲第2項記載の装置。 (4)電磁場が高エネルギのガス流束を供給すると共に
該流束を活性化領域に送給するように構成されている特
許請求の範囲第2項記載の装置。 (51磁界が高エネルギのガス流束を供給すると共に該
流束を活性化領域に送給するように構成されている特許
請求の範囲第2項記載の装置。 (6)各活性化領域において状態低減材料、半導体前駆
体材料の分子及び高エネルギのガスの原子間の衝突を促
進し、堆積領域における半導体前駆体材料及び状態低減
材料の分子の活性化寿命を増大させるように堆積領域が
活性化領域の圧力よシも低い圧力に維持されている特許
請求の範囲第2項記載の装置。 (力 更に、高エネルギのガス流束を供給する複数の括
セ佑手段を有しておシ、各唇棲化手段は夫夫に関連づけ
られた活性化領域を有しておシ、各活性化領域が該領域
での励起のために半導体前駆体材料、状態低減材料、ド
ープ材料及び補記送給手段が活性化された材料を複数の
活性化領域から堆積領域に送給するように構成されてい
る特許請求の範囲第2項記載の装置。 (8)堆積領域、活性化領域及び流束供給手段は基材上
に堆積されている半導体合金材料の薄膜上に衝突す為高
エネルギのガス原子の個数及び/又はエネルギを減少さ
せるべく動作的に位置している特許請求の範囲第2項記
載の装置。 (9)  更に、堆積室を貫通するように通っている帯
状基材によシ妨げられる輸送通路の大部分に沿って活性
化された材料を導入するためめ複数のであって、 前記活性化領域のうちの各活性化領域が夫々半導体前駆
体材料、状態密度低減材料、ドープ材料又は補償材料を
励起のために受けとるように構成されておシ、前記の励
起された前駆体材料、状態低減材料、ドープ材料及び補
償材料が基材上で結合されるべく堆積領域中に夫々個別
的に導入されるようにした特許請求の範囲第2項記載の
装置。 OC高品質の半導体合金材料の薄膜を連続的に堆積させ
る方法であって、該方法は、 堆積室を設けることと、 該室内を減圧状態に維持することと、 該室中に複数の活性化領域を設けることと、活性化領域
に近接して位置してbる少なくとも一つの堆積領域を前
記室中に設けることと、半導体合金材料が基材上に連続
的に堆積せしめられるように堆積領域において基材を動
かすように配置することと、 活性化領域のうちの一つの活性化領域中に半導体前駆体
材料を導入することと、 活性化領域のうちの別の−・つの活性化領域中に状態密
度低減材料を導入することと、各活性化領域において前
記半導体前駆体材料及び状態低減材料を励起することと
、 活性化された前記半導体前駆体材料及び前記状態低減材
料をこの活性種の寿命内に堆積領域に送給することとの
諸段階を有し、それによって低い欠陥状態密度、テトラ
ヘドラル配位及び実質的に応力のない結合を含む特定の
要求された特性によp特徴づけられる半導体材料の薄膜
が基材上に連続的に堆積される方法− 〇D  前記前駆体材料及び前記状態低減材料を励起す
るための高エネルギのガス流束を供給するようにイオン
銃が用いられる特許請求の範囲第10項記載の方法。 az  高エネルギのガス流束を送給するように電磁場
が用いられる特許請求の範囲第10項記載の方法。 (I31  高エネルギのガス流束を送給するように磁
界が用いられる特許請求の範囲第10項記載の方法。 a4  少くとも第三の活性化領域が設けられ、補償ガ
スがこの第三活性化領域中に導入される特許請求の範囲
第10項記載の方法。 α9 活性化領域における前記半導体前駆体材料、前記
状態低減材料の分子及び高エネルギのガスの原子間の衝
突を促進させ且つ堆積領域における活性種の活性化寿命
を増大させるように、前記堆積領域が活性化領域の圧力
よシも低い低圧力に維持される特許請求の範囲第10項
記載の性化領域中に高エネルギのガス流束を供給する躯
体半導体材料、状態密度低減材料、ドープ材料又は補償
材料から実質的になる群から選択された材料を導入する
ことと、 基材の堆積表面上で結合させるための堆積領域中に前記
の励起された前駆体材料、前記9励起された状態密度低
減材料、前記ドーゾ材料又は前記補償材料を個別的に導
入することと、の諸段階を更に含む特許請求の範囲第1
0項記載の方法。 (171基材と近接した堆積領域に放射エネルギ源を設
けることと、 前記堆積領域内の活性種のうちの一つの活性囲第10項
記載の方法。 側 高品質の半導体合金材料の薄膜を堆積させる方法で
あって、 堆積室を設けることと、 該室内を減圧状態に維持することと、 少くとも一つの活性化領域を設けることと、該活性化領
域に動作的に連通しておシ且つ該活性化領域に近接して
位置している少くとも一つの堆積領域を前記室内に設け
ることと、この堆積領域中に基材を配置することと、前
駆体半導体材料の供給源及び少くとも一つの前駆体状態
密度低減材料の供給源を少くとも含む多成分前駆体ガス
状混合物を供給することと、 前記活性化領域中に該混合物の少くとも一つと、 低い欠陥状態密度、テトラヘドラル配位及び実質的に応
力のない結合を含む特定の要求された特性によって4I
徴づけられる半導体合金材料の薄膜をつくるために、活
性化された予め選択されている種を基材の堆積表面上に
堆積、結合させるべくこの活性化された種の寿命内に前
記堆積領域中にこの活性種を送給することとの諸段階を
有する方法。 Ql  第二の前駆体状態密度低減材料の供給源を前特
許請求の範囲第48項記載の方法。 ■ 少くともさらに一つの追加的な活性化領域を設ける
ことと、 この追加的な活性化領域中に前記前駆体ガス状混合物の
少くとも一つの成分を導入することと、 追加的な予め選択された種を活性化すべく追加的な活性
化領域の導入された成分を励起することと、 前記の予め選択されている種及び前記の追加的な予め選
択されている種を基材上に結合、堆積させるべくこの活
性化された種の寿命内に前記堆積領域中にこの活性種を
個別的に送給することとの諸段階を更に含む特許請求の
範囲第19項記載の方法。

Claims (20)

    【特許請求の範囲】
  1. (1)高品質半導体合金材料からなる薄膜を連続的に堆
    積させるための装置であつて、 基材と、 堆積領域及び各々が堆積領域と作動的に連絡し合い近接
    的に配置されている複数の活性化領域を含む堆積室と、 堆積領域を通つて基材を動かすように構成されている手
    段と、 堆積室を真空にするための手段と、 半導体前駆体材料の供給源と、 状態密度低減材料の供給源と、 個々の活性化領域における半導体前駆体材料及び状態低
    減材料の励起手段と、 前駆体材料及び状態低減材料の励起のための各供給源か
    ら活性化領域の個々の中への半導体前駆体材料及び状態
    低減材料の導入手段と、 活性化された前駆体材料及び状態低減材料を活性種の寿
    命内に堆積領域に送る手段とを有しており、 それによつて低い欠陥状態密度及びテトラヘドラル配位
    及び実質的に応力のない結合を含む特別仕様された特性
    により特徴づけられた半導体合金材料の薄膜が連続的に
    基材上に堆積されるようにした装置。
  2. (2)前記励起手段が各活性化領域内へ強力なガス流束
    を供給するように構成されている特許請求の範囲第1項
    記載の装置。
  3. (3)イオン銃が強力なガス流束を供給する特許請求の
    範囲第2項記載の装置。
  4. (4)電磁場が強力なガス流束を供給し該流束を活性化
    領域に送るように構成されている特許請求の範囲第2項
    記載の装置。
  5. (5)磁界が強力なガス流束を供給し該流束を活性化領
    域に送るように構成されている特許請求の範囲第2項記
    載の装置。
  6. (6)各活性化領域において状態低減材料、半導体前駆
    動材料の分、及び強力なガスの原子間の衝突を促進し、
    堆積領域において半導体前駆体材料及び状態低減材料の
    分子の活性化寿命を増大させるように堆積領域が活性化
    領域の圧力よりも低い圧力に維持されている特許請求の
    範囲第2項記載の装置。
  7. (7)強力なガス流束を供給するさらに複数の手段を有
    しており、各手段は夫々に連関をもつた活性化領域を有
    し各活性化領域が該領域での励起のために半導体前駆体
    材料、状態低減材料、ドープ材料及び補償材料から実質
    的になる群から選択された材料を離散的に受けとるよう
    に構成されていて、前記送り手段が活性化された材料を
    複数の活性化領域から堆積領域に送るように構成されて
    いる特許請求の範囲第2項記載の装置。
  8. (8)堆積領域、活性化領域及び流束供給手段は基材上
    に堆積された半導体合金材料の薄膜上に衝突する強力な
    ガス原子の個数及び/又はエネルギーを減少させるよう
    に作動的に配置されている特許請求の範囲第2項記載の
    装置。
  9. (9)堆積室を通つて帯状基材により妨げられる輸送通
    路の大部分に沿つて活性化された材料を導入するための
    複数の近接的に配置された送り手段と、各活性化領域が
    個別的に半導体前駆体材料、状態密度低減材料、ドープ
    材料又は補償材料をその中で励起するため与えられるよ
    うに構成されていて、励起された該前駆体材料、状態低
    減材料、ドープ材料及び補償材料が基材上にて結合され
    るために堆積領域の中にそれぞれ個別的に導入されるよ
    うにした個別活性化領域への強力なガス流束の複数の個
    別供給手段とをさらに含む特許請求の範囲第2項記載の
    装置。
  10. (10)連続的に高品質半導体合金材料の薄膜を堆積さ
    せる方法で、該方法は、 堆積室を設けること、 該室内の低減化された圧力の維持と、 該室中に複数の活性化領域を設けること、 活性化領域に対して近接的に配置さ れた少くとも1つの堆積領域を前記室中に設けること、
    連続的に半導体合金材料を堆積領域においてその上に堆
    積させるための基材への移動的な堆積と、活性化領域の
    1つの中への半導体前駆体材料の導入と、 活性化領域の相異つた1つの中への状態密度低減材料の
    導入と、 各活性化領域における半導体前駆体材料及び状態低減材
    料の励起と、 活性化された半導体前駆体材料及び状態低減材料を活性
    種の寿命内に堆積領域に送ることとの諸段階を有し、そ
    れによつて低い欠陥状態密度、テトラヘドラル配位及び
    実質的に応力のない結合を含む特別仕様された特性によ
    り特徴づけられた半導体材料の薄膜が基材上に連続的に
    堆積される方法。
  11. (11)イオン銃が前駆体材料及び状態低減材料を励起
    するため強力なガス流束を供給するように用いられてい
    る特許請求の範囲第10項記載の方法。
  12. (12)電磁場が強力なガス流束を送るように用いられ
    ている特許請求の範囲第10項記載の方法。
  13. (13)磁界が強力なガス流束を送るように用いられて
    いる特許請求の範囲第10項記載の方法。
  14. (14)少くとも第3活性化領域が設けられ、補償ガス
    が第3活性化領域水の中に導入されている特許請求の範
    囲第10項記載の方法。
  15. (15)堆積領域において低圧力が維持され該圧力は半
    導体前駆体材料、状態低減材料の分子、及び強力なガス
    の原子間の衝突を促進し、堆積領域における活性種の活
    性化寿命を増大させるように活性化領域内の圧力よりも
    低い特許請求の範囲第10項記載の方法。
  16. (16)複数の流束供給手段個々から活性化領域個個の
    中への強力なガス流束の供給と、 実質的に前駆体半導体材料、状態密度低減材料、ドープ
    材料又は各活性化領域内における励起のための補償材料
    からなる群から選択した材料の導入と、 励起された前駆体材料、励起された状態密度低減材料、
    ドープ材料又は補償材料を基材の堆積表面上で結合させ
    るための堆積領域への個別的な導入と の諸段階をさらに含む特許請求の範囲第10項記載の方
    法。
  17. (17)基材と近接した堆積領域に放射エネルギー源を
    設けることと、堆積領域内の活性種のうちの1つが選択
    的に励起するように堆積領域をさらす諸段階をさらに含
    む特許請求の範囲第10項記載の方法。
  18. (18)高品質半導体合金材料の薄膜堆積の方法で、堆
    積室の供給と、 該室内での低減化された圧力の維持と、 少くとも1つの活性化領域の供給と、 堆積領域が作動的に連絡し合い、活性化領域に近接的に
    配置されている該室内における少くとも1つの堆積領域
    の供給と、 堆積領域内における基材の配置と、 前駆体半導体材料供給源及び少くとも1つの前駆体状態
    密度低減材料の供給源を少くとも含む多成分前駆体ガス
    混合物の供給と、 活性化領域の中への該混合物の少くとも1つの成分の導
    入と、 少くとも明確に前もつて選択された種を活性化するため
    導入された該混合物の成分の励起と、低い欠陥状態密度
    、テトラヘドラル配位及び応力のない結合を含む特別仕
    様された諸特性によつて特徴づけられた半導体合金材料
    の薄膜をつくるために該種を基材の堆積表面上にて堆積
    、結合させるべく活性種の寿命内に活性化され予め選択
    された種を堆積領域中に送ることの諸段階を有する方法
  19. (19)さらに前駆体ガス混合物内に第2前駆体状態密
    度低減材料の供給源を組入れる段階をさらに含む特許請
    求の範囲第18項記載の方法。
  20. (20)さらに少くとも1つの付加的活性化領域を設け
    ること 付加的活性化領域中への前駆体ガス混合物の少くとも1
    つの成分の導入と、 付加的に予め選択された諸種を活性化するように前記の
    導入された付加的活性化領域の諸成分を励起すること、
    該諸種を基材上にて結合、堆積させるような諸種の寿命
    内の堆積領域への予め選択された諸種及び付加的に選択
    された諸種の個別的な送り との諸段階を含む特許請求の範囲第19項記載の方法。
JP60138836A 1984-06-25 1985-06-25 薄膜形成方法 Expired - Lifetime JPH0642460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/623,858 US4678679A (en) 1984-06-25 1984-06-25 Continuous deposition of activated process gases
US623858 2003-07-22

Publications (2)

Publication Number Publication Date
JPS6124229A true JPS6124229A (ja) 1986-02-01
JPH0642460B2 JPH0642460B2 (ja) 1994-06-01

Family

ID=24499672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60138836A Expired - Lifetime JPH0642460B2 (ja) 1984-06-25 1985-06-25 薄膜形成方法

Country Status (4)

Country Link
US (1) US4678679A (ja)
EP (1) EP0166383A3 (ja)
JP (1) JPH0642460B2 (ja)
CA (1) CA1247045A (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084072B2 (ja) * 1986-01-14 1996-01-17 キヤノン株式会社 堆積膜形成法
DE3869793D1 (de) * 1987-01-27 1992-05-14 Asahi Glass Co Ltd Gaszufuehrungsrohr fuer die reaktive abscheidung aus der gasphase.
AU1745695A (en) * 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5665640A (en) 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
US5972790A (en) * 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
US6432479B2 (en) 1997-12-02 2002-08-13 Applied Materials, Inc. Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
US6358323B1 (en) 1998-07-21 2002-03-19 Applied Materials, Inc. Method and apparatus for improved control of process and purge material in a substrate processing system
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6541369B2 (en) 1999-12-07 2003-04-01 Applied Materials, Inc. Method and apparatus for reducing fixed charges in a semiconductor device
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
TWI653358B (zh) * 2017-04-11 2019-03-11 㵢杰有限公司 連續式沉積裝置及連續式沉積方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199571A (ja) * 1982-04-29 1983-11-19 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 光起電力デバイス製造装置用のガス・ゲ−ト
JPS5963723A (ja) * 1982-08-13 1984-04-11 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 溝つきガスゲ−ト
JPS5968925A (ja) * 1982-09-16 1984-04-19 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド グロ−放電デポジシヨン装置のバフルシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1550853A (en) * 1975-10-06 1979-08-22 Hitachi Ltd Apparatus and process for plasma treatment
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
JPS5833829A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜形成装置
US4517223A (en) * 1982-09-24 1985-05-14 Sovonics Solar Systems Method of making amorphous semiconductor alloys and devices using microwave energy
JPS59100515A (ja) * 1982-11-30 1984-06-09 Seisan Gijutsu Shinko Kyokai 薄膜生成装置
US4483883A (en) * 1982-12-22 1984-11-20 Energy Conversion Devices, Inc. Upstream cathode assembly
US4479455A (en) * 1983-03-14 1984-10-30 Energy Conversion Devices, Inc. Process gas introduction and channeling system to produce a profiled semiconductor layer
EP0135294A3 (en) * 1983-07-18 1986-08-20 Energy Conversion Devices, Inc. Enhanced narrow band gap alloys for photovoltaic applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199571A (ja) * 1982-04-29 1983-11-19 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 光起電力デバイス製造装置用のガス・ゲ−ト
JPS5963723A (ja) * 1982-08-13 1984-04-11 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 溝つきガスゲ−ト
JPS5968925A (ja) * 1982-09-16 1984-04-19 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド グロ−放電デポジシヨン装置のバフルシステム

Also Published As

Publication number Publication date
EP0166383A3 (en) 1987-08-19
US4678679A (en) 1987-07-07
JPH0642460B2 (ja) 1994-06-01
EP0166383A2 (en) 1986-01-02
CA1247045A (en) 1988-12-20

Similar Documents

Publication Publication Date Title
JPS6124229A (ja) 薄膜形成方法
US4615298A (en) Method of making non-crystalline semiconductor layer
JPH0468390B2 (ja)
JPH0559841B2 (ja)
US4292343A (en) Method of manufacturing semiconductor bodies composed of amorphous silicon
US6495392B2 (en) Process for producing a semiconductor device
JPH04247879A (ja) マイクロ波プラズマcvd法による大面積の機能性堆積膜を連続的に形成する方法及び装置
JPS5923573A (ja) 光起電力デバイスの製造装置
US20080090022A1 (en) High rate, continuous deposition of high quality amorphous, nanocrystalline, microcrystalline or polycrystalline materials
JPS59121828A (ja) グロー放電堆積装置
JPS62151573A (ja) 堆積膜形成法
US20090130337A1 (en) Programmed high speed deposition of amorphous, nanocrystalline, microcrystalline, or polycrystalline materials having low intrinsic defect density
JPH084070B2 (ja) 薄膜半導体素子及びその形成法
JPS62151572A (ja) 堆積膜形成法
US20090050058A1 (en) Programmed high speed deposition of amorphous, nanocrystalline, microcrystalline, or polycrystalline materials having low intrinsic defect density
JP2001323376A (ja) 堆積膜の形成装置
JPH0831413B2 (ja) Pin型光電変換素子の製造方法
JPS6357777A (ja) 堆積膜形成装置
JP3787444B2 (ja) 半導体薄膜の形成方法および装置
JPH06184755A (ja) 堆積膜形成方法および堆積膜形成装置
JPS59217904A (ja) 金属酸化物の堆積装置
JP3658165B2 (ja) 光電変換素子の連続製造装置
US20090053428A1 (en) Programmed high speed deposition of amorphous, nanocrystalline, microcrystalline, or polycrystalline materials having low intrinsic defect density
JPS61189625A (ja) 堆積膜形成法
JPS6296675A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term