JPS59100515A - 薄膜生成装置 - Google Patents

薄膜生成装置

Info

Publication number
JPS59100515A
JPS59100515A JP57211044A JP21104482A JPS59100515A JP S59100515 A JPS59100515 A JP S59100515A JP 57211044 A JP57211044 A JP 57211044A JP 21104482 A JP21104482 A JP 21104482A JP S59100515 A JPS59100515 A JP S59100515A
Authority
JP
Japan
Prior art keywords
plasma
thin film
ions
film
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57211044A
Other languages
English (en)
Inventor
Yoshihiro Hamakawa
圭弘 浜川
Tomitaro Koyama
小山 富太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEISAN GIJUTSU SHINKO KYOKAI
Shimadzu Corp
Shimazu Seisakusho KK
Original Assignee
SEISAN GIJUTSU SHINKO KYOKAI
Shimadzu Corp
Shimazu Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEISAN GIJUTSU SHINKO KYOKAI, Shimadzu Corp, Shimazu Seisakusho KK filed Critical SEISAN GIJUTSU SHINKO KYOKAI
Priority to JP57211044A priority Critical patent/JPS59100515A/ja
Publication of JPS59100515A publication Critical patent/JPS59100515A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はたとえばステンレス基板の上にアモルファス(
非晶質ンシリコン膜(以下「a−si膜」と称す)など
を堆積させて太陽電池等を製造する場合の出発材料の特
定に関するものである。
こ\では最近1代替エネルギーの一つとして大きく注目
を浴びているa−8i膜太陽電池の製造を具体例として
とりあげるが9元来a −S i膜そのものは電子写真
感光材料、センサ材料等の細光電変換用デバイスとして
極めて有望な材料でアリ、ひとり太陽電池用材料として
のa−slに本発明を限定するものではない。
従来のa−si膜作成装置の例を第1図に示す。
第1図はいわゆる外部電極方式の容量結合形装置であっ
て(a)は石英管等の安定な絶縁材料でできた反応室本
体、 (b)(C)は夫々ゴムガスケット等で室(a)
と気密を保って取付けられる底板および天板、((h)
(d2)は室(a)をだきこむ形で配置された板状の電
極(e)はふつうサセプタとよばれる試料台、(f)は
a−8i膜をその上面に形成させるための基板、(g)
は基板を250°C〜350°C程度に加熱してa−s
l膜を形成させるためのヒータ、(h)はサセプタ(e
)の支持棒、(りは反応室(a)を真空ポンプにより排
気するための導管、(j)は反応ガスを反応室(a)に
導くだめのガス導が使用される。(n)は電極(di)
 、 (d2)に高周波電圧を加えるための電源である
。ステンレス基板(f)上にヘテロ接合形a−si膜を
生成させる場合、先づ(k)からB 2H6/S 4 
H4/1(2を流してプラズマ中で分解励積させ、最後
にに)からPH3/SiH4//□2を流して初層を作
成するが、このときp+ie”各層の厚さは夫夫100
,5000.50OAと不同であり、同時にプラズマ中
のイオンの衝撃を成膜が受けるので均一な良質の膜が迅
速に得られず不経済的である。
本発明は以上に鑑み、a−8i膜の性能とくに光電変換
効率を高レベルに維持するだめのものとして発明された
もので、その基本的な構成が第4図に示されている。
第4図において(1)は反応室で、たとえば石英のよう
な純粋かつ安定な絶縁物でできている。(2)は反応室
(1)の外側にアりかつ反応室(1)内にプラズマを生
起せしめるための金属製電極で、これによっていわゆる
容量結合形プラズマが反応室(1)内に生起する。(3
)は電極(2)に対し効率高く、高周波電力を印加する
ための整合回路で(4)は高周波電源である。(5)は
反応室(1)内に出発材料を供給するためのガス源、(
6)はガスの流量コントローラ、(7)はストップパル
プであって夫々ガス供給系の主要構成要素である。(8
)は直流電源であって反応室(1)内の電極(9)に適
切な直流電圧を印加しプラズマ中のイオン、ラジカル等
の運動を制御し、成膜結果を良好ならしめんとするデバ
イスである。
顛はヒータでこれに設置された基板θυを250℃〜3
50℃の高温に保つ。αυはヒータQQおよび基板(ロ
)を次工程に搬送するためのレール、チェイン等の構造
で、各成膜室(1) (1) (1)・・・間で基板a
η、ヒータαqのアセンブリを移動させる。(2)はチ
ャンバ(1)用の排気ポンプでパルプa3等を介して排
ガス処理設備α荀へ連結される。この処理設備α荀は各
成膜室(1)(1) (1)・・・共通の場合もあれば
個々に対応する場合もある。
以上の構成から明らかなようにa−8i膜を堆積させる
べき基板αのがプラズマ中に暴露されない。
ま″た逆罠言えばプラズマ中に暴露されない距離に(ダ
ークスペースを介して)基板(ロ)が設置されているよ
うにプラズマ分解域(ト)と成膜域(B)がイオン衝撃
の影響を受けない空間を介して離れている。
この点にこの発明の特徴がある。したがってa−si膜
は強力なプラズマ中のイオン衝撃を受けるのを軽減され
、その結果としてたとえば2′″″口の小面積で8.4
%あるいはそれ以上の高変換効率が得られた。大面積化
高効率太陽電池作成手段としてもすぐれたものである。
この発明は多室形に限定されるものではない。
第4図はプラズマ分解室と成膜室を単に空間的へだたり
で分離設置したものであるが、第5図に示す例はプラズ
マ分解室(5)と成膜室(B)をや\複雑な機能を有す
る空間を介して分離設置した状態を示す。第5図におい
て(1)は反応室、(2)は電極、(3)は整合回路、
(4)は高周波電源、(5)はカス源、(6)は流量コ
ントローラ、(7)はストップパルプで以上は第4図の
構成と同じで同様に機能する。
QGは生成イオン種を加速するための電極、(S)は成
膜に必要な粒子のイオンの軌道をそのイオン個有の半径
で曲げるための磁場の中心、αりはイオン化されていな
いガスの排気口、u8)はある種のイオンを中性化して
成膜室へ導くためのいわば一種の二一一トライザでこれ
が中間に介在する空間の構成品とその役割の概要である
。(B)は成膜室、αηは基板、 (10はヒータ、(
イ)は排気ポンプ、 (13はパルプ0榎は排ガス処理
設備であってこれらは第4図と同様である。
このようにプラズマ分解域(5)と成膜域■)との間に
介在する空間は種々の機能を有するものであるが、何れ
の構成にせよa−3i膜の如く構造敏感性の材料生成に
当っては画成の分離は極めて効果的である。もちろんa
Si膜だけの生成に有効なのではなく他の薄膜としても
有効である。
この発明が提供する薄膜生成装置は以上詳述したとおり
であるから迅速にして均一性の良好な薄膜を生成でき、
経済的にして業界の要望に充分応じ得るものである。
【図面の簡単な説明】
第1図は従来装置の構成を示す図、第2図はこの発明に
よる装置の構成を示す図、N3図は変形実施例を示す図
である。 (1)・・・反応室 (2)・・・電極 (3)・・・
整合回路(4)・・・高周波電源 (5)・・・ガス源
 (6)・・・ガス量コントE:l−ラ(7)・・・ス
トップパルプ (8)・・・直流電源(9)・・・電極
 QC)・・・ヒータ αυ・・・基板(ロ)・・・排
気ポンプ 備・・・バルブ a→・・・排ガス処理設備
四・・・レール Q、G・・・イオン加速電極α力・・
・ガス排気口 (財)・・・二一一トライザー(5)・
・・プラズマ分解域 (B)・・・成膜域第1図 8−

Claims (1)

    【特許請求の範囲】
  1. グロー放電またはアーク放電を用いて非晶質半導体の薄
    膜を形成する装置において、放電によるプラズマ分解域
    と成膜域をプラズマ中のイオンによりて成膜が衝撃を受
    けないだけの空間を介して離したことを特徴とする薄膜
    生成装置。
JP57211044A 1982-11-30 1982-11-30 薄膜生成装置 Pending JPS59100515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57211044A JPS59100515A (ja) 1982-11-30 1982-11-30 薄膜生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57211044A JPS59100515A (ja) 1982-11-30 1982-11-30 薄膜生成装置

Publications (1)

Publication Number Publication Date
JPS59100515A true JPS59100515A (ja) 1984-06-09

Family

ID=16599444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57211044A Pending JPS59100515A (ja) 1982-11-30 1982-11-30 薄膜生成装置

Country Status (1)

Country Link
JP (1) JPS59100515A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166383A2 (en) * 1984-06-25 1986-01-02 Energy Conversion Devices, Inc. Continuous deposition of activated process gases

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS5713746A (en) * 1980-06-30 1982-01-23 Fujitsu Ltd Vapor-phase growing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS5713746A (en) * 1980-06-30 1982-01-23 Fujitsu Ltd Vapor-phase growing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166383A2 (en) * 1984-06-25 1986-01-02 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
EP0166383A3 (en) * 1984-06-25 1987-08-19 Energy Conversion Devices, Inc. Continuous deposition of activated process gases

Similar Documents

Publication Publication Date Title
US7977255B1 (en) Method and system for depositing a thin-film transistor
EP0002383B1 (en) Method and apparatus for depositing semiconductor and other films
JPH0246670B2 (ja)
JPS6342115A (ja) 被膜作製方法
JP5089669B2 (ja) 薄膜形成装置
JPH0143449B2 (ja)
JPS62203328A (ja) プラズマcvd装置
US7871677B2 (en) Surface treating method for substrate
JPH08977B2 (ja) プラズマcvd法及び装置
JP3227949B2 (ja) プラズマ処理方法及び装置
JP2002180257A (ja) プラズマ処理装置と薄膜形成方法および表面処理方法
JPS59100515A (ja) 薄膜生成装置
JPH05156451A (ja) プラズマcvd法及び装置
WO2019227192A1 (ru) Технологический реактор для плазмохимического осаждения тонкопленочных покрытий и вакуумная установка
JP4406172B2 (ja) 基板処理方法
TWI732223B (zh) 用於電漿化學氣相沉積的製程反應器以及利用該反應器的真空裝置
JPH05156452A (ja) プラズマcvd法及び装置
JPH0249386B2 (ja) Purazumacvdsochi
JP2500765B2 (ja) プラズマcvd装置
TWI572050B (zh) 異質接面之矽基太陽能電池製作方法及直列式製作設備
TWI422288B (zh) High dissociation rate plasma generation method and application device thereof
JPH0793272B2 (ja) プラズマcvd法及び装置
JPS6277465A (ja) アモルフアスシリコン成膜法
KR20090073272A (ko) 레이저 빔이 결합된 용량 결합 전극을 이용한 기판 처리방법
JPS63211628A (ja) プラズマ処理装置