JPH0246670B2 - - Google Patents

Info

Publication number
JPH0246670B2
JPH0246670B2 JP57152404A JP15240482A JPH0246670B2 JP H0246670 B2 JPH0246670 B2 JP H0246670B2 JP 57152404 A JP57152404 A JP 57152404A JP 15240482 A JP15240482 A JP 15240482A JP H0246670 B2 JPH0246670 B2 JP H0246670B2
Authority
JP
Japan
Prior art keywords
chamber
film forming
chambers
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57152404A
Other languages
English (en)
Other versions
JPS5941470A (ja
Inventor
Tomitaro Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP15240482A priority Critical patent/JPS5941470A/ja
Publication of JPS5941470A publication Critical patent/JPS5941470A/ja
Publication of JPH0246670B2 publication Critical patent/JPH0246670B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明はたとえばステンレス基板の表面にアモ
ルフアス(非贔質)シリコン膜(以下「a−Si
膜」と称す)などを堆積させて太陽電池等を製造
する場合のプラズマCVDを始めとし、蒸着、イ
オンブレーテイング陰極スパツタリングなど各種
の成膜方法あるいは場合によつてはリソグラフイ
前工程としてレジストの形成およびそのエツチン
グ等、例外的には大気圧程度の圧力は、通常は程
度に差はあつてもある種の減圧空間内で成膜また
はその膜加工等を行う装置に関するものである。
各成膜および薄膜加工プロセスについて以下a
−Si膜作成装置をその代表例として説明すると、 従来のa−Si膜作成装置の一例は第1図、第2
図に示されるとおりである。第1図はいわゆる外
部電極方式の容量結合形装置であつてaは石英管
等の安定な絶縁材料でできた反応室本体、b,c
は夫々ゴムガスケツト等で反応室aと気密を保つ
て取けられる底板および天板d1,d2は反応管aを
だきこむ形で置された板状の電極、eは通常サセ
プタとよばれる試料台、fはa−Si膜をその上面
に成されるための基板、gは基板を250℃〜350℃
程度に加熱してa−Si膜を形成させるための基板
gは基板を250℃〜350℃程度に加熱してa−Si膜
を形成させるためのヒータ、hはサセプタeの支
持棒、iは反応室aを真空ポンプにより排するた
めの導管、jは反応ガスを反応室aに導くための
ガス導管k,l,mは夫々のp、i、n形半導体
を基板上に堆積させるためのガス源、一般にはp
用にB2H6/SiHa/H2、i用にSiHa/H2、n用
にPH3/SiH4/H2などのガスが使用される。n
は電極、d1,d2に高周波電圧を加えるための電源
である。
第2図は、理解に便ならしめるために第1図と
同様の記号を用い、これにダツシユを付して図示
したが、第1図の形式と異なるのは電極d1′,
d2′が反応室a内部に配置されており、また決し
て本質的ではないが一方の電極d2′内にガスの導
入パイプj′が通つている。さらに第1図では基板
fはガス導入口に対し下方に位置し、第2図では
その相互位置が逆になつているがこれもその実験
操作の規模やその他の都合に左右される事項であ
つて本質的な差異ではない。
さて、第1図に例をとると、ステンレス基板f
上にヘテロ接合形a−Si膜を生成させるには先づ
ガス源KからB2H6/SiH4/H2を流してプラズマ
中で分解励起したのちp層を基板f上に堆積しつ
いづガス源lからSiH4/H2ガスを流してi層を
前記p層の上に堆積させ、最後にガス源mから
PH3/SiH4/H2を流してn層を作成しヘテロ接
合形a−Si太陽電池たらしめるのが一般に知られ
ているグロ−放電法の概要である。たゞしこのと
きp、i、n各層の厚さは夫々100、5000、500Å
と不同であり、成膜速度を2Å/secとするとそ
の成膜時間は50、2500、250secと不同である。学
術的にはi層を作成するのにSi2H6ガスを使用す
ることが研究され、これを用いれば成膜速度は10
〜20倍促進されると云われているがSi2H6は現時
点では容易に入手できず、かつ高価であつて、今
のところは経済性に乏しく従つてp、i、n各層
の成膜時間の不同は容認せざるを得ないのが実情
である。
またガスを用たグロー放電によるa−Si膜の作
成の他に、Siターゲツトを用いたスパツタリング
法や種々の加熱方法による蒸着法も研究されてい
るが、これらは多量の電力を消費して作られたシ
リコン材を使用しているから本来の目的である代
替エネルギ材料としてのa−Si作成法としては、
実用的にも経済的にも問題がある。
以上説明したようにSiH4/H2を主体としてa
−Si膜作成に当つて成膜時間に不同生じるのは一
つの重大な欠点があるが、その他に不純物が混入
するという問題がある。すなわち先づp層を作成
するためにB2H6/SiH4/H2ガスを反応室aに流
しついでこれの供給を止めi層を作成するために
SiH4/H2を反応室aに流す場合、i層は名称の
示す通り真正半導体であるべきであつてその前に
流し込まれたp形半導体を形成するための不純物
の管理限界外の混入があるべきでないことは容易
に考えられる。最近の学術的研究に従えばi層も
真の真正半導体ではなく、若干の不純物のドーピ
ングが効果的という説があるがこれも完全にント
ロールされた状態でドーピングされているべきで
あつて自然にランダムに存在してもよいものでは
ない。このランダムな不純物の混入は第1図、第
2図のように導管j,j′が共通しているときはこ
の導管内で発生するし、また巧みな工夫によつて
ガスk,l,mに対し、夫々別の導管、かりに
ik,il,inが独立して設けられたとしても反応室
aに残留する不純物の履歴までを消去することは
不可能である。
これらの欠点を解決する薄膜作成装置を提案さ
れているものとして第3図に示すような装置があ
る。この薄膜作成装置は第2図との比較から明ら
かなように第2図の反応室a′に仕切弁または同等
の機能を発揮する構造物を設け、これを順次連結
し、その各々の反応室a1,a2,a3内でp、i、n
の各層を順次形成させるようにした点にある。
かゝる形式のいわゆるインライン形装置は従来
より光学レンズの多層薄膜蒸着や大形カラーブラ
ウン管のアルミパツクの場合のように、夫々目的
の異る薄膜を真空を破ることなく順次目的に適つ
た個有の反応室で行わせる技術をa−Si膜作成に
転用したものであるが、上記の従来の蒸着やスパ
ツタリングと比べて各々の成膜工程時間に大きい
差が存在するためにタクトタイムが最も長時間の
工程、こゝではi層の成膜時間に支配されるとい
う問題がある。また、蒸着やスパツタリングと異
りプラズマCVDにおいては、粉末状物質が周辺
の容器壁等に固着するという難点があり、蒸着や
スパツタリングと同様に防看板を設けてこの問題
を解決するにはやゝ困難さが大きい。
たゞダクトタイムの不同を解決する方法として
はi層成膜室を直列に経済性の限界内の個数を設
置したりあるいはi層成膜室を長手方向に長く
し、1個または数個の平行平板対向形電極を設け
ることなども試みられている。
しかし、かような手段を用いたとしても前述の
ように汚れのひどい成膜室がこのラインの中に現
出し成膜条件の一定化を阻害しその清掃のために
ラインを完全に停止せざるを得ないという重大な
欠点を有している。
以上はa−Si膜としてのp、i、n形半導体を
製造するための従来法の問題点を詳述したが、こ
れを実際に太陽電池として完成するにはさらにn
形半導体の上にITO等の透明導電膜を堆積しさら
にその上にAl等で最電極配線を行わねばならな
い。しかるに元来、a−Si膜は非常に鋭敏な材料
であつて、たとえば第3図の工程終了后これを大
気中により出せばそれがクリーンルーム内の作業
であるにせよ、ITOやAl蒸着室へ搬入するまで
に大気圧雰囲気中の水蒸気等の影響をうけること
はさけられず、できればこれらのITOやAlの成
膜の一貫して大気にはふれずにコントロールされ
た雰囲気中で移動されることが望ましい。しか
し、第3図に対して他の工程のための成膜室を直
列に連結すればタクトタイムの不同の発生を助長
する(i層の成膜時間よりは短かいが)ことにな
り生産性が低下するという欠点を有する。
この発明は上記各種の問題点を解決し、変換効
率、歩留りの向上を計ることのできる薄膜作成装
置を提供するものであり、以下図示実施例に従つ
てその内容を詳述する。
上記の例と同様に第4図の実施例はヘテロ接合
形a−Si太陽電池製造装置が示されている。1は
ステンレス基板の表面エツチング室で、内部にエ
ツチング用電極を備え、エツチングガス導入口、
排気およびこの室個有の排気系等を有するがこれ
らの付帯設備は本発明とは直接関係しないので図
示を省略する。以下においても本発明と直接関係
しないもの、あるいはこれまでの図解によつて容
易に理解できる付帯設備については図示を省略す
る。2はP層の成膜室で、この構造は第1図、第
2図に示したような任意のグロー放電または他の
形式のよる成膜機構を有する。
図示例はi層を3室3,4,5夫々行う構造で
あるが、この個数は成膜時間および経済的観点な
どから決さるべきであつて3室に限定されるもの
ではない。6はn層の成膜室、7はITOの成膜室
および場合によつては酸素を導入させることによ
り化学量論的成膜を達成するための室が後続ある
いは枝分れして設けられることもあり得る。8は
最終アルミ配線のための蒸着室である。これら1
〜8の各室は先にも述べたように夫々の排気系を
有しており、かつその室の目的に応じたガス導入
蒸発機構および排気系を有しており、一般的には
いわゆる真空容器を形成する。さらにこれら1〜
8の各室は仕切弁91〜98を介して気密室10と
連結される。
気密室10は不活性ガス11から導管12を介
してガスを供給されるものであつて耐真空容器と
いうほどの厳密性は要求されない。たゞし外部の
空気が水蒸気を伴つて侵入することがないよう常
に大気圧に比べやゝ高い圧力に維持され、万一も
れが発生しても内部の不活性ガスが外にもれ出る
性格のものである。しかもこの気密室10は全成
膜室1〜8の域にわたる大きさを有し各室1〜8
に対するよう設置されている。尚、ガス源11は
導管12の一部分として1〜8の各室に連絡され
ている。気密室10はバルブ13を介して中間室
14と接続され、この中間室14はさらにバルブ
15を介して外界(大気圧)に連通されるように
なつている。
気密室10および中間室14は必要に応じ適当
な構造の搬送機構を備えており、監視窓を有する
こともある。また気密室10の大部分はアクリラ
イトのような透明板で製作することも可能である
がこの場合、窓は不要としても内部に対して手動
で搬送その他の操作ができるようにグローブを設
けることもあるが、こゝに述べたこれらの付帯設
備についても図示を省略する。
また、ガス系12は各負荷との間に十分な気密
を要するバルブを殆んど備えているし、これらバ
ルブを操作するのに必要な任意の種類のコントロ
ーラ(たとえばシーケンサ、マイコン等)も設け
られるが本発明の本質とは関係がないので図示を
省略する。
さて、つぎにすべての室1〜8はあいており、
原則的にあるワーク(基板)が本装置内で如何に
処理されるかを逐次説明する。
中間室14が大気圧の状態バルブ15を開きワ
ークが14に搬入されるとバルブ15をとじ室1
4に固有の排気系16で室14内を排気し、十分
な排気が完了したのち室14と排気系16のを閉
じる。次いで導管12を通じて不活性ガスで室1
4内を充たす。その上でバルブ13を開くが、気
密室10も同様不活性ガスで充たされているの
で、同じ雰囲気のまゝでワーク室10内に送られ
バルブ13を閉じる。次にチヤンバ1もまた不活
性ガスで充満しているとすればワークはチヤンバ
1の前まで搬送されバルブ91が開いて、ワーク
をチヤンバ1内に装入しバルブ91を閉じる。
こゝでは1はこれに個有の排気系で排気され、適
当な表面エツチング用ガスを適量流入させエツチ
ング用電極に通電して表面エツチングが行われ
る。これと併行して中間室14には次のワークが
装入される。ワークのエツチングが行われれば先
の手順とは逆にチヤンバ1は気密室10と同様圧
力まで加圧され室10内に搬出され、つゞいてチ
ヤンバ2の前で停止、チヤンバ2内に先の手順と
同様にして装入される。次のワークは当然エツチ
ングのためチヤンバ1内に装入される。チヤンバ
2内でp層が堆積されれば先と同様、逆の手順に
より室10内に搬出されチヤンバ3内に入りi層
が成膜されるが、この間に別のワークはエツチン
グp層成膜を経てi層成膜のために夫々チヤンバ
4および5に装入される。室3内のi層成膜が完
了すればこのワークはチヤンバ6に装入されこゝ
でn層が成膜しつゞいてチヤンバ7でITO、チヤ
ンバ8でAlを蒸着され再び室10内に搬出され
る。こうして完成した太陽電池は搬送機構、バル
ブの開閉、不活性ガスによる同圧化などの手順を
経てバルブ15を通つて外界に搬送される。
いま、もしとくに何等かの理由によりかりにチ
ヤンバ3の汚染が著しいときはチヤンバ3の定常
使用を中止せしめるよう、自動または手動で指示
または手段を講じ、これを除いたまゝで生産を続
行しつゝチヤンバ3内の清掃を行うことが可能で
ある。
上記説明においてはi層成膜室を3室としたが
先の説明にもあるように、もし成膜時間から算術
的に思考するならばp層を基準にすると、i層は
50室、n層は5室、そしてITO、Al用成膜室も
相当数の設置を必要とすることになる。しかし、
実際には経済性も十分に考えてチヤンバの個数を
決定すべきであつて、この発明は例示のように3
室に限定するものでもなく、また単純な算術計算
で求める上記チヤンバ数の設置を条件とするもの
でもない。
また第4図において1〜8室はすべて独立のチ
ヤンバのように示したが、実際に当つては第5図
のように各隣接の壁を共用することは当然であつ
てこれによつて装置全体はかなりコンパクトなも
のになるのは云うまでもない。
上記の説明においてはヘテロ接合形a−Si太陽
電池の作成装置として例示したが、近時各種の成
膜のみならず、レジストの形成エツチング、ドー
ピング等の工程を連続して行うべき各種デイバイ
スの開発と、これら諸工程のドライ化は日を追つ
て進行している。またデイバイスによつては精密
マスク合せを行うことも不可欠であり、これをす
べて第3図のようなインライン形で強行するには
経済的に不利である。
本発明にあつては例示として完全に共通した気
密室を設けることとしたが、たとえばA、B、C
の工程は従来通りにインラインで行ない、その後
の次工程を気密室内で行い、再びD、E、F…等
の工程をインラインで行う変形例も含むものであ
る。各成膜、処理、加工の各室と、内部をやゝ大
気圧より高く保たれた気密室とで構成する場合の
直列並列の組み合せの数は極めて多い。従つてこ
れらの極めて多数の直列、並列各作業室と該気密
室および中間室から成る高性能多層薄膜作成装置
をこの発明は当然すべて包含する。またこゝで気
密室の圧力はやゝ大気圧より高く保たれることと
して説明したが、特別な事情によつてこの気密室
も耐真空容器として構成されてもよい。
さらに第4図において気密室10は1個であり
かつ中間室14も室10の1端に設けることを示
しているが、室10のもう1つの端またはレイア
ウトによつては室10の任意の位置に複数個の取
出口を設けまたは室10のそのものを第4図で云
えば1〜8の各室のもう一つの端に増設するよう
にしてもよい。
以上説明したとおりこの発明が提供する多室形
薄膜作成装置は、生産性を著しく向上でき、あわ
せてある一個または複数個の成膜室を清掃するに
あたつても装置を完全に停止することなく、生産
を続行できることが大きな特徴であるが、成膜室
の保守同様夫々に付帯する排気系の保守、点検、
分解、再組立に当つてもインラインシステムのよ
うに完全に装置を停止せしめる必要がないという
ことは言うまでもない。
さらにこの発明の装置は内部を正圧に保つ気密
を有するために現在の大部分の装置が広大なクリ
ーンルーム内に設置され、尨大な電気冷却水を使
用して運転されているのに対し、極めて効率的に
必要最少限の装置個有のクリーンルームを同時に
保有するという波及的効を有する。
成膜室組立後酸素その他適当なガスを反応室に
適量(10-1〜10-2Torr)導入し内部に備えた電
極を利用して内部を放電洗浄するようにすれば、
汚染の除去、ゴミの真空輸送など現行の広大なク
リーンルンム内での作業により更に徹底した清浄
化が可能である。
このようにこの発明による多室形薄膜作成装置
は経済的であるとともに生産性、操作性の良好な
装置を提供するものである。
【図面の簡単な説明】
第1図から第3図は従来装置の構成を概略的に
示す図、第4図はこの発明による装置の構成を概
略的に示す図、第5図はこの発明の変形例を示す
図である。 1〜8……成膜室(チヤンバー)、91〜98
…仕切弁、10……気密室、11……不活性ガス
源、12……導管、13,15……バルブ、14
……中間室、16……排気系。

Claims (1)

    【特許請求の範囲】
  1. 1 ある基板上へ薄膜を複数層堆積させるに当つ
    て、前記基板の各薄膜作成用の成膜室をその薄膜
    作成に要するプロセスに準じ、かつ成膜に長時間
    を要する成膜室は他の成膜室より個数を多くして
    複数個並置または直列連結するとともに各成膜室
    を夫々対応する仕切等によつて別の気密室と連結
    して構成し、各成膜工程が終了した基板を一旦前
    記気密室へ成膜室から搬出した後次工程へ搬送可
    能に構成したことを特徴とする多室形薄膜作成装
    置。
JP15240482A 1982-08-31 1982-08-31 多室形薄膜作成装置 Granted JPS5941470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15240482A JPS5941470A (ja) 1982-08-31 1982-08-31 多室形薄膜作成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15240482A JPS5941470A (ja) 1982-08-31 1982-08-31 多室形薄膜作成装置

Publications (2)

Publication Number Publication Date
JPS5941470A JPS5941470A (ja) 1984-03-07
JPH0246670B2 true JPH0246670B2 (ja) 1990-10-16

Family

ID=15539766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15240482A Granted JPS5941470A (ja) 1982-08-31 1982-08-31 多室形薄膜作成装置

Country Status (1)

Country Link
JP (1) JPS5941470A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119400A (ja) * 1984-11-13 1986-06-06 Kobe Steel Ltd 密閉された作業空間内において被処理体を搬送する装置
JP2511845B2 (ja) * 1984-07-25 1996-07-03 東芝機械株式会社 気相成長などの処理装置
US6113701A (en) * 1985-02-14 2000-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
JPS62104036A (ja) * 1985-10-31 1987-05-14 Nippon Tairan Kk 半導体処理装置
JPS62116769A (ja) * 1985-11-15 1987-05-28 Hitachi Electronics Eng Co Ltd Cvd薄膜形成装置
JPS62133069A (ja) * 1985-12-03 1987-06-16 Hitachi Electronics Eng Co Ltd Cvd薄膜形成装置およびcvd薄膜形成方法
FR2594102B1 (fr) * 1986-02-12 1991-04-19 Stein Heurtey Installation flexible automatisee de traitement thermochimique rapide
JPS62280368A (ja) * 1986-05-30 1987-12-05 Semiconductor Energy Lab Co Ltd 薄膜作製装置
JPS6328863A (ja) * 1986-07-22 1988-02-06 Ulvac Corp 真空処理装置
JPH069019Y2 (ja) * 1986-10-31 1994-03-09 株式会社島津製作所 Cvd装置
US5591267A (en) * 1988-01-11 1997-01-07 Ohmi; Tadahiro Reduced pressure device
US5906688A (en) * 1989-01-11 1999-05-25 Ohmi; Tadahiro Method of forming a passivation film
US5683072A (en) * 1988-11-01 1997-11-04 Tadahiro Ohmi Thin film forming equipment
US5789086A (en) * 1990-03-05 1998-08-04 Ohmi; Tadahiro Stainless steel surface having passivation film
US5275709A (en) * 1991-11-07 1994-01-04 Leybold Aktiengesellschaft Apparatus for coating substrates, preferably flat, more or less plate-like substrates
JP4664868B2 (ja) * 2006-06-14 2011-04-06 株式会社日立国際電気 半導体製造装置の障害対処システム
US7851380B2 (en) * 2007-09-26 2010-12-14 Eastman Kodak Company Process for atomic layer deposition
CN102054910B (zh) * 2010-11-19 2013-07-31 理想能源设备(上海)有限公司 Led芯片工艺集成系统及其处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942423A (ja) * 1972-05-04 1974-04-22
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942423A (ja) * 1972-05-04 1974-04-22
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS5941470A (ja) 1984-03-07

Similar Documents

Publication Publication Date Title
JPH0246670B2 (ja)
US7977255B1 (en) Method and system for depositing a thin-film transistor
US6338872B1 (en) Film forming method
US5364481A (en) Apparatus for manufacturing a thin-film photovoltaic conversion device
US4995341A (en) Microwave plasma CVD apparatus for the formation of a large-area functional deposited film
JPH03166373A (ja) インライン型cvd装置
US20120067278A1 (en) Thin film solar cell manufacturing apparatus
US5908565A (en) Line plasma vapor phase deposition apparatus and method
JPS6257270B2 (ja)
JP2002212744A (ja) 薄膜半導体の製造装置
JP3079830B2 (ja) 薄膜光電素子の製造方法および製造装置ならびにプラズマcvd法およびプラズマcvd装置
US6877458B2 (en) Apparatus for forming deposited film
JPH08195348A (ja) 半導体装置製造装置
JP3069682B2 (ja) 反応室のクリーニング方法
JP2907403B2 (ja) 堆積膜形成装置
JP2761579B2 (ja) 基板処理装置
JPS61110772A (ja) 多層薄膜形成装置
JPH09213636A (ja) 薄膜形成装置
JP2815711B2 (ja) 薄膜半導体装置製造装置
JPS61199626A (ja) 多層薄膜形成装置
JPS59100515A (ja) 薄膜生成装置
JP2918194B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPS61256625A (ja) 薄膜半導体素子の製造方法
JPH0563223A (ja) 非単結晶タンデム型太陽電池の製法及びそれに用いる製造装置
JP2626705B2 (ja) 被膜作製方法