JPH08195348A - 半導体装置製造装置 - Google Patents

半導体装置製造装置

Info

Publication number
JPH08195348A
JPH08195348A JP7240477A JP24047795A JPH08195348A JP H08195348 A JPH08195348 A JP H08195348A JP 7240477 A JP7240477 A JP 7240477A JP 24047795 A JP24047795 A JP 24047795A JP H08195348 A JPH08195348 A JP H08195348A
Authority
JP
Japan
Prior art keywords
reaction
substrate
common chamber
chamber
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7240477A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7240477A priority Critical patent/JPH08195348A/ja
Publication of JPH08195348A publication Critical patent/JPH08195348A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 複数の被膜の積層形成のために共通室に対し
複数配置されたプラズマ反応炉を有する半導体装置製造
装置を提供する。 【解決手段】 複数の被膜の積層形成のために共通室に
対し、複数のプラズマ反応炉を有する被膜積層方法にお
いて、前記共通室内より基板を前記複数の反応室に搬入
して前記基板上に複数の被膜を積層形成する求めに応じ
て搬入、被膜形成、搬出を行う機構を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、グローまたはアー
ク放電を利用したプラズマ気相法(PCVDと以下い
う)により、安定して再現性のよい積層被膜を多量に作
製するための製造装置に関する。
【0002】本発明は、PCVD装置に対し、反応系に
関してはプラズマ気相法における反応性気体が導入され
る反応筒内には電極その他のジグを設けず、被形成面を
有する基板とその基板ホルダ(例えば石英製のボート)
のみを導入し、反応性気体をラミナフロー(層流)とせ
しめることにより被膜厚を均一とし、さらに膜質もバッ
チ内、バッチ間でバラツキの少ない半導体膜を形成させ
るための製造装置に関する。
【0003】
【従来の技術】一般にPCVD装置において、特に反応
力の強い珪素を主成分とする反応性気体であるシランま
たは珪素のハロゲン化物気体を用いる場合、反応筒例え
ば石英ガラス管の内壁およびホルダに吸着した酸素(空
気)および水分が珪化物気体と反応して、酸化珪素(低
級酸化珪素)を作り、半導体としての導電性を悪くして
いた。
【0004】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性および特性の再現性の向上に務めた製造
装置に関する。
【0005】さらに、本発明は、プラズマ放電電界が基
板表面に平行に(沿って)印加されるように電極を具備
せしめ、活性の反応性生成物が被形成表面に垂直方向に
衝突して形成された半導体膜の特性を劣化させてしまう
ことを防いでいることを他の目的としている。
【0006】この被形成面上へのスパッタ(損傷)の防
止は、例えば被形成面上にP型半導体層を設け、その上
面にI型(真性または実質的に真性)半導体層を作製し
ようとする時、P型を構成する不純物が1017〜1018
cm-3の濃度にI層に混入してしまい、PI接合を劣化
させてしまう。本発明はかかる欠点を防ぐために示され
たものである。さらに本発明は前記した反応系よりなる
第1の反応系と、これに連結して第1の室を設け、この
第1の室に連結して第2の室を設け、さらにこの第2の
室に連結した第1の反応系と同様の第2の反応系を設け
た製造装置に関する。
【0007】かかる製造装置においては、まず第1の室
にて真空引され、酸素、水分が除去された雰囲気にて第
1の反応炉に基板およびホルダが移動機構により挿入さ
れ、この反応炉にて一導電型例えばP型の導電型を有す
る半導体が形成された。さらにこの半導体が形成された
基板を再び第1の室に引出し、さらにこれに連結した第
2の室へ同様に酸素、水分の全くない真空中にて移動さ
れる。さらにこの第2の室より第2の反応炉に基板およ
びホルダーを導入させ、第1の室とは異なる導電型また
は異なる添加物またはその異なる濃度(不純物または添
加物)にて第2の半導体層を第1の半導体層上に形成さ
せることができる。
【0008】この際、第1の反応炉の内壁に付着した不
純物が第2の半導体層を形成させる際付着することが全
くないため、きわめて精度高く、導電率導電性またはE
g(エネルギバンド巾)等を制御することができるよう
になった。
【0009】さらに、本発明は、さらにこの独立した反
応炉を三系統設け、これらを共通した室すなわち第1、
第2および第3の室で互いに連結した製造装置におい
て、特に第1の反応炉にてP型半導体層を、第2の反応
炉にてI型半導体層を、さらに第3の反応炉にてN型半
導体層を形成して、PIN型のダイオード特に光電変換
装置を作製せんとする時、特に有効である。
【0010】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を2段または3段のみでは
なく、4〜10段にすることができる。
【0011】かくしてPIN、PINPIN、PINI
PIN、NIPIN、PINIP、・・・・等の接合構
造に作ることができる。
【0012】また、この半導体層の作製の際、IV価の
元素例えば珪素に炭素またはゲルマニュームを添加し、
その添加量を制御することにより、添加量に比例、対応
した光学的エネルギバンド巾(Eg)を有せしめること
ができる。例えばPIN接合をEgp、Egi、Egn
(Egp>Egi≦Egn)としたW−N−W(広いE
g−せまいEg−広いEg)として設けることを可能と
した。
【0013】また、さらにこのPIN接合を二つ積層し
て設けたPINPIN構造において、Egp1、Eg
1、Egn1、Egp2、Egi2、Egn2(Egp1
Egn1≧Egi1≧Egp2≧Egi2≧Egn2)とし
て設け、Egp1(2.0〜2.4eV)、Egn
1(1.7〜2.1eV)をSix1-x(0<x<
1)、Egi1、Egp1(1.6〜1.8eV)をSi
により、Egi2、Egn2(1.0〜1.5eV)をS
xGe1-x(0<x<1)として設けることが可能であ
る。かかるタンデム構造とするには反応系を6系統設け
ればよい。
【0014】また、NIPまたはPIN接合としたMI
S・FET、バイポーラトランジスタにおいては反応系
を2系統とし、第1の反応系により基板上にNまたはP
層を、第2の反応系により次のI層を、さらに第1の反
応系に基板ホルダをもどして、第3番目のNまたはP層
を作製する三層構造を2系統にて作ることが可能であ
る。
【0015】これら本発明は、反応炉を互いに連結する
のではなく、それぞれ独立した反応系を共通する室に連
結せしめ、この室を介して基板上に独立した半導体層を
形成させることを目的としている。
【0016】従来、PCVD装置に関しては、上下に平
行平板上に容量結合の電極を設け、その一方の電極例え
ば下側のカソード電極上に基板を配置し、下方向より加
熱する方法が知られている。しかし、この方法において
は、反応炉は一室であるためP型、I型およびN型半導
体層を積層せんとすると、その一回目の製造の後のN型
半導体層の不純物が2回目の次の工程のP型半導体層中
に混入してしまい、再結合中心となってダイオード特性
を劣化させ、さらにその特性が全くばらついてしまっ
た。このため光電変換装置を作ろうとしても、その解放
電圧Voc0.2〜0.6Vしか得られず、短絡電流を
数mA/cm2しか流すことができなかった。
【0017】加えてこの平行平板型の装置においては、
電界は基板表面に垂直方向であるため、P型層の後I層
を作らんとしても、このI層中にP層の不純物が混入し
やすく、ダイオード特性が出ない場合がしばしば見られ
た。
【0018】さらに、この反応装置は特に予備室を有し
ていないため、1回製造するごとに反応炉の内壁を大気
(空気)にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度で10-11〜10-8(Ωc
m)-1、AM1での光伝導度も10-6〜10-4(Ωc
m)-1でしかなかった。しかしこの吸着物が全く存在し
ない装置を使った本発明においては、暗伝導度10-6
10-4、AM1での光伝導度は、1×10-3〜9×10
-2(Ωcm)-1と約100倍も高く、半導体的性質を有
せしめることができた。
【0019】
【発明が解決しようとする課題】本発明は、かくの如く
従来多数用いられている平行平板型の一室反応炉のPC
VD装置のあらゆる欠点を除去せんとしたものである。
【0020】さらに、この従来の方式をさらに改良した
ものに、本発明人の出願になる独立分離型の反応装置が
知られている。この装置は、「半導体装置作製方法」昭
和53年12月10日(特願昭53−152887)お
よびその分割出願「半導体装置作製方法」(特願昭56
−055608)に詳しく述べられている。さらに、
「被膜作製方法」昭和54年8月16日(特願昭54−
104452)にもその詳細が述べられている。
【0021】これらの発明は、例えばPIN接合を有す
るダイオードを作製せんとする場合、P型半導体層用の
第1の反応系、I型半導体用の第2の反応系、さらにN
型半導体層用の第3の反応系をそれぞれの反応炉(ベル
ジャー)をゲイトバルブにて連結したものである。かく
することによりP層の不純物がI層に混入することがな
く、またN層の不純物がI層、P層に混入することがな
い。いわゆる各半導体層での不純物制御を完全に精度よ
く行なうことができるという特徴を有する。さらにこの
P層用の反応炉の前またはN層用反応炉のあとに連結し
て予備室を設け、いわゆる外部よりの酸素、水蒸気の混
入を防止しようとしたものである。
【0022】しかし、かかる本発明人の発明になる縦型
のベルジャー式またはその変形の反応炉を互いに連結し
た方式においては、基板の温度制御が十分に行えない。
すなわち300±20℃程度の温度範囲を有してしまっ
ていた。このため形成される被膜のバラツキが大きく、
好ましくなかった。加えてひとつの反応炉に充填できる
基板の数量が例えば10×10cm正方形で1〜10枚
であった。このため生産性がきわめて低く、いわゆる低
価格、多量生産とはいえなかった。
【0023】
【課題を解決するための手段】本発明はかかる本発明人
の独立分離型の半導体装置製造装置をさらに改良し、温
度精度も300±1℃以下におさえ、加えて1回のロー
ディング数量を50〜500枚にすることを可能とした
低価格、高品質の半導体装置を多量に製造せんとするも
のである。
【0024】本発明に係る半導体装置製造装置は、減圧
可能な共通室と、複数の異なった種類の被膜の積層形成
に対応して該共通室に対し各々ゲート弁手段を介して気
密連結された複数の被膜形成反応炉と、前記複数の反応
炉のそれぞれに対し前記共通室内より基板を前記ゲート
弁手段を開として搬入搬出する手段と、前記複数の反応
炉のそれぞれにて前記ゲート弁手段を閉として被膜を形
成する手段を有する被膜製造装置において、前記共通室
内より基板を前記複数の反応室に搬入して前記基板上に
複数の被膜を積層形成する求めに応じて搬入、被膜形
成、搬出を行う機構を有することを特徴とする。また、
別の態様として、減圧可能な共通室と、複数の異なった
種類の被膜の積層形成に対応して該共通室に対し各々ゲ
ート弁手段を介して気密連結された複数の被膜形成反応
炉と、前記複数の反応炉のそれぞれに対し前記共通室内
より基板のみを前記ゲート弁手段を開として搬入搬出す
る手段と、前記複数の反応炉のそれぞれにて前記ゲート
弁手段を閉として被膜を形成する手段を有する被膜製造
装置において、前記共通室内より基板を前記複数の反応
室に搬入して前記基板上に複数の被膜を積層形成する求
めに応じて搬入、被膜形成、搬出を行う機構を有するこ
とを特徴とする。
【0025】
【発明の実施の形態】以下に図面に従ってその実施例を
示す。
【0026】図1は本発明の横型、独立分離式のプラズ
マCVD装置すなわち半導体装置製造装置の概要を示
す。
【0027】図面において第1の反応系(1)は円筒状
の反応管(5)例えば透明石英(アルミナその他のセラ
ミックでもよい)であり、その直径は100〜300m
mφとした。さらにこの反応炉(5)の外側に一対のプ
ラズマ放電を行なわしめる電極(2)、(2′)を配置
した。この電極は例えばステンレス綱よりなり、この電
極をおおって抵抗加熱ヒータ(3)を設け、指示温度5
0〜350℃例えば300℃に対し±1℃の精度にて制
御されている。
【0028】基板および基板ホルダは(4)で略記して
おり、反応性気体は(6)よりホモジナイザ(26)を
経て供給される。一対の電極は供給用電源(13)によ
り高周波(10KHz〜100MHz代表的には13.
56MHz)が5〜200Wの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口(63)より反応管内の圧力調整用バ
ルブ(14)を経て真空引ポンプ(15)にて排出され
る。
【0029】反応筒(5)は反応中は反応圧力は0.0
5〜0.6torr代表的には0.3torrに保持さ
れ、反応性気体の実効流速を数十m/秒にまで速めた。
【0030】この第1の反応炉に加え、図面では入口側
に基板およびホルダ(4)を反応炉内に挿入または内よ
り炉外に引出す移動機構(12)を有する第1の室
(7)が設けられている。
【0031】この室は大気圧にする場合は(14)より
高純度空気が供給され、通気はバルブ(39)を経てロ
ータリーポンプ(37)にて0.01torr以下、好
ましくは0.001〜0.01torrに真空引がされ
ている。また、この基板およびホルダ(11)は予備室
(8)より移動され、この第1の予備室(8)は(1
3)より空気が導入され大気圧となり、真空引がバルブ
(40)、ポンプ(38)によりなされ、室1(7)と
概略等圧の十分な低真空とさせた。そして、基板および
ホルダ(10)がホルダ(11)に移される。さらに、
このホルダ(11)は第1の反応炉(4)に移され、所
定の半導体膜を基板上に形成させた。
【0032】さらに、この被膜を形成させた後、基板お
よびホルダ(4)は共通室(7)に到り、外部に取り出
すものは予備室(35)より外部に取り出すことができ
る。
【0033】また、さらにこの上に半導体層を作ろうと
する場合、共通室(7)におけるシャッタ(32)を開
け、第2の室(30)に移動させる。このシャッタ(3
2)および次段のシャッタ(33)は必ずしも必要では
なく、その場合は共通の室を反応炉に連続して複数ケ設
けることになる。またさらに基板およびホルダは第2の
反応系(42)に移され、第2の半導体層(例えばI
層)を第1の半導体層(例えばP層)を形成する履歴に
無関係に独立して積層して作ることができた。
【0034】この第2の反応炉も反応性気体の導入口
(27)より反応性気体が入り、キャリアガス、不純物
は排気口、バルブ(19)、真空引ポンプ(20)を経
て外部に放出される。
【0035】さらに、この第2の半導体膜が形成された
後、第2の予備室(35)を経て外部に取り出されても
よいが、この図面では、さらに第3の反応系(43)を
経て、第3の半導体層例えばN層半導体層を形成し、さ
らにこの三層が形成された基板およびホルダ(34)は
真空引をされた第2の予備室(35)を経て、空気管
(13)より空気の導入によって大気圧にさせた後、ゲ
ートバルブ(36)をあけて外部にとり出される。
【0036】以上の概要より明らかな如く、本発明は第
1の反応系には第1の室があり、この室に設けられた移
動機構(12)により基板およびホルダ(4)は反応炉
(1)と第1の室(7)との間を往復する。
【0037】また同様に、第2の反応炉(42)、第3
の反応炉(43)、基板およびホルダの保持および移動
機構(29)、(41)を有している。
【0038】この第1、第2、第3の室は共通させて共
通室(7)として設けており、この共通室の前後の入口
側および出口側に第1、第2の予備室を空気中の酸素、
水分が反応系に混入しないように設けてある。
【0039】この製造装置においては、各反応ごとに反
応炉より一度真空引された共通室(7)に引出されるた
め、各反応系の反応性気体が全くそれぞれの反応炉に混
入されることがない。
【0040】特に、基板の出入れの際は、各反応炉と共
通室との間のしきりゲイトバルブ(52)、(53)、
(54)を開とし、基板およびホルダ(11)が(1
1′)(11″)の位置へ移動の際以外は、このしきり
バルブが完全に閉の状態であるため、従来の説明にて本
発明人により示された各反応系が互いに1つのゲイトバ
ルブで連結されている場合に比べて、さらに不純物のオ
ートドーピングが少なくなった。
【0041】さらに加えて、以上の説明においては、基
板のホルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第1の反応炉用のホ
ルダ(11)、第2の反応炉用ホルダ(11′)第3の
反応炉用ホルダ(11″)をそれぞれ専用に配置せしめ
ることが本発明の製造装置においては可能である。かく
することにより、各反応室間の不純物の混入特にホルダ
表面に付着しているPN型またはEg可変用不純物、添
加物の混入を完全に除去することができ、多量生産用と
して全く画期的なものである。
【0042】図2は図1の製造装置を補かんするもので
ある。すなわち第1、第2、第3の反応炉に対して供給
される反応性気体は供給系(6)、(27)、(28)
よりそれぞれ供給される。その反応性気体は図2
(A)、(B)および(C)に対応して示されている。
【0043】図2(A)においては水素で希釈したジボ
ラン(43)、シラン(44)反応炉内壁のエッチング
用ガス例えばCF4(O2 =0〜5%)またはNF3
炭化物の添加物である珪素と炭素とが化合した反応性気
体例えばTMS(テトラメチルシランSi(CH34
(46)およびキャリアガスである水素またはヘリュー
ム(47)が配置されている。
【0044】これらは流量計(マスフロメータ)(5
0)、電磁バルブ(51)を経て供給系(6)より第1
の反応炉に供給される。この場合はSix1-x(0.2
≦x≦1)で作られ、導電型はP型としている。かくす
ることにより1.7〜2.5eVのEgを有するP型の
アモルファスまたはセミアモルファス構造を含む非単結
晶半導体を基板上に100〜300Aの厚さに形成させ
た。
【0045】被膜の作製は、本発明人の出願になる特許
願(「プラズマ気相法」昭和56年10月14日、特願
昭56−103627)に詳しく述べられているが、例
えば250〜330℃特に300℃、0.1〜0.3t
orrプラズマ発生用電流13.56MHz、5〜10
0W、被膜形成時間10秒〜10分とした。
【0046】反応炉内壁は5〜30回作製するとフレイ
ク(薄片)が発生するので、かかる場合にはCF4また
はNF3によりプラズマエッチングして除去すればよ
い。このクリーニングは、被膜の積層形成プロセスにお
いても、複数の反応炉の一部において、被膜形成を行わ
ずに、反応炉内壁のエッチングを行うことにより達成で
きる。
【0047】図2(B)はI層のアモルファスまたは5
〜100Aの大きさの微結晶性を含有するセミアモルフ
ァスまたはマイクロポリクリスタルよりなる非単結晶半
導体膜を作製する場合を示している。
【0048】すなわち、シラン(45)CF4(O2=0
〜5%)、キャリアガスであるヘリューム(49)より
なり5〜20%にヘリュームにて希釈されたシランによ
り光伝導度1×10-3〜9×10-2(Ωcm)-1、特に
5〜20×10-3(Ωcm)-1の値を有する珪素の非単
結晶半導体を0.4〜1μの厚さに作製した。
【0049】また、図2(C)は(A)とは逆にN型不
純物であるフオスヒン(48)、シラン(43)、エッ
チング用ガス(45)、TMS(46)、キャリアガス
(40)を提供し、100〜500AのN型半導体層を
作製した。
【0050】かくして、図3に示す如き基板上にPIN
型のダイオ−ドまたは光電変換装置を作り、その特性を
調べた。
【0051】図3(A)においては、ステンレスの如き
金属基板またはカプトンの如きフレキシブルフイルム上
にステンレス膜が形成された基板(70)上にP型半導
体層(71)、I型半導体層(72)、N型半導体層
(74)よりなる半導体層(73)を作製し、この上面
にITOの如き透光性透明導電膜を600〜800A、
ρs=10〜25Ω/□を作製した。従来の一室式の平
行平板型ではAM1(100mW/cm2)にて6〜
7.5%/3×3mm正方形しか得られなかったが、本
発明人の出願になるたて型の独立分離式においては、
7.5〜9.5%/3×3mm正方形が得られた。しか
し本発明では、ホルダを各反応炉独立式にした場合、最
高16%/3×3mm正方形、一般に12〜15%の高
い変換効率の太陽電池を作ることができた。
【0052】また、ホルダを各反応炉共通にした場合、
9.0〜12.5%の高い効率であった。
【0053】これは酸素、水分等の酸化物気体の外部か
らの混入防止、各半導体表面等への不純物混入を防止し
たことにある。
【0054】さらに重要なことは、1回のバッチにおい
て10×10cm正方形の基板を50〜500枚もロー
ディング可能であり、10×10cm正方形1枚に対す
る設備消却費は従来の50〜500円であったものが、
0.2〜2円と約1/100に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要であっ
た。
【0055】図3(B)はガラスの如き透光性基板(7
6)上にITO(500〜800A)(78)および酸
化スズまたは酸化アンチモン(79)(100〜300
A)よりなる低シート抵抗(ρ3=5〜20Ω/□高耐
熱性)の透明導電膜(77)上にP型半導体層(7
1)、I型層(72)、N型層(74)およびアルミニ
ュームまたはITOよりなる裏面電極(75)を設けた
ものである。かかる構造においても変換効率10〜13
%を得ることができた。
【0056】このため、この構造をガラス基板上に集積
化しまた同時にPIN型の逆流防止ダイオードを設ける
ことにより民生用の太陽電池を従来と同一出力を得る場
合、従来より1/2の面積でかつ価格は200〜250
円を20〜30円にまで下げ、10cm2の面積にて1
00〜130円で作ることが可能になった。
【0057】図4は本発明のプラズマCVD法で特にグ
ロー放電法を用いる反応炉に配置される基板、電極およ
び基板のローディングの関係を示す。
【0058】図面において図4(A)は電極(2)、
(2′)を水平方向に平行に、また基板(61)の裏面
を互いに密接して、表面は基板間を20〜40mmの間
隔で設けた。また、その配置はやはり水平に設けたもの
である。
【0059】反応炉(1)の反応筒(5)は直径100
〜300mmφ代表的には180mmφを有し、その長
さは200〜400cmを有するため、10×10cm
正方形の基板に図面の如き8枚ではなく各段20枚を1
0〜30列配置させることができた。このため1回の製
造バッチで50〜600枚を作ることができ、従来の平
行平板式では全く考えられない量の半導体装置を一度に
作ることができた。
【0060】図4(B)は電極(2)、(2′)を垂直
方向に、また基板(61)の表面(被形成面)を垂直方
向に、裏面を互いに密接させて設けたものである。その
他は(A)と同様である。ホルダへの基板のローディン
グは(A)、(B)を互いに交互に行なってもよい。
【0061】図4(C)はアーク放電法またはグロー放
電法を用いたプラズマCVD法である。
【0062】図面では図1(A)の1つの反応炉を示し
たものである。すなわち放電電極(2)、(2′)を反
応筒方向に有し、基板(61)はホルダ(60)にロー
デイングされ、反応管(5)の外側には加熱用ヒータ
(3)が設けられている。アーク放電とするには一方の
電極より熱電子を放出させた。反応性気体は供給系
(6)より導入され、不要の反応性成物およびキャリア
ガスは排出系(63)より外部に放出される。この不要
の反応生成物は低温になる領域で粉末状になるため、反
応炉(5)の中(内壁)にこれらが発生することを防ぐ
ため、ヒータ(3)は(65)に示す如く反応管のすべ
てをおおうようにした。
【0063】かくすることにより、粉末状の反応生成物
を反応筒に残留させることはなくなり、歩留の向上にな
った。図1また図1また図4(A)、(B)においても
同様にすると、さらに生産性の向上に役立った。
【0064】
【発明の効果】以上の説明より明らかな如く、本発明は
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このためこの思想を基礎
とし、2つの反応系、4〜8の反応系等を作ることがで
き、初めてPCVD装置で大量生産可能な方式を開発す
ることができた。
【0065】さらに、この半導体製造装置において、単
にPINの光電変換装置のみではなく、N(N型半導
体)(0.1〜1μ)−I(真性半導体)(0.2〜2
μ)−I(絶縁体)(0.5〜1μ)のIGFET(縦
チャネル型の絶縁ゲイト型電界効果半導体装置)を、ま
たはそれを集積化した構造を作ることが可能である。さ
らに、この反応炉に横方向に巾2〜20cmの50〜1
00cmの長い半導体基板を配置し、その上面全面にフ
ォトセンサアレーその他の半導体装置を作ることも可能
である。以上本発明の半導体製造装置の工学的効果はき
わめて著しいものであると信じる。
【図面の簡単な説明】
【図1】本発明の半導体装置製造装置の実施例を示す。
【図2】図1を補かんする反応性気体のガス系の実施例
を示す。
【図3】本発明により作られた光電変換装置の縦断面図
を示す。
【図4】図1の反応炉の部分を示す実施例である。
【符号の説明】
3 ヒータ 4 基板ホルダ 5 反応炉 12 移動機構 13 電源 33 シャッタ 37 ロータリーポンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 減圧可能な共通室と、複数の異なった種
    類の被膜の積層形成に対応して該共通室に対し各々ゲー
    ト弁手段を介して気密連結された複数の被膜形成反応炉
    と、前記複数の反応炉のそれぞれに対し前記共通室内よ
    り基板を前記ゲート弁手段を開として搬入搬出する手段
    と、前記複数の反応炉のそれぞれにて前記ゲート弁手段
    を閉として被膜を形成する手段を有する被膜製造装置に
    おいて、前記共通室内より基板を前記複数の反応室に搬
    入して前記基板上に複数の被膜を積層形成する求めに応
    じて搬入、被膜形成、搬出を行う機構を有することを特
    徴とする半導体装置製造装置。
  2. 【請求項2】 減圧可能な共通室と、複数の異なった種
    類の被膜の積層形成に対応して該共通室に対し各々ゲー
    ト弁手段を介して気密連結された複数の被膜形成反応炉
    と、前記複数の反応炉のそれぞれに対し前記共通室内よ
    り基板のみを前記ゲート弁手段を開として搬入搬出する
    手段と、前記複数の反応炉のそれぞれにて前記ゲート弁
    手段を閉として被膜を形成する手段を有する被膜製造装
    置において、前記共通室内より基板を前記複数の反応室
    に搬入して前記基板上に複数の被膜を積層形成する求め
    に応じて搬入、被膜形成、搬出を行う機構を有すること
    を特徴とする半導体装置製造装置。
JP7240477A 1995-08-28 1995-08-28 半導体装置製造装置 Pending JPH08195348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7240477A JPH08195348A (ja) 1995-08-28 1995-08-28 半導体装置製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240477A JPH08195348A (ja) 1995-08-28 1995-08-28 半導体装置製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP9507097A Division JP3069682B2 (ja) 1997-03-28 1997-03-28 反応室のクリーニング方法

Publications (1)

Publication Number Publication Date
JPH08195348A true JPH08195348A (ja) 1996-07-30

Family

ID=17060104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240477A Pending JPH08195348A (ja) 1995-08-28 1995-08-28 半導体装置製造装置

Country Status (1)

Country Link
JP (1) JPH08195348A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10310870A (ja) * 1997-05-09 1998-11-24 Semiconductor Energy Lab Co Ltd プラズマcvd装置
JP2002146537A (ja) * 2001-09-18 2002-05-22 Semiconductor Energy Lab Co Ltd クリーニング方法
JP2003144906A (ja) * 2001-11-16 2003-05-20 National Institute Of Advanced Industrial & Technology 壁面に付着した炭素質物の除去方法
WO2011074756A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 기판처리방법
WO2011074753A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 화학기상증착장치
WO2011081941A3 (en) * 2009-12-15 2011-08-25 Applied Materials, Inc. Surface passivation techniques for chamber-split processing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404661A (en) * 1965-08-26 1968-10-08 Sperry Rand Corp Evaporation system
JPS5521553A (en) * 1978-08-01 1980-02-15 Anelva Corp Device for fabricating film
JPS55141570A (en) * 1979-04-18 1980-11-05 Anelva Corp Dry etching apparatus
JPS5787120A (en) * 1980-11-20 1982-05-31 Matsushita Electric Ind Co Ltd Method and device for plasma cvd
JPS57149748A (en) * 1981-03-12 1982-09-16 Anelva Corp Treating device for substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404661A (en) * 1965-08-26 1968-10-08 Sperry Rand Corp Evaporation system
JPS5521553A (en) * 1978-08-01 1980-02-15 Anelva Corp Device for fabricating film
JPS55141570A (en) * 1979-04-18 1980-11-05 Anelva Corp Dry etching apparatus
JPS5787120A (en) * 1980-11-20 1982-05-31 Matsushita Electric Ind Co Ltd Method and device for plasma cvd
JPS57149748A (en) * 1981-03-12 1982-09-16 Anelva Corp Treating device for substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10310870A (ja) * 1997-05-09 1998-11-24 Semiconductor Energy Lab Co Ltd プラズマcvd装置
US7723218B2 (en) 1997-05-09 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus
US8053338B2 (en) 1997-05-09 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus
US8278195B2 (en) 1997-05-09 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus
JP2002146537A (ja) * 2001-09-18 2002-05-22 Semiconductor Energy Lab Co Ltd クリーニング方法
JP2003144906A (ja) * 2001-11-16 2003-05-20 National Institute Of Advanced Industrial & Technology 壁面に付着した炭素質物の除去方法
WO2011074756A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 기판처리방법
WO2011074754A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 기판처리방법
WO2011074755A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 기판처리방법
WO2011074753A1 (ko) * 2009-12-14 2011-06-23 엘아이지에이디피 주식회사 화학기상증착장치
CN102804340A (zh) * 2009-12-14 2012-11-28 丽佳达普株式会社 化学气相沉积设备
WO2011081941A3 (en) * 2009-12-15 2011-08-25 Applied Materials, Inc. Surface passivation techniques for chamber-split processing

Similar Documents

Publication Publication Date Title
US4492716A (en) Method of making non-crystalline semiconductor layer
JPH0512850B2 (ja)
JPH0370367B2 (ja)
JPWO2010023947A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JPH08195348A (ja) 半導体装置製造装置
JPH0673348B2 (ja) プラズマ処理装置のクリーニング方法
JPH0673347B2 (ja) プラズマ処理装置
JP3069682B2 (ja) 反応室のクリーニング方法
JP2626705B2 (ja) 被膜作製方法
JPH05144754A (ja) 被膜作製装置
JP2573108B2 (ja) プラズマ処理方法
JP2918194B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP3068276B2 (ja) 非単結晶タンデム型太陽電池の製法及びそれに用いる製造装置
JP2562686B2 (ja) プラズマ処理装置
JPH0337730B2 (ja)
JP2977686B2 (ja) 光起電力装置の製造方法及びその製造装置
JPH0774118A (ja) 半導体装置製造方法
Takagi et al. Large area multi-zone type VHF-PCVD system for a-Si and/spl mu/c-Si deposition
JPH06177409A (ja) 薄膜太陽電池の製造方法
JPH0436448B2 (ja)
JPS62219970A (ja) 薄膜半導体素子の製造方法
JPH0522375B2 (ja)
JP2815711B2 (ja) 薄膜半導体装置製造装置
JPH0732141B2 (ja) 炭素膜作製方法
JPS61222116A (ja) 堆積膜形成法