JP2573108B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法Info
- Publication number
- JP2573108B2 JP2573108B2 JP3169305A JP16930591A JP2573108B2 JP 2573108 B2 JP2573108 B2 JP 2573108B2 JP 3169305 A JP3169305 A JP 3169305A JP 16930591 A JP16930591 A JP 16930591A JP 2573108 B2 JP2573108 B2 JP 2573108B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- plasma
- film
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明はプラズマ気相法により、
特性が良く、しかも再現性に優れた被膜を作製する方法
に関する。
特性が良く、しかも再現性に優れた被膜を作製する方法
に関する。
【0002】
【従来の技術】従来プラズマCVD法に関しては、ひと
つの反応炉にてPIN接合等を有する半導体装置の作製
が行われていた。しかしこの半導体装置の作製を繰り返
し行うと、全くわけのわからない劣化、バラツキに悩ま
されてしまい、半導体装置としての信頼性に不適当なも
のしかできなかった。
つの反応炉にてPIN接合等を有する半導体装置の作製
が行われていた。しかしこの半導体装置の作製を繰り返
し行うと、全くわけのわからない劣化、バラツキに悩ま
されてしまい、半導体装置としての信頼性に不適当なも
のしかできなかった。
【0003】この原因としては、反応炉内に付着してい
る酸素、アルカリ金属が半導体層中に混入して、電気伝
導度の低下してしまう現象を指摘することができる。特
に酸素にあっては1PPMの混入であっても、暗伝導度
が10−6(Ωcm)−1から10−8(Ωcm)−1
へと1/100にまで低下してしまうことが明らかにな
っている。
る酸素、アルカリ金属が半導体層中に混入して、電気伝
導度の低下してしまう現象を指摘することができる。特
に酸素にあっては1PPMの混入であっても、暗伝導度
が10−6(Ωcm)−1から10−8(Ωcm)−1
へと1/100にまで低下してしまうことが明らかにな
っている。
【0004】またアルカリ金属にあっても、5PPMの
混入で、P型、I型の伝導度の低下または透明導電膜の
伝導度が低下してしまう。さらに再現性特性劣化の原因
としては、以下の理由が考えられる。すなわち、ひとつ
の半導体装置の作製に際し、その最後の工程(第1の工
程という)においてN型半導体層を作り、また次の最初
の工程(第2の工程という)においてP型の半導体層を
作った場合、第1の工程におけるドーピング材料である
リンが1015〜1018cm−3の濃度に第2の工程
においてP型半導体層中に混入してしまい、このP型半
導体層がホウ素の1018〜1021cm−3の濃度の
添加によりP型の導電型としても、その電気伝導度はリ
ンの混入により再結合中心が増加するためきわめて特性
が悪く、混入がない場合の10−2〜10+1(Ωc
m)−1に対し、10−6〜10−4(Ωcm)−1と
1/100〜1/1000も低下してしまうのである。
混入で、P型、I型の伝導度の低下または透明導電膜の
伝導度が低下してしまう。さらに再現性特性劣化の原因
としては、以下の理由が考えられる。すなわち、ひとつ
の半導体装置の作製に際し、その最後の工程(第1の工
程という)においてN型半導体層を作り、また次の最初
の工程(第2の工程という)においてP型の半導体層を
作った場合、第1の工程におけるドーピング材料である
リンが1015〜1018cm−3の濃度に第2の工程
においてP型半導体層中に混入してしまい、このP型半
導体層がホウ素の1018〜1021cm−3の濃度の
添加によりP型の導電型としても、その電気伝導度はリ
ンの混入により再結合中心が増加するためきわめて特性
が悪く、混入がない場合の10−2〜10+1(Ωc
m)−1に対し、10−6〜10−4(Ωcm)−1と
1/100〜1/1000も低下してしまうのである。
【0005】そして上記の再現性特性劣化のため、PI
N型光電変換装置においては2〜4%の変換効率しか得
られず。そのバラツキも±200%も有して得られたに
すぎず好ましくなかった。
N型光電変換装置においては2〜4%の変換効率しか得
られず。そのバラツキも±200%も有して得られたに
すぎず好ましくなかった。
【0006】またこの不純物酸素ドーピングの効果を少
なくするため、本発明人の出願になる特許願(半導体装
置作製方法 56−55608(原表示53−1528
87昭和53年12月10日出願))が知られている。
これは例えばPIN半導体装置を作ろうとする時、各P
層、I層、N層をそれぞれ独立の反応炉で作り、基板を
各反応炉間において成膜毎に移動させる方式である。
なくするため、本発明人の出願になる特許願(半導体装
置作製方法 56−55608(原表示53−1528
87昭和53年12月10日出願))が知られている。
これは例えばPIN半導体装置を作ろうとする時、各P
層、I層、N層をそれぞれ独立の反応炉で作り、基板を
各反応炉間において成膜毎に移動させる方式である。
【0007】この方法にあっては、それぞれの反応炉が
独立に存在し、しかもその真空度を保つことができるの
で、不純物酸素のドーピングが少なく、また各反応間に
おける不本意な不純物のドーピングを抑えることができ
るという効果を有している。
独立に存在し、しかもその真空度を保つことができるの
で、不純物酸素のドーピングが少なく、また各反応間に
おける不本意な不純物のドーピングを抑えることができ
るという効果を有している。
【0008】しかしながら、上記の独立な反応炉を用い
た場合、半導体製造装置における反応炉の数はひとつの
反応炉の方法の3倍必要であり、製造コストが2.5〜
3倍も高価になってしまう。さらに多量生産向きでない
等の欠点もあった。
た場合、半導体製造装置における反応炉の数はひとつの
反応炉の方法の3倍必要であり、製造コストが2.5〜
3倍も高価になってしまう。さらに多量生産向きでない
等の欠点もあった。
【0009】
【発明が解決しようとする課題】本発明は、不純物の混
入に対して敏感に特性を変化させる被膜を形成する際、
その被膜に反応炉内壁や基板のホルダーからの不純物
が、混入してしまうことを防止することを目的とするも
のである。
入に対して敏感に特性を変化させる被膜を形成する際、
その被膜に反応炉内壁や基板のホルダーからの不純物
が、混入してしまうことを防止することを目的とするも
のである。
【0010】
【課題を解決するための手段】プラズマ気相法により反
応炉内に配設された基板上に被膜を形成するに際し、上
記被膜を形成する前に、前記反応炉内壁または基板ホル
ダの表面に、次の工程で形成される被膜を形成すること
により、反応炉内壁に付着した不純物が、新たに形成す
べき基板上の被膜へ混入するのを防止する。
応炉内に配設された基板上に被膜を形成するに際し、上
記被膜を形成する前に、前記反応炉内壁または基板ホル
ダの表面に、次の工程で形成される被膜を形成すること
により、反応炉内壁に付着した不純物が、新たに形成す
べき基板上の被膜へ混入するのを防止する。
【0011】被膜を形成する前に反応炉内壁または基板
ホルダーの表面に次の工程で形成されるべき被膜を形成
するのは次の理由による。反応炉内には、酸素やアルカ
リ金属その他の不純物、また前の工程で例えばPまたは
N型の半導体層の形成を行っている場合には、導電型を
付与する不純物が付着している。
ホルダーの表面に次の工程で形成されるべき被膜を形成
するのは次の理由による。反応炉内には、酸素やアルカ
リ金属その他の不純物、また前の工程で例えばPまたは
N型の半導体層の形成を行っている場合には、導電型を
付与する不純物が付着している。
【0012】プラズマ気相反応による被膜形成では、被
膜形成に必要な反応性気体がプラズマ化されている。そ
のためプラズマ化された反応性気体が反応炉内壁に付着
している前記不純物をスパッタするという現象が生じ
る。その結果反応炉内壁に付着している不純物は、反応
炉内空間に拡がるため、形成中の被膜の中に不純物が混
入することになるのである。
膜形成に必要な反応性気体がプラズマ化されている。そ
のためプラズマ化された反応性気体が反応炉内壁に付着
している前記不純物をスパッタするという現象が生じ
る。その結果反応炉内壁に付着している不純物は、反応
炉内空間に拡がるため、形成中の被膜の中に不純物が混
入することになるのである。
【0013】このような不純物の混入を防止するため
に、次の工程で形成されるべき被膜を形成するのであ
る。予め反応炉内壁または基板ホルダにI層を形成する
再には、その厚さを0.2〜2μmの厚さに形成させ、
コーティングしてしまうのが効果的である。以下実施例
を示し、本発明を用いた例を示す。
に、次の工程で形成されるべき被膜を形成するのであ
る。予め反応炉内壁または基板ホルダにI層を形成する
再には、その厚さを0.2〜2μmの厚さに形成させ、
コーティングしてしまうのが効果的である。以下実施例
を示し、本発明を用いた例を示す。
【0014】
【実施例】図1に本実施例で用いた半導体層作製装置の
概要を示す。図1に示す装置は、基板(1)、基板ホル
ダ(2)、基板ホルダ(2)を支えるジグ(3)、電磁
エネルギを供給するための電源(4)、加熱用の電気炉
(5)、排気口(6)、気体導入口(7)、混合室
(8)、一対の電極(9)並びに(10)、バルブ(1
1)並びに(19)、ロータリーポンプ(12)、ヘリ
ューム導入系(13)、ジボラン導入系(14)、フォ
スフィン導入系(15)、シラン導入系(16)、フッ
化物気体導入系(17)、流量計(18)、TMS(テ
トラメチルシラン)(20)、TMSの容器(21)、
電子恒温槽(22)、バルブ(23)、反応筒(2
5)、励起室(26)、別室(29)、入口(30)、
気体導入系(31)、バルブ(32)、ロータリーポン
プ(33)、開閉とびら(34)、ミキサ用混合板(3
5)を有している。
概要を示す。図1に示す装置は、基板(1)、基板ホル
ダ(2)、基板ホルダ(2)を支えるジグ(3)、電磁
エネルギを供給するための電源(4)、加熱用の電気炉
(5)、排気口(6)、気体導入口(7)、混合室
(8)、一対の電極(9)並びに(10)、バルブ(1
1)並びに(19)、ロータリーポンプ(12)、ヘリ
ューム導入系(13)、ジボラン導入系(14)、フォ
スフィン導入系(15)、シラン導入系(16)、フッ
化物気体導入系(17)、流量計(18)、TMS(テ
トラメチルシラン)(20)、TMSの容器(21)、
電子恒温槽(22)、バルブ(23)、反応筒(2
5)、励起室(26)、別室(29)、入口(30)、
気体導入系(31)、バルブ(32)、ロータリーポン
プ(33)、開閉とびら(34)、ミキサ用混合板(3
5)を有している。
【0015】また図2は図1の図面における排気口
(6)方向からみた基板(1)の配置と電極(9),
(10)との位置的関係を示したものである。本実施例
は、PINの順序にて積層形成せしめ、これを繰り返
し、安定して作製することを目的とするものである。
(6)方向からみた基板(1)の配置と電極(9),
(10)との位置的関係を示したものである。本実施例
は、PINの順序にて積層形成せしめ、これを繰り返
し、安定して作製することを目的とするものである。
【0016】本実施例においては、半導体として珪素半
導体を形成し、珪素半導体を形成する出発材料である反
応性気体に3価の不純物であるB、Al、Ga、Inを
含む不純物気体例えばジボラン(B2H6)を添加する
ことによりP型の半導体層を形成し、また5価の不純物
を含む不純物気体例えばフォスヒン(PH3)またはア
ルシン(AsH3)を漸次添加することによって、N型
の半導体層を形成した。また反応性気体として、炭素−
珪素結合を有する材料であるテトラメチルシラン(Si
(CH3)4)(単にTMSという)、テトラエチルシ
ラン(Si(C2H5)4)、Si(CH3)xCl
4−x(1≦x≦3)、Si(CH3)xH4−x(1
≦x≦3)等の反応性気体を用いることもできる。
導体を形成し、珪素半導体を形成する出発材料である反
応性気体に3価の不純物であるB、Al、Ga、Inを
含む不純物気体例えばジボラン(B2H6)を添加する
ことによりP型の半導体層を形成し、また5価の不純物
を含む不純物気体例えばフォスヒン(PH3)またはア
ルシン(AsH3)を漸次添加することによって、N型
の半導体層を形成した。また反応性気体として、炭素−
珪素結合を有する材料であるテトラメチルシラン(Si
(CH3)4)(単にTMSという)、テトラエチルシ
ラン(Si(C2H5)4)、Si(CH3)xCl
4−x(1≦x≦3)、Si(CH3)xH4−x(1
≦x≦3)等の反応性気体を用いることもできる。
【0017】炭素を得ようとする時は、アセチレン(C
2H2)またはエチレン(C2H4)を主として用いれ
ばよい。こうすることにより、炭化珪素(SixC1−
x)(0≦x<0.5)または炭素(C)(これらを合
わせるとSixC1−x(0≦x<0.5)と示すこと
ができるため、以下炭化珪素という時はSixC1−x
(0≦x<0.5)を意味するものとする)を作製する
ことができる。
2H2)またはエチレン(C2H4)を主として用いれ
ばよい。こうすることにより、炭化珪素(SixC1−
x)(0≦x<0.5)または炭素(C)(これらを合
わせるとSixC1−x(0≦x<0.5)と示すこと
ができるため、以下炭化珪素という時はSixC1−x
(0≦x<0.5)を意味するものとする)を作製する
ことができる。
【0018】さらにここに3価または5価の不純物を添
加して被形成面よりP型、I型(真性またはオートドー
ピング等を含む人為的に不純物を添加しない実質的に真
性)さらにN型の半導体または半絶縁体を作製すること
ができる。
加して被形成面よりP型、I型(真性またはオートドー
ピング等を含む人為的に不純物を添加しない実質的に真
性)さらにN型の半導体または半絶縁体を作製すること
ができる。
【0019】図1において被形成面を有する基板(1)
は角型の石英ホルダ(2)にて保持され、図面では7段
2列計14枚の構成をさせている。基板(1)およびホ
ルダ(2)は反応炉の前方の別室(29)に入口(3
0)より予め配置され、バルブ(32)、ロータリーポ
ンプ(33)により真空引きがなされる。さらに開閉扉
(34)を開けて、反応炉内に自動送り装置により移動
させられ、さらにミキサー用混合板(35)も同時に配
置される。これらは反応炉、別室ともに真空状態におい
てなされ、反応炉内に酸素(空気)が少しでも混入しな
いように努めた。さらに開閉扉(34)を閉じたことに
より、図面の如く電極(9),(10)の間に基板を配
置した。
は角型の石英ホルダ(2)にて保持され、図面では7段
2列計14枚の構成をさせている。基板(1)およびホ
ルダ(2)は反応炉の前方の別室(29)に入口(3
0)より予め配置され、バルブ(32)、ロータリーポ
ンプ(33)により真空引きがなされる。さらに開閉扉
(34)を開けて、反応炉内に自動送り装置により移動
させられ、さらにミキサー用混合板(35)も同時に配
置される。これらは反応炉、別室ともに真空状態におい
てなされ、反応炉内に酸素(空気)が少しでも混入しな
いように努めた。さらに開閉扉(34)を閉じたことに
より、図面の如く電極(9),(10)の間に基板を配
置した。
【0020】図1は、反応系を上方より眺めた構造を示
したものであり、基板(1)は互いに裏面を合わせて垂
直に配置させている。かくの如く重力を利用してフレイ
クを下部に除去することは、量産歩留まりを考慮するの
に有用である。さらにこの基板(1)を折入させた反応
炉(25)には、この基板に垂直または平行(特に平行
にすると膜の均一性が得やすい)に電磁エネルギの電界
が図2(A)または(B)特に(B)の如くに加わるよ
うに一対の電極(9).(10)を上下または左右に配
置して設けた。この電極の外側に電気炉(5)が設けら
れており、基板(1)が100〜400℃代表的には3
00℃に加熱することができる。
したものであり、基板(1)は互いに裏面を合わせて垂
直に配置させている。かくの如く重力を利用してフレイ
クを下部に除去することは、量産歩留まりを考慮するの
に有用である。さらにこの基板(1)を折入させた反応
炉(25)には、この基板に垂直または平行(特に平行
にすると膜の均一性が得やすい)に電磁エネルギの電界
が図2(A)または(B)特に(B)の如くに加わるよ
うに一対の電極(9).(10)を上下または左右に配
置して設けた。この電極の外側に電気炉(5)が設けら
れており、基板(1)が100〜400℃代表的には3
00℃に加熱することができる。
【0021】反応性気体は水素またはヘリウムのキャリ
アガス例えばヘリウムを(13)より、3価の不純物で
あるジボランを(14)より、5価の不純物であるフォ
スヒンを(15)より、4価の添加物である珪化物気体
のシランを(16)より導入した。
アガス例えばヘリウムを(13)より、3価の不純物で
あるジボランを(14)より、5価の不純物であるフォ
スヒンを(15)より、4価の添加物である珪化物気体
のシランを(16)より導入した。
【0022】また炭素−珪素結合を有する反応性気体T
MS(20)を用いる場合は、TMSが初期状態におい
て液体であるため電子恒温槽(22)によって所定の温
度に制御されたステンレス容器(21)にTMSを保存
して用いた。
MS(20)を用いる場合は、TMSが初期状態におい
て液体であるため電子恒温槽(22)によって所定の温
度に制御されたステンレス容器(21)にTMSを保存
して用いた。
【0023】このTMSは沸点が25℃であり、ロータ
リーポンプ(12)をバルブ(11)をへて排気させ、
反応炉内を0.01〜10torr特に0.02〜0.
4torrに保持させた。こうすることにより、1気圧
より低い圧力により結果として特に加熱しなくともTM
Sを気化させることができる。この気化したTMSを1
00%の濃度で流量計を介して反応炉に導入すること
は、従来の如く容器(21)をバブルして反応性気体を
放出するやり方に比較して、その流量制御が精度よく可
能であるという特徴を有する。
リーポンプ(12)をバルブ(11)をへて排気させ、
反応炉内を0.01〜10torr特に0.02〜0.
4torrに保持させた。こうすることにより、1気圧
より低い圧力により結果として特に加熱しなくともTM
Sを気化させることができる。この気化したTMSを1
00%の濃度で流量計を介して反応炉に導入すること
は、従来の如く容器(21)をバブルして反応性気体を
放出するやり方に比較して、その流量制御が精度よく可
能であるという特徴を有する。
【0024】また流量計が詰まった場合は、図面におい
て(24)よりヘリウムを導入した。また反応筒(2
5)またはホルダ(2)の内壁または表面に付着した反
応生成物を除去する場合は(17)より弗素化合物気体
であるCF4または酸素との混合気体CF4+O2(2
〜5%)を導入し、電磁エネルギを加えてフッ素ラジカ
ル、酸素ラジカルを発生させて気相エッチングを施し
た。本実施例におけるプラズマ放電においては、反応性
気体が混合室(8)をへて混合された後、励起室(2
6)において分解または反応をおこせしめた。
て(24)よりヘリウムを導入した。また反応筒(2
5)またはホルダ(2)の内壁または表面に付着した反
応生成物を除去する場合は(17)より弗素化合物気体
であるCF4または酸素との混合気体CF4+O2(2
〜5%)を導入し、電磁エネルギを加えてフッ素ラジカ
ル、酸素ラジカルを発生させて気相エッチングを施し
た。本実施例におけるプラズマ放電においては、反応性
気体が混合室(8)をへて混合された後、励起室(2
6)において分解または反応をおこせしめた。
【0025】電磁エネルギは電源(4)より一対の電極
(9)並びに(10)を経て、直流または高周波を印加
した。本実施例における膜形成においては、PIN接
合、PI、NI接合、PINPIN接合等をその必要に
応じて、必要な厚さに基板上に漸次積層して形成させ
た。
(9)並びに(10)を経て、直流または高周波を印加
した。本実施例における膜形成においては、PIN接
合、PI、NI接合、PINPIN接合等をその必要に
応じて、必要な厚さに基板上に漸次積層して形成させ
た。
【0026】このようにして被形成面上に膜を形成した
後、反応性気体を反応筒より十分にパージし、開閉扉
(34)を開け、ミキサ用混合板(35)、ジグ(3)
上の基板を別室(29)に自動引き出し管より反応筒お
よび別室をともに真空(0.01torr以下)にして
移動させた。さらに開閉扉(34)を閉じた後、別室に
(31)よりバルブを開けて空気を充填し大気圧とした
後、外部にジグおよび膜の形成された基板を取り出し
た。
後、反応性気体を反応筒より十分にパージし、開閉扉
(34)を開け、ミキサ用混合板(35)、ジグ(3)
上の基板を別室(29)に自動引き出し管より反応筒お
よび別室をともに真空(0.01torr以下)にして
移動させた。さらに開閉扉(34)を閉じた後、別室に
(31)よりバルブを開けて空気を充填し大気圧とした
後、外部にジグおよび膜の形成された基板を取り出し
た。
【0027】以上の実施例より明らかな如く、本実施例
においては反応性気体をミキサ(8)にて混合した後、
排気口(6)に層状(ミクロにはプラズマ化された状態
ではランダム運動をしていた)に流し、この流れに平行
に基板を配置して被形成面上にその膜厚が±5%以内の
バラツキで0.1〜3μmの厚さに膜を形成せしめた。
においては反応性気体をミキサ(8)にて混合した後、
排気口(6)に層状(ミクロにはプラズマ化された状態
ではランダム運動をしていた)に流し、この流れに平行
に基板を配置して被形成面上にその膜厚が±5%以内の
バラツキで0.1〜3μmの厚さに膜を形成せしめた。
【0028】図2は、図1の図面における排気口(6)
方向よりみた基板(1)の配置と電極(9)、(10)
との関係を示すものである。図面において(A)は基板
を水平に配置し、電極(9)、(10)を水平方向に配
置したものである。この場合一度に導入できる基板の枚
数を増やすことができる。
方向よりみた基板(1)の配置と電極(9)、(10)
との関係を示すものである。図面において(A)は基板
を水平に配置し、電極(9)、(10)を水平方向に配
置したものである。この場合一度に導入できる基板の枚
数を増やすことができる。
【0029】図2(B)は電極(9)、(10)と基板
(1)とをともに垂直にしたもので、基板の配置数が
(A)の2倍になる。図4(B)は、P型の珪素半導体
を作る工程の後に、I型の珪素半導体を作った場合にお
けるI型珪素半導体の電気伝導度の値を示すものであ
る。
(1)とをともに垂直にしたもので、基板の配置数が
(A)の2倍になる。図4(B)は、P型の珪素半導体
を作る工程の後に、I型の珪素半導体を作った場合にお
けるI型珪素半導体の電気伝導度の値を示すものであ
る。
【0030】前工程でP型半導体を作り、本発明方法の
中間処理法(I層の反応炉またはホルダへのコーティン
グ)を行わない場合、P型の珪素半導体上に形成された
I型の珪素半導体のAM1の光照射における電気伝導度
(光伝導度)は図4(B)の(65)で示され、暗伝導
度は(64)で示される。
中間処理法(I層の反応炉またはホルダへのコーティン
グ)を行わない場合、P型の珪素半導体上に形成された
I型の珪素半導体のAM1の光照射における電気伝導度
(光伝導度)は図4(B)の(65)で示され、暗伝導
度は(64)で示される。
【0031】図4(B)を見れば明らかなように、作製
工程の毎に電気伝導度は102のオーダーで大きくばら
つくことがわかる。他方本発明の前処理をおこなった場
合、光伝導度(70)、暗伝導度(70’)が得られ
た。また一連の作製工程毎の中間処理を行った場合は、
光伝導度のプロット点として(62)、暗伝導度のプロ
ット点として(63)が得られた。
工程の毎に電気伝導度は102のオーダーで大きくばら
つくことがわかる。他方本発明の前処理をおこなった場
合、光伝導度(70)、暗伝導度(70’)が得られ
た。また一連の作製工程毎の中間処理を行った場合は、
光伝導度のプロット点として(62)、暗伝導度のプロ
ット点として(63)が得られた。
【0032】上記のデータを見れば明らかように、本発
明の構成を採用することにより、I層中への不本意な不
純物ドーピングを抑えることができ、しかも半導体装置
の作製毎における特性のばらつきも小さくできる。
明の構成を採用することにより、I層中への不本意な不
純物ドーピングを抑えることができ、しかも半導体装置
の作製毎における特性のばらつきも小さくできる。
【0033】〔参考例〕この参考例は、本発明の真性ま
たは実質的に真性の半導体層(I層)の代わりに、炭化
珪素の層をコーティング層として用い、また半導体装置
を作製する毎に、反応炉内壁およびホルダーにコーティ
ング用の半導体被膜を形成した例である。
たは実質的に真性の半導体層(I層)の代わりに、炭化
珪素の層をコーティング層として用い、また半導体装置
を作製する毎に、反応炉内壁およびホルダーにコーティ
ング用の半導体被膜を形成した例である。
【0034】また本参考例においては、図1に示すプラ
ズマ気相反応装置を用いた。図3は本参考例における半
導体層の作製における操作手順チャートを示したもので
ある。図面において“0”で示される(49)は反応炉
の真空引きによる0.01torr以下に保持された状
態を示す。“1”で示される(40)は反応炉または反
応筒(以下反応炉という)およびホルダに炭素または炭
化珪素のコーティングをする状態を示す。
ズマ気相反応装置を用いた。図3は本参考例における半
導体層の作製における操作手順チャートを示したもので
ある。図面において“0”で示される(49)は反応炉
の真空引きによる0.01torr以下に保持された状
態を示す。“1”で示される(40)は反応炉または反
応筒(以下反応炉という)およびホルダに炭素または炭
化珪素のコーティングをする状態を示す。
【0035】このコーティングの詳細を図3(B)、
(C)に示す。図3(B)に示されているのは、まず真
空引きにより(49)で示される工程において、0.0
1torr以下の状態を10〜30分保持し、その後
(50)で示される工程で、水素を導入し、電磁エネル
ギを0〜30分、30〜50Wの出力で加えることによ
りプラズマクリーニングを行い、反応筒およびホルダに
吸着している、水分、酸素を除去する。
(C)に示す。図3(B)に示されているのは、まず真
空引きにより(49)で示される工程において、0.0
1torr以下の状態を10〜30分保持し、その後
(50)で示される工程で、水素を導入し、電磁エネル
ギを0〜30分、30〜50Wの出力で加えることによ
りプラズマクリーニングを行い、反応筒およびホルダに
吸着している、水分、酸素を除去する。
【0036】さらにその水素を除去した後、(51)で
示される工程でヘリウムを導入し、電磁エネルギを30
〜50Wの出力で10〜30分加えることによりこのヘ
リウムをプラズマ化し、さらに表面の水素を除去した。
(50)における水素プラズマ発生においては、水素中
に1〜5%の濃度でHClまたはClを添加すると、塩
素ラジカルが同時に発生し、このラジカルが石英等ホル
ダの内側に存在しているナトリウムの如きアルカリ金属
を吸いだす作用を有するので、バックグラウンドレベル
でのナトリウム、水分、酸素の濃度を形成された膜中に
て1014cm−3以下にすることができる。
示される工程でヘリウムを導入し、電磁エネルギを30
〜50Wの出力で10〜30分加えることによりこのヘ
リウムをプラズマ化し、さらに表面の水素を除去した。
(50)における水素プラズマ発生においては、水素中
に1〜5%の濃度でHClまたはClを添加すると、塩
素ラジカルが同時に発生し、このラジカルが石英等ホル
ダの内側に存在しているナトリウムの如きアルカリ金属
を吸いだす作用を有するので、バックグラウンドレベル
でのナトリウム、水分、酸素の濃度を形成された膜中に
て1014cm−3以下にすることができる。
【0037】この塩素を添加した場合、さらにこの壁面
に残留吸着した塩素を除去するため(51)の不活性気
体によるスパッタリングによる除去も有効である。 か
かる反応炉は内壁を十分プラズマクリーニングすること
により、この反応炉の内壁に吸着した不純物が後のプラ
ズマ気相反応において放出されることを低減することが
できる。
に残留吸着した塩素を除去するため(51)の不活性気
体によるスパッタリングによる除去も有効である。 か
かる反応炉は内壁を十分プラズマクリーニングすること
により、この反応炉の内壁に吸着した不純物が後のプラ
ズマ気相反応において放出されることを低減することが
できる。
【0038】上記工程の後、反応炉内部を真空引きし、
炭化物気体であるエチレンまたは炭化珪素化物であるT
MSを導入し、プラズマエネルギにより分解して、反応
炉内壁およびホルダに0.1〜2μm代表的には0.2
〜0.5μmの厚さに炭化珪素膜を形成した。これらの
膜形成をさせる際、高い電磁エネルギが加わる領域即ち
スパッタ効果によって不純物が再放出されやすい領域に
は特に厚くつき成膜が行われるので、二重に好ましい結
果をもたらした。かかる複雑な前処理工程を行わない場
合であっても、図3(C)に示す如く(49)で示され
る真空引きの後、(52)において炭素または炭化珪素
を反応炉およびホルダの内壁に0.1〜2μmコーティ
ングすることによって、反応炉内壁さらにはホルダより
の酸素、アルカリ金属の再放出を防ぐことができ有効で
ある。
炭化物気体であるエチレンまたは炭化珪素化物であるT
MSを導入し、プラズマエネルギにより分解して、反応
炉内壁およびホルダに0.1〜2μm代表的には0.2
〜0.5μmの厚さに炭化珪素膜を形成した。これらの
膜形成をさせる際、高い電磁エネルギが加わる領域即ち
スパッタ効果によって不純物が再放出されやすい領域に
は特に厚くつき成膜が行われるので、二重に好ましい結
果をもたらした。かかる複雑な前処理工程を行わない場
合であっても、図3(C)に示す如く(49)で示され
る真空引きの後、(52)において炭素または炭化珪素
を反応炉およびホルダの内壁に0.1〜2μmコーティ
ングすることによって、反応炉内壁さらにはホルダより
の酸素、アルカリ金属の再放出を防ぐことができ有効で
ある。
【0039】図3(A)に示されるのは、半導体装置の
作製の工程である。図3(A)には、基板のコーティン
グ、(41)で示される系の真空引き、(42)で示さ
れるP型半導体の作製、(43)で示されるI型半導体
層の作製、(44)で示されるN型半導体の作製を行
い、(48)で示される一連の工程で第1の装置を作製
する工程が示されている。この第1の装置は前記したP
I、NI、PIN、PN等の接合を少なくとも1つ有す
るディバイス設計仕様によって作られなければならない
ことはいうまでもない。
作製の工程である。図3(A)には、基板のコーティン
グ、(41)で示される系の真空引き、(42)で示さ
れるP型半導体の作製、(43)で示されるI型半導体
層の作製、(44)で示されるN型半導体の作製を行
い、(48)で示される一連の工程で第1の装置を作製
する工程が示されている。この第1の装置は前記したP
I、NI、PIN、PN等の接合を少なくとも1つ有す
るディバイス設計仕様によって作られなければならない
ことはいうまでもない。
【0040】さらにこの後、この系に対し、反応炉のみ
またはこの反応炉とホルダとが挿入設置された反応系に
対し(46)で示される工程で、I型半導体層または
(42)の工程で形成された層と同じ層をコーティング
することにより、前の装置作製の際用いられた工程(4
4)の履歴が次のランに対して影響を与えないようにし
た。その詳細を図3(B)、(C)、(D)、(E)に
示す。即ち図3(B)は前記した前処理と同じく(4
9)で示される真空引き、(50)で示される水素プラ
ズマ放電、(51)で示されるヘリウムプラズマ処理、
(52)で示される半導体装置を作製するランの最初の
工程の半導体層を形成する工程を有する。しかしこの
(50),(51)で示される工程の代わりとして、一
般には(C)の(52)で示される反応炉内壁およびホ
ルダへの0.1〜2μmの厚さの半導体層の形成で十分
であった。
またはこの反応炉とホルダとが挿入設置された反応系に
対し(46)で示される工程で、I型半導体層または
(42)の工程で形成された層と同じ層をコーティング
することにより、前の装置作製の際用いられた工程(4
4)の履歴が次のランに対して影響を与えないようにし
た。その詳細を図3(B)、(C)、(D)、(E)に
示す。即ち図3(B)は前記した前処理と同じく(4
9)で示される真空引き、(50)で示される水素プラ
ズマ放電、(51)で示されるヘリウムプラズマ処理、
(52)で示される半導体装置を作製するランの最初の
工程の半導体層を形成する工程を有する。しかしこの
(50),(51)で示される工程の代わりとして、一
般には(C)の(52)で示される反応炉内壁およびホ
ルダへの0.1〜2μmの厚さの半導体層の形成で十分
であった。
【0041】またこの前の装置の作製でのランの履歴を
なくすため、(D)、(E)に示すブラズマエッチング
工程を行ってもよい。すなわち図3(D)に示されるの
は、(49)で示される真空引き、(53)で示される
CF4またはCF4+O(約5%)による20分〜1時
間のプラズマエッチングの工程である。さらに真空引き
をしてその後C、Fの残留物を除去するため(50)で
示される水素プラズマ処理を10〜30分行い、さらに
0.05〜0.5μmの厚さにI型または次の工程の最
初のランの半導体層と同様の導電型、成分の半導体層の
作製を行う方法が、最も徹底して再現性を保証すること
ができる処理方法である。簡単な方法としては(E)に
示す(49)の真空引き、(53)のプラズマエッチン
グ、(50)の残部吸着ガスの除去を行うだけの工程で
もよい。
なくすため、(D)、(E)に示すブラズマエッチング
工程を行ってもよい。すなわち図3(D)に示されるの
は、(49)で示される真空引き、(53)で示される
CF4またはCF4+O(約5%)による20分〜1時
間のプラズマエッチングの工程である。さらに真空引き
をしてその後C、Fの残留物を除去するため(50)で
示される水素プラズマ処理を10〜30分行い、さらに
0.05〜0.5μmの厚さにI型または次の工程の最
初のランの半導体層と同様の導電型、成分の半導体層の
作製を行う方法が、最も徹底して再現性を保証すること
ができる処理方法である。簡単な方法としては(E)に
示す(49)の真空引き、(53)のプラズマエッチン
グ、(50)の残部吸着ガスの除去を行うだけの工程で
もよい。
【0042】以上のような処理を行うことにより、図1
(A)に示す、第1の半導体装置の作製(48)の最後
工程(44)と次の工程(48’)の最初の工程(4
2’)との間で、PまたはN型の不純物が互いに混入す
る可能性を除去することができた。
(A)に示す、第1の半導体装置の作製(48)の最後
工程(44)と次の工程(48’)の最初の工程(4
2’)との間で、PまたはN型の不純物が互いに混入す
る可能性を除去することができた。
【0043】以上の本参考例において作製した半導体装
置を評価した結果を図4(A)に示す。図4(A)に示
す半導体装置は、光電変換装置であり、以下の構成を有
している。この光電変換装置は、基板として金属例えば
ステンレス基板または透光性基板であるガラス基板を用
い、このガラス基板上にITOを500〜2000Å形
成し、さらにこの上に酸化スズまたは酸化アンチモンを
100〜500Åの厚さに形成させた多重膜の電極を有
している。前記多重膜の電極上にP型炭素を主成分とす
る炭化珪素(SixC1−X 0≦X<1)(例えばX
=0.3〜0.5)を100〜300Åの厚さに、また
この上面に真性または実質的に真性のアモルファスまた
はセミアモルファスの珪素半導体を0.4〜0.7μm
の厚さに、さらにこの上面にN型炭素を主成分とする炭
化珪素(SixC1−X 0≦X<1)(例えばX=
0.3〜0.5)を100〜300Åの厚さに形成し、
PIN構造を有せしめた。
置を評価した結果を図4(A)に示す。図4(A)に示
す半導体装置は、光電変換装置であり、以下の構成を有
している。この光電変換装置は、基板として金属例えば
ステンレス基板または透光性基板であるガラス基板を用
い、このガラス基板上にITOを500〜2000Å形
成し、さらにこの上に酸化スズまたは酸化アンチモンを
100〜500Åの厚さに形成させた多重膜の電極を有
している。前記多重膜の電極上にP型炭素を主成分とす
る炭化珪素(SixC1−X 0≦X<1)(例えばX
=0.3〜0.5)を100〜300Åの厚さに、また
この上面に真性または実質的に真性のアモルファスまた
はセミアモルファスの珪素半導体を0.4〜0.7μm
の厚さに、さらにこの上面にN型炭素を主成分とする炭
化珪素(SixC1−X 0≦X<1)(例えばX=
0.3〜0.5)を100〜300Åの厚さに形成し、
PIN構造を有せしめた。
【0044】このP、I、N型半導体の作製工程は、図
3(A)のチャートにおける(42)(P型)、(4
3)(I型)、(44)(N型)・・・・に対応させ
た。さらにこの後ITOを600〜800Åの厚さにま
たはアルミニウム金属膜を真空蒸着法で形成して光電変
換装置を完成させたものである。上記光電変換装置の変
換効率を図4(A)に示す。1cm2のセルの大きさで
AM1(100mW/cm2)の条件にて前処理(図3
(A)の(40)の工程)をいれない場合、図4の
(A)の(71)で示される如く3%の変換効率しか有
していなかったものが、図3(A)の(40)で示され
る前処理を行うと図4(A)の(70)で示される高い
変換効率を実現することができた。
3(A)のチャートにおける(42)(P型)、(4
3)(I型)、(44)(N型)・・・・に対応させ
た。さらにこの後ITOを600〜800Åの厚さにま
たはアルミニウム金属膜を真空蒸着法で形成して光電変
換装置を完成させたものである。上記光電変換装置の変
換効率を図4(A)に示す。1cm2のセルの大きさで
AM1(100mW/cm2)の条件にて前処理(図3
(A)の(40)の工程)をいれない場合、図4の
(A)の(71)で示される如く3%の変換効率しか有
していなかったものが、図3(A)の(40)で示され
る前処理を行うと図4(A)の(70)で示される高い
変換効率を実現することができた。
【0045】さらに図3(A)の(46)で示される半
導体装置を作製する一連の工程の間に行われる(46)
の工程を加えることによるラン(製造日毎)の効率の変
化も(60)で示されるようになり、上記(46)の工
程を加えない場合の(61)に比較してそのバラツキを
抑えることができた。さらにこのセル面積を100cm
2にすると、従来は0〜3%の変換効率しか有していな
かったのに対して、本参考例においては7〜9%の効率
を得ることができた。
導体装置を作製する一連の工程の間に行われる(46)
の工程を加えることによるラン(製造日毎)の効率の変
化も(60)で示されるようになり、上記(46)の工
程を加えない場合の(61)に比較してそのバラツキを
抑えることができた。さらにこのセル面積を100cm
2にすると、従来は0〜3%の変換効率しか有していな
かったのに対して、本参考例においては7〜9%の効率
を得ることができた。
【0046】本参考例は、同一反応炉を用いて光電変換
装置または発光素子のみならず、電界効果半導体装置、
フォトセンサアレー等の各種の半導体装置を作製する上
にきわめて重要な製造装置および製造方法を提供したも
のであり、これにより従来縦型のプラズマCVD装置に
て10cm平方を4枚作ると同じ時間で、100〜50
0枚の基板上に非単結晶半導体膜を作ることができ、き
わめて多量生産向きである。本参考例においては炭化珪
素(SixC1−X 0≦X<0.5)を中心として記
した。本参考例は、図1に示す横型のプラズマCVD装
置を中心として示した。しかしその電極の作り方を誘電
型としたり、またアーク放電を利用するプラズマCVD
装置であっても有効である。また縦型、縦横型のベルジ
ャー型のプラズマCVD装置であっても同様に適用する
ことができる。
装置または発光素子のみならず、電界効果半導体装置、
フォトセンサアレー等の各種の半導体装置を作製する上
にきわめて重要な製造装置および製造方法を提供したも
のであり、これにより従来縦型のプラズマCVD装置に
て10cm平方を4枚作ると同じ時間で、100〜50
0枚の基板上に非単結晶半導体膜を作ることができ、き
わめて多量生産向きである。本参考例においては炭化珪
素(SixC1−X 0≦X<0.5)を中心として記
した。本参考例は、図1に示す横型のプラズマCVD装
置を中心として示した。しかしその電極の作り方を誘電
型としたり、またアーク放電を利用するプラズマCVD
装置であっても有効である。また縦型、縦横型のベルジ
ャー型のプラズマCVD装置であっても同様に適用する
ことができる。
【0047】
【発明の効果】本発明の構成である、基板上に真性また
は実質的に真性な半導体層を形成する前に、予め反応炉
内壁または基板ホルダに真性または実質的に真性な半導
体層を形成しておくことにより、基板上に形成される真
性または実質的に真性な半導体層中に不純物が混入する
ことを防ぐことができ、製造毎にばらつきや不良を低減
することができた。
は実質的に真性な半導体層を形成する前に、予め反応炉
内壁または基板ホルダに真性または実質的に真性な半導
体層を形成しておくことにより、基板上に形成される真
性または実質的に真性な半導体層中に不純物が混入する
ことを防ぐことができ、製造毎にばらつきや不良を低減
することができた。
【図1】 実施例で用いた半導体層作製装置である。
【図2】 図1の一部を示す。
【図3】 図1の装置を用い、参考例におけるプラズマ
気相法を用いるチャーである。
気相法を用いるチャーである。
【図4】 (A)は図3のチャートに従って得られた光
電変換装置の効率および(B)は本発明方法のドーピン
グ防止効果を示す他の資料である。
電変換装置の効率および(B)は本発明方法のドーピン
グ防止効果を示す他の資料である。
(1)・・・・・・基板 (2)・・・・・・ホルダ (3)・・・・・・ジグ (4)・・・・・・電源 (5)・・・・・・電気炉 (6)・・・・・・排気口 (7)・・・・・・気体導入口 (8)・・・・・・混合室 (9),(10)・・・・電極 (11),(19)・・・・バルブ (12)・・・・・・ロータリーポンプ (13)・・・・・・ヘリューム導入系 (14)・・・・・・ジボラン導入系 (15)・・・・・・フォスフィン導入系 (16)・・・・・・シラン導入系 (17)・・・・・・フッ化物導入系 (18)・・・・・・流量系 (20)・・・・・・TMS (21)・・・・・容器 (22)・・・・・電子恒温層 (25)・・・・・反応筒 (26)・・・・・励起室 (29)・・・・・別室 (31)・・・・・気体導入系 (32)・・・・・バルブ (33)・・・・・ロータリーポンプ (34)・・・・・開閉扉 (35)・・・・・ミキサ用混合板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−110374(JP,A) 特開 昭56−130927(JP,A) 特開 昭56−122129(JP,A) 特開 昭58−92218(JP,A) 特開 昭56−4230(JP,A) 特開 昭55−138237(JP,A) 特公 昭58−41766(JP,B1) 特公 昭59−14549(JP,B1) 特公 昭60−29296(JP,B1)
Claims (1)
- 【請求項1】 被膜を形成する反応炉内に弗化物気体を
導入した後、該弗化物気体をプラズマ化させ、予め反応
室内に形成された反応生成物を除去する工程と、その後
水素をプラズマ化させて反応室内に存在する不純物を除
去する工程とを特徴とするプラズマ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3169305A JP2573108B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3169305A JP2573108B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191268A Division JPS5892218A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8061890A Division JP2802747B2 (ja) | 1996-02-23 | 1996-02-23 | プラズマ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH056877A JPH056877A (ja) | 1993-01-14 |
JP2573108B2 true JP2573108B2 (ja) | 1997-01-22 |
Family
ID=15884068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3169305A Expired - Lifetime JP2573108B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2573108B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0732141B2 (ja) * | 1992-09-11 | 1995-04-10 | 株式会社半導体エネルギー研究所 | 炭素膜作製方法 |
US8685845B2 (en) | 2010-08-20 | 2014-04-01 | International Business Machines Corporation | Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53110374A (en) * | 1977-03-08 | 1978-09-27 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS56122129A (en) * | 1980-02-28 | 1981-09-25 | Nec Corp | Manufacture of semiconductor device |
JPS56130927A (en) * | 1981-01-26 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5892218A (ja) * | 1981-11-28 | 1983-06-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
-
1991
- 1991-06-14 JP JP3169305A patent/JP2573108B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH056877A (ja) | 1993-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741144B2 (en) | Plasma treatment between deposition processes | |
US7875486B2 (en) | Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning | |
JPH0341978B2 (ja) | ||
JPH0512850B2 (ja) | ||
US4735822A (en) | Method for producing an electronic device having a multi-layer structure | |
US20090130827A1 (en) | Intrinsic amorphous silicon layer | |
JPH0432552B2 (ja) | ||
WO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
JPH0370367B2 (ja) | ||
JP2573108B2 (ja) | プラズマ処理方法 | |
JP2802747B2 (ja) | プラズマ処理方法 | |
JPH08195348A (ja) | 半導体装置製造装置 | |
JP2805611B2 (ja) | 被膜作製方法 | |
US4766091A (en) | Method for producing an electronic device having a multi-layer structure | |
JPH0620975A (ja) | 炭素膜作製方法 | |
JPH02119126A (ja) | 半導体装置作製方法 | |
US20110171774A1 (en) | Cleaning optimization of pecvd solar films | |
JP2562686B2 (ja) | プラズマ処理装置 | |
JPH0673348B2 (ja) | プラズマ処理装置のクリーニング方法 | |
JPH0831420B2 (ja) | 被膜作製装置 | |
JPH0332210B2 (ja) | ||
JPH1055970A (ja) | 反応室のクリーニング方法 | |
JP2004087811A (ja) | シリコン太陽電池の製造方法 | |
JPH0673347B2 (ja) | プラズマ処理装置 | |
JPH0516655B2 (ja) |