JP3658165B2 - 光電変換素子の連続製造装置 - Google Patents
光電変換素子の連続製造装置 Download PDFInfo
- Publication number
- JP3658165B2 JP3658165B2 JP33375797A JP33375797A JP3658165B2 JP 3658165 B2 JP3658165 B2 JP 3658165B2 JP 33375797 A JP33375797 A JP 33375797A JP 33375797 A JP33375797 A JP 33375797A JP 3658165 B2 JP3658165 B2 JP 3658165B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- glow discharge
- film
- belt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、薄膜太陽電池、ファクシミリやスキャナーのイメージセンサー、複写機の感光ドラムなどの、アモルファスシリコン、アモルファスシリコンゲルマニウム、アモルファス炭化シリコン、アモルファス窒化シリコン、微結晶シリコンなどの非単結晶シリコン系薄膜を用いた光電変換素子をプラズマＣＶＤ法により連続的に製造する装置に関する。
【０００２】
【従来の技術】
アモルファスシリコンは、プラズマＣＶＤ法によって大面積の半導体膜に形成することができ、結晶シリコンや多結晶シリコンと比較して大面積の半導体デバイスを比較的容易に形成することができる。そのため、アモルファスシリコン膜は、大きな面積を必要とする半導体デバイス、具体的には、太陽電池、複写機の感光ドラム、ファクシミリのイメージセンサー、液晶ディスプレイ用の薄膜トランジスタなどに多く用いられている。これらの半導体デバイスは、ＬＳＩやＣＣＤなどの結晶半導体からなるデバイスと比較し、１つのデバイスの面積が大きく、例えば、太陽電池の場合、光電変換効率が１０％ならば、一般家庭の電力を賄う約３ｋＷの出力を得るには１家庭あたり約３０平方メートルもの面積が必要とされ、１つの太陽電池素子もかなり大きな面積になる。
アモルファスシリコン膜の形成には、一般に例えば、ＳｉＨ4やＳｉ2Ｈ6などのＳｉを含有する原料ガスを高周波放電によって分解してプラズマ状態にし、該プラズマ中に置かれた基体上に成膜するプラズマＣＶＤ法によっている。プラズマＣＶＤ法によってアモルファスシリコン膜を成膜する場合、成膜速度を高めて生産性を高めるには、例えばＳｉＨ4やＳｉ2Ｈ6などの原料ガスの流量を増やす、或いは高周波放電電力を高める方法がある。しかし、いずれの場合にあっても、成膜速度を高めようとすると、プラズマ中でのＳｉポリマーの微粒子の発生量が増加するという問題があり、成膜速度を高める上での障害になっている。成膜中の微粒子の発生量が増加すると、発生量が極端に多い場合にはＳｉ系ポリマーの粉が成膜される膜に付着し、所望のデバイスの形成が困難になる。また、発生量がそれ程でなくてもアモルファスシリコンの膜中に微粒子が混入し、成膜される膜の特性が低下したり、ピンホールなどの欠陥が発生したりすることがある。
上述したように、アモルファスシリコン膜は大面積に形成され、デバイス化されることが多いので、大面積にわたって膜質が均一で、欠陥がなく形成されることが要求される。特に、太陽電池の場合、半導体デバイスとしては非常に大面積が必要とされるが、アモルファスシリコン膜の膜厚は約５００ｎｍ以下ときわめて薄く、しかも、ｐｉｎ，ｐｉｎ／ｐｉｎ，ｐｉｎ／ｐｉｎ／ｐｉｎなどの多層積層構造であるため、アモルファスシリコンの膜中に微粒子が混入すると太陽電池素子に短絡などの欠陥が発生し易くなる。
従来、アモルファスシリコン系半導体デバイスの連続製造装置として、例えば、米国特許第４，４００，４０９号明細書などにロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置においては、複数のグロー放電室を設け、それらのグロー放電室は所望の幅の十分に長い帯状の基体がそれらのグロー放電室を順次貫通する経路に沿って配置されていて、前記グロー放電室のそれぞれにおいて必要とされる導電型の半導体膜を堆積形成しつつ、前記基体をその長手方向に連続的に搬送させることによって、半導体接合を有する大面積のデバイスを連続的に形成することができる。このようにロール・ツー・ロール方式の連続プラズマＣＶＤ装置を用いれば、製造装置を止めることなく長時間連続してデバイスを製造することができるので、高い生産性を得ることができる。ところが、当該製造装置を止めずに長時間連続して堆積膜の形成を行う場合、グロー放電室に微粒子が発生する条件では、グロー放電室内部に微粒子が蓄積されやすい。そのため、連続製造時間が長くなるにしたがって、グロー放電室内部に蓄積される微粒子の量が多くなり、前述のように製造されるデバイスに欠陥が発生しやすくなるとともに、グロー放電室を排気する真空排気装置に微粒子の詰まりによる故障が発生しやすくなるという問題がある。
また、米国特許第４，５７４，７３３号明細書には、ロール・ツー・ロール方式の連続プラズマＣＶＤ装置の構造に関して、放電電極の端部近傍に帯状基体のプラズマ遮蔽板を設け、グロー放電室に前記帯状基体上への膜堆積を行う空間以外にグロー放電空間を設けることが開示されている。
更に、特開平７−２３１１０９号公報には、ロール・ツー・ロール方式の連続プラズマＣＶＤ装置の構造に関して、グロー放電室に帯状基体上への膜堆積を行う空間のガスを排気する排気口以外に、ガスゲートから流入するガスを排気する排気口を設けることが開示されている。
【０００３】
【発明が解決しようとする課題】
従来のプラズマＣＶＤ法によるロール・ツー・ロール方式の連続プラズマＣＶＤ装置においては、長時間連続して成膜を行う場合、連続成膜時間が長くなるにつれて製造されるデバイスに欠陥が発生し易くなるという問題がある。この問題の他に、長時間連続して成膜を行う場合、連続成膜時間が長くなるにつれて真空排気装置に微粒子の詰りによる故障が発生し易くなるという問題がある。
本発明は、従来技術における上記問題を解決し、長時間の連続成膜の場合であっても、真空排気系に微粒子の詰りなどの故障が発生することなくして、大面積にわたって欠陥が少なく、高品質のアモルファスシリコン系光電変換素子の連続製造を可能にするプラズマＣＶＤ法による連続成膜装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、従来技術における上述した問題を解決し、上記目的を達成すべく鋭意研究した結果完成に至ったものである。
本発明の光起電力素子の連続製造装置は、少なくとも帯状基体の送り出し室と、複数のグロー放電室と、前記帯状基体の巻き取り室とを、前記帯状基体を移動させる方向に沿って配置し、かつ前記グロー放電室を原料ガス分離用のガスを導入するガスゲートを介して接続し、前記グロー放電室を貫通して連続的に移動する前記帯状基体上に、非単結晶シリコン系半導体の積層膜からなる光電変換素子を連続的に製造する装置において、少なくとも一つの前記グロー放電室に、前記帯状基体上への膜堆積を行う空間以外に、前記帯状基体との放電遮蔽手段、前記帯状基体上への膜堆積を行う空間との仕切板、前記帯状基体上へ膜堆積を行う空間からのガスの流入口、前記ガスゲートからのガスの流入口、前記ガスゲートからの流入ガスの加熱手段、ガス排気口および放電手段を有するグロー放電空間を設けたことを特徴とするものである。
本発明の該連続製造装置は、また、前記放電手段を前記帯状基体上への膜堆積を行う空間での放電手段と共通とすることを特徴とするものである。
また、前記放電手段を放電電極とし、前記仕切板を該放電電極の一部によって形成することを特徴とするものである。
【０００５】
【実施態様例】
本発明を以下の実施態様例により説明するが、本発明はこれに限定されるものではない。
図２は、発明の光電変換素子のプラズマＣＶＤ法による連続製造装置の一例の模式的断面図である。
図２に示した装置では、帯状基体を連続的に搬送させながら３つの高周波プラズマＣＶＤによるグロー放電室を通過させ、前記基体上に例えば３層の非単結晶シリコン半導体からなる光電変換素子が連続的に製造される。
図２において、長尺の帯状基体２０１は基体送り出し室２０２でコイル状に巻かれた状態から送り出し機構により引き出され、グロー放電室２０３，２０４，２０５を順次通過して、巻き取り機構を備えた基体巻き取り室２０６でコイル状に巻き取られる。基体送り出し室２０１、各グロー放電室２０２，２０３，２０４、基体巻き取り室２０５は各々隣合う室とガスゲート２０７を介して接続されている。帯状基体２０１を通過させるガスゲート２０７には、それぞれの基体の搬送方向の中央部近傍にゲートガス導入管２０８が設けられ、Ｈ２，Ｈｅなどのガスが導入されることで、ガスゲート中央から隣合う室（チャンバー）へのガスの流れが形成され、隣合う室の原料ガスの混入が防がれ、原料ガスの分離が行われる。
図２に示す装置の各グロー放電室の内部構造に関しては図１にその詳細を示す。図１は、図２のグロー放電室２０４およびその近傍を拡大したものである。図１における１０１乃至１０８は、それぞれ図２の２０１乃至２０８に対応している。
図１において、帯状基体１０１は、グロー放電室１０４に、グロー放電室１０３との間のガスゲート１０７を介して搬入され、グロー放電室１０５との間のガスゲート１０７を介して搬出される。グロー放電室１０４の内部には帯状基体１０１上への膜堆積を行う成膜空間１１３が設けられ、該成膜空間１１３には、ガス導入管１０９から成膜用の原料ガスが導入され、高周波電源１１１から高周波電力が放電電極１２２を介して導入され、それにより該成膜空間１１３でグロー放電が生起され、ヒーター１１２によって所望の温度に加熱された帯状基体１０１上に堆積膜が形成される。
グロー放電室１０４には、帯状基体１０１上への膜堆積を行うグロー放電空間１１３以外に、グロー放電空間１２１が設けられている。ここで、比較のために、従来のグロー放電室構造の例を図６に示す。図６の６０１乃至６１３は、図１の１０１乃至１１３に対応している。図６に示す従来のグロー放電室のガス排気側には、以下に述べる本発明におけるように、特別に仕切られたグロー放電空間は設けられていない。
このような従来のグロー放電室構造において、長時間連続して膜堆積を行った場合、放電空間からガスが排気される排気口６１０の近傍に微粒子が最も蓄積されやすい。この理由は、グロー放電室内で発生した微粒子がガスの流れによって排気口に集中するためと、排気口は放電室の端部に設けられることが多く放電が弱くなりやすい上に、低温のゲートガスが流入して排気口近傍でプラズマのエネルギーが急激に弱まるためと考えられる。
【０００６】
図１に示す本発明の装置において、グロー放電空間１２１には、帯状基体１０１との放電遮蔽手段１１４、放電電極１２２の一部によって形成された仕切板１１５、帯状基体１０１上への膜堆積を行う成膜空間１１３からの流入ガスの流入口１１６、ガスゲート１０７で導入されてグロー放電室１０４に流入するガスの流入口１１７、ガスゲートからの流入ガスの加熱手段１１８、ガス排気路１１９（又はガス排気口）、放電電極１２２と共通の放電電極１２０が設けられている。
本発明の装置において、排気路１１９近傍のグロー放電空間１２１には、帯状基体１０１上への膜堆積を行う成膜空間１１３の排気ガス（成膜ガス）が導入されるが、従来と異なり、ガスゲートからの流入ガスはグロー放電空間に流入する前に加熱されるとともに、排気路１１９近傍に設けられた放電電極１２０に高周波電力が印加されるので、排気路近傍でプラズマのエネルギーが急激に弱まることがなく、微粒子がグロー放電室の排気路近傍に蓄積されにくくなる。また、本発明の装置において、グロー放電空間１２１は、仕切板１１５や遮蔽手段１１４によって、排気路１１９近傍を帯状基体１０１上への膜堆積を行う成膜空間１１３とは仕切られている。そのため、排気路１１９近傍に成膜空間１１３と異なるグロー放電状態を形成しても、帯状基体１０１上への膜堆積に影響を及ぼすことがなく、形成される半導体膜の特性に影響を及ぼすことがない。
さらに本発明の装置において、ガスゲートからの流入ガスは、排気路１２１から排気管１１０に排気される直前に仕切られた空間１２１に導入され、帯状基体１０１上への膜堆積を行う成膜空間１１３に拡散することがない。そのため、成膜空間１１３からの排気ガス（成膜ガス）は、排気される直前にガスゲートからの流入ガスによって効果的に希釈され、該成膜排気ガスに残留するＳｉ含有ラジカルなどのラジカルの気相反応が抑制されるため、排気口近傍および排気装置までの排気管内での微粒子の発生が抑制される。
上述した作用により、本発明では、ロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを生産したときのグロー放電室内での微粒子の蓄積を、従来と比較して格段に減少させることができる。
【０００７】
以上、図１に基づいて本発明の装置を説明してきたが、本発明の製造装置のグロー放電室の構造は、図４、図５に示すような構造であることができる。図４の４０１乃至４２２および図５の５０１乃至５２２は、それぞれ図１の１０１乃至１２２に対応して上述したように、図１に示した構造の装置においては、グロー放電空間１２１で、グロー放電空間１１３との仕切板１１５と、グロー放電空間１２１の放電電極１２０は、帯状基体１０１上への膜堆積を行う成膜空間１１３での放電電極１２２と共通である。それに対し、図４に示した構造の装置においては、グロー放電空間４２１で、帯状基体４０１上への膜堆積を行うグロー放電成膜空間４１３との仕切板４１５と、グロー放電空間４２１の放電電極４２０は、成膜空間４１３での放電電極４２２とはそれぞれ別に独立して設けられている。また、図５に示した構造の装置においては、グロー放電空間５２１で、帯状基体５０１上への膜堆積を行うグロー放電成膜空間５１３での放電電極５２２は、成膜空間５１３との仕切板５１５とは独立しているが、グロー放電空間５２１の放電電極５２０とは共通になっている。
図４に示したように、グロー放電空間４２１で、グロー放電成膜空間４１３との仕切板４１５と、グロー放電空間４２１の放電電極４２０とを、帯状基体４０１上への膜堆積を行うグロー放電成膜空間４１３での放電電極４２２と分けて独立に設けた場合、帯状基体４０１上への膜堆積を行うための放電電極４２２の形状には制限を受けない。また、グロー放電空間４２１の放電電極４２０に印加する高周波電力も放電電極４２２に印加する高周波電力とは別に設定することができる。
図４に示した構造から、図５に示した構造、図１に示した構造へと構成部品の共通化を行うことによって、高周波電源の削減、グロー放電室の構造の簡素化を実現することができ、従来の構造に比較して装置をさほど複雑にすることなく、所望の効果を得ることができる。
【０００８】
以下に、本発明の光起電力素子連続製造装置の構成要素について説明する。
【０００９】
【帯状基体との放電遮蔽手段】
本発明において、帯状基体との放電遮蔽手段としては、帯状基体表面をグロー放電空間から遮蔽するものとして、金属、ガラス、セラミックスなどの板状部材が挙げられる。
帯状基体と放電遮蔽手段との間隔は、帯状基体と放電遮蔽手段との隙間に放電が入り込むことを防ぎ、またこの隙間からガスゲートからの流入ガスが放電空間に流入することを防ぐために、帯状基体の移動を妨げない範囲内で狭く設定することが望ましい。
【００１０】
【帯状基体上への膜堆積を行う成膜空間との仕切板】
本発明において、帯状基体上への膜堆積を行う成膜空間との仕切板は、排気路（又は排気口）の近傍のグロー放電空間を帯状基体上への膜堆積を行う成膜空間と仕切るものであるが、該帯状基体は連続的に移動するため、両空間を帯状基体表面まで完全には仕切ることはできない。
また、前記成膜空間と排気路近傍の前記グロー放電空間との間には、該成膜空間から排気路近傍の該グロー放電空間へのガス流入口を設けるため、該ガス流入口が開口部分になり、該部分においても空間は完全には仕切ることはできない。本発明において、仕切るということは、排気路近傍のグロー放電空間のガスが実質的に帯状基体上への膜堆積を行う空間に流れ込まないように隔壁を設けるということを意味する。本発明において、帯状基体上への膜堆積を行う成膜空間との仕切板としては、排気路近傍のグロー放電空間を該成膜空間と仕切るものとして、金属、ガラス、セラミックスなどの板状部材が挙げられる。該仕切板は、放電電極や、帯状基体との放電遮蔽手段の一部であってもよく、独立して設けても、他の構成部品と共通化してもよい。
【００１１】
【帯状基体上への膜堆積を行う成膜空間からのガス流入路（又はガス流入口
）】
本発明において、帯状基体上への膜堆積を行う成膜空間からのガス流入路は、排気路（排気口）近傍のグロー放電空間に該成膜空間からのガスを流入させるものとして、該成膜空間との境界に設けられる。従って、該ガス流入路の開口面積は、帯状基体上への膜堆積を行う成膜空間に排気路近傍の空間のガスが混入しないように、該成膜空間からガスが流入するのには十分大きく、かつ、必要以上に大きくない大きさに設定される。
本発明において、帯状基体上への膜堆積を行う成膜空間からのガス流入路の形態としては、該成膜空間との仕切板に設けた開口部（穴やスリット）、図４に示したような帯状基体との放電遮蔽手段と仕切板との隙間、図５に示したような仕切板と放電手段との隙間などが挙げられる。
【００１２】
【ガスゲートからのガス流入路】
本発明において、ガスゲートからのガス流入路は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ有効に流入させ、帯状基体上への膜堆積を行う成膜空間への流入を抑制するものとして設けられる。従って、該ガス流入路の開口面積は、排気路近傍のグロー放電空間にガスゲートからのガスが有効に流入するように、ガスゲートからのガスが流入するのに十分大きく、かつ、排気路近傍のグロー放電空間から放電が漏れ出さない程度に小さく設定される。
【００１３】
【ガスゲートからの流入ガスの加熱手段】
本発明において、ガスゲートからの流入ガスの加熱手段は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させるまでに加熱するために設けられる。従って、ガスゲートからの流入ガスの加熱手段は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路に設けられる。
本発明において、ガスゲートからの流入ガスの加熱手段として、具体的には、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路の内部や壁面に設けたシースヒータやハロゲンランプヒータなどが挙げられる。
また、本発明において、ガスゲートからの流入ガスの加熱手段の熱源を、グロー放電空間の加熱手段と共通にすることもできる。
なお、高周波グロー放電において放電室壁面や導入ガスを加熱することによって放電室内壁に微粒子が付着しにくくなることが知られている（特開平７−２３１１０９号公報など参照）。
ガスゲートからの流入ガスの加熱手段の熱源を、かかる目的で設けられたヒータや帯状基体を加熱するヒータと共通にしてもよい。
また、グロー放電空間の壁面はプラズマによってかなりの高温に加熱されるため、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路を、グロー放電空間の壁面から熱を受ける位置に配置することで、ガスゲートから流入するガスを加熱するようにしてもよい。
本発明において、ガスゲートからの流入ガスの加熱温度は、望ましくは約５０℃以上、より好ましくは約１００℃以上、最適には約２００℃以上とする。但し、ガスゲートからの流入ガスを必要以上に加熱するとグロー放電空間から排気されるガスの温度が高くなりすぎ、排気管や真空排気装置の真空シール（Ｏリングなど）が熔けるなどの問題が生じるので、ガスゲートからの流入ガスの加熱温度は帯状基体の加熱温度以下とすることが望ましい。
【００１４】
【放電手段】
本発明において、グロー放電空間の放電手段としては、グロー放電を発生可能な電磁波の放射手段として、平板電極、棒状電極、アンテナ、誘導コイル、誘電体窓などが挙げられる。放電手段に印加する電磁波電力としては、直流からマイクロ波までの周波数の電力が挙げられ、放電手段と電源の間には効果的に電力を供給するためにマッチング回路を設けてもよい。
なお、本発明の装置においては、複数あるグロー放電空間（室）のうち少なくとも一つのグロー放電空間で、帯状基体上への膜堆積を行う成膜空間以外に排気路近傍にグロー放電空間を設ければよく、グロー放電空間の全てがかかる構造である必要はない。
マイクロ波プラズマＣＶＤやＥＣＲプラズマＣＶＤのグロー放電室では、放電室の内圧を低くしても放電を維持できるため、膜堆積速度が高くても低圧で放電させることにより微粒子の発生は少なくすることができる。そのため、マイクロ波プラズマＣＶＤのグロー放電室と高周波（ＲＦ）プラズマＣＶＤのグロー放電室との組み合わせからなるロール・ツー・ロール方式の装置では、ＲＦプラズマＣＶＤのグロー放電室にのみ排気路近傍にグロー放電空間を設けるようにしてもよい。
ここで、図３に、図１に示した装置の２番目のグロー放電室をマイクロ波プラズマＣＶＤの放電室に変更した本発明の装置を示す。図３に示した装置は、マイクロ波プラズマＣＶＤのグロー放電室とＲＦプラズマＣＶＤのグロー放電室との組み合わせからなるロール・ツー・ロール方式の装置であるが、ＲＦプラズマＣＶＤのグロー放電室にのみ排気口近傍にグロー放電空間を設けるようにしている。
なお、図３の３０１乃至３０３は、図１の１０１乃至１０８に対応している。
図３のグロー放電室３０４において、帯状基体上への成膜空間３０９にはガス導入管３１０から原料ガスが導入され、放電室側面に設けられたマイクロ波導入用の誘電体窓３１１を介して投入されるマイクロ波電力によってグロー放電が生起される。それにより、ヒータ３１２によって所定の温度に加熱された帯状基体３０１上に膜の堆積が行われる。該成膜空間のガスは放電室の壁面にあけられた排気口から排気管３１４を通り、不図示の排気装置を介して排気される。
【００１５】
【ガスゲート】
本発明においてガスゲートとは、隣接するグロー放電室（放電空間を有する）をスリット状の分離通路によって接続し、更に該分離通路にたとえばＨ2，Ａｒ，Ｈｅなどのガスを導入して各グロー放電室に向かうガスの流れを形成することにより、隣接するチャンバー間で帯状基体を移動させ、原料ガスを分離するチャンバー間の接続手段をいう。ガスゲートには、少なくともスリット状の通路と、ガス導入手段が設けられる。スリット状の通路の形状としては、望ましくは通路の幅方向の内寸は帯状基体の幅より若干広い程度に、通路の高さ方向の内寸は帯状基体の膜堆積を行う表面が該通路の内壁面に擦れることがない範囲内で極力狭く、約０．３乃至５ｍｍの範囲に設定される。また、前記通路の帯状基体の移動方向の内寸（長さ）は該ガスゲートが接続するチャンバーの圧力差、分離通路の断面内寸、ゲートガスの種類や流量に応じ、所望のガス分離性能が得られるだけの長さに設定される。
スリット状の通路には、望ましくは、移動する帯状基体を支持するための支持ローラーや、帯状基体が磁性体である場合に該通路内での帯状基体の位置を安定させるための磁石が設けられる。
ガスゲートに導入するガスは、ガスゲートが接続するグロー放電室において堆積膜の主原料になるＳｉやＧｅなどの元素を含有しないガスで、堆積膜の価電子制御を行うＢ，Ｐなどの不純物元素を含有しないガスであることが望ましい。具体的にはＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅなどの不活性ガスやグロー放電室において希釈ガスとしても用いられるＨ2などのガス、あるいはこれらのガスの混合ガスが挙げられる。
ガスゲートへのガス導入位置は、帯状基体の移動方向に対して、望ましくは分離通路の中央近傍に設けられ、極端に一方のチャンバーに偏った位置は望ましくない。
【００１６】
本発明において使用する帯状基体について説明する。
本発明において使用する帯状基体は、半導体膜の形成時に必要とされる温度において変形、歪みが少なく、所望の強度を有し、また、導電性を有するものであるのが好ましい。
帯状基体の厚さとしては、移動搬送時に平面形状が維持される強度を発揮する範囲内であれば、コスト、収納ペースなどを考慮して可能な限り薄いほうが望ましい。具体的には、好ましくは０．０１ｍｍ乃至５ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最適には０．０５ｍｍ乃至１ｍｍであることが望ましい。また、帯状基体の幅寸法については、各成膜室内に形成されるプラズマの均一性が保たれ、かつ、形成する光起電力素子のモジュール化に適した大きさであることが好ましく、具体的に好ましくは５ｃｍ乃至１００ｃｍ、より好ましくは１０ｃｍ乃至８０ｃｍであることが望ましい。
更に、帯状基体の長さについては、特に制限されることなく、ロール状に巻き取られる程度の長さであってもよく、長尺のものを溶接などによって更に長尺化したものであってもよい。
以上のような帯状基体の本発明の装置への投入は、円筒状のボビンに塑性変形しない範囲内の直径でコイル状に巻き付けた形態で行うことが望ましい。
【００１７】
本発明において使用する帯状基体の構成材料の具体例としては、ステンレススチール、アルミニウムおよびその合金、鉄およびその合金、銅およびその合金などの金属の薄板およびその複合体、およびそれらの表面に異種材質の金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮなどの絶縁性薄膜をスパッタ法、蒸着法、鍍金法などにより表面コーティング処理を行ったもの、また、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシなどの耐熱性樹脂性シートまたはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維などとの複合体の表面に金属単体または合金、および透明導電性酸化物（ＴＣＯ）などを鍍金、蒸着、スパッタ、塗布などの方法で導電性処理を行ったものが挙げられる。
なお、本発明において使用する帯状基体は、表面に導電性の金属層を有するものであってもよい。或いは、基体表面に到達した長波光の反射率の向上、基体材料と半導体層との相互拡散の防止・密着性の向上、基体表面の平滑化などの目的で異種の金属層を半導体層形成側表面に有するものであってもよい。当該金属層を光反射層として設ける場合、そうした金属層としてはＡｇ，Ａｌ，Ｃｕ，ＡｌＳｉなどの可視光から近赤外で反射率の高い金属が適している。
また、これらの金属層の上には、金属層からの半導体層への金属の拡散の防止、光反射率の向上などの目的で更に透明導電層を設けてもよい。このような透明導電層としてはＺｎＯ2，ＳｎＯ2，Ｉｎ2Ｏ3，ＩＴＯなどの透明導電性酸化物が好適なものとして挙げられる。
帯状基体の表面性としては、いわゆる平滑面であっても、微小の凹凸面であってもよい。微小の凹凸面とする場合、その表面粗さは、形成される半導体層に凹凸に起因する欠陥を生じず、且ついわゆる光の閉じ込め効果によって入射光の光路長の増大をもたらす範囲内であることが好ましい。
【００１８】
本発明において使用する代表的な成膜用原料ガスについて説明する。
本発明の装置のグロー放電室に導入される成膜用の原料ガスとしては、少なくともシリコン原子を含有するガス状のまたは容易にガス化し得る化合物、ゲルマニウム原子を含有するガス状のまたは容易にガス化し得る化合物、炭素原子を含有するガス状のまたは容易にガス化し得る化合物、およびこれらの混合物などが代表的なものとして挙げられる。
前記シリコン原子を含有する化合物は、鎖状または環状シラン化合物を包含する。具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦＤ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ3，ＳｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス状のまたは容易にガス化し得るものが挙げられる。なお、ここで、Ｄは重水素を表す。
上記ゲルマニウム原子を含有する化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ2Ｄ2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6などが挙げられる。
上記炭素原子を含有する化合物としては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯなどが挙げられる。
また、形成する半導体膜をｐ型またはｎ型に価電子制御するために該膜中に導入される価電子制御剤としては周期率表第ＩＩＩ族原子（以下、単にＩＩＩ族原子という）および第Ｖ族原子（以下、単にＶ族原子という）が挙げられる。
ＩＩＩ族原子導入用の原料として有効に使用されるものとしては、具体的にはホウ素原子導入用としては、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ10，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣＩ3などのハロゲン化ホウ素などを挙げることができる。この他、ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3なども使用することができる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。
Ｖ族原子導入用の原料として有効に使用されるのは、具体的には燐原子導入用としてはＰＨ3，Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化燐が挙げられる。この他、ＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用することができる。これらの中、特にＰＨ3およびＰＦ3が適している。
成膜用原料ガスとしての上述した化合物は、Ｈ2，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒなどのガスで適宜希釈して用いてもよい。
【００１９】
【実施例】
本発明を以下に示す実施例により更に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
【００２０】
【実施例１】
本実施例では、図１および図２に示した構成の連続製造装置を用いて、ステンレス基体上に３層の非単結晶シリコン膜からなるｎｉｐ構造の太陽電池を製造した。
図２に示した装置において、先ず、長さ５００ｍ、幅３５６ｍｍ、厚さ０．１５ｍｍのステンレス基体２０１（ＳＵＳ４３０−ＢＡ）を、基体送り出し室２０２のコイル状に巻かれたボビンからガスゲート２０７を介してグロー放電室２０３，２０４，２０５を通し、基体巻き取り室２０６のボビンにコイル状に巻き取られるようにセットし、不図示の張力印加機構により弛みなく張られるようにした。
ついで、室２０２乃至２０７内を各室の排気手段により１Ｐａ以下に一度真空排気した。引き続き排気を行いながら、図１に示す各グロー放電室の不図示のガス供給手段に接続されたガス導入管１０９からＨｅガスを１００ｓｃｃｍの流量各グロー放電室に導入し、排気管１１０の不図示の排気弁の開度を調整することで各グロー放電室の内圧を１００Ｐａに維持した。この状態で巻き取り室１０６のボビンに接続された不図示の基体搬送機構により、帯状基体が毎分１２００ｍｍの移動速度で連続的に移動するようにした。
次いで、各グロー放電室に設けた基体加熱ヒータ１１２および不図示の基体温度モニターにより、各グロー放電室内で移動する帯状基体１０１が所定の温度になるように加熱制御した。各グロー放電室内で基体１０１が均一に加熱されたところで、引き続き加熱しつつ、Ｈｅガスの導入を停止し、ガス導入管１０９へのガスをＳｉＨ４を含む原料ガスに切り替えた。
また、各ガスゲート１０７には、不図示のガス供給手段に接続されたゲートガス導入管１０８から原料ガス分離用のガスとしてＨ２ガスを１０００ｓｃｃｍの流量で導入した。
次に、各グロー放電室の放電電極１２２（１２０）に高周波電源１１１から高周波電力を供給し、各グロー放電室にグロー放電を発生させ、原料ガスをプラズマ分解して、連続的に移動する帯状基体１０１（２０１）上に非単結晶シリコン膜の積層膜を堆積させた。また、各グロー放電室の排気口１１９の近傍に設けたグロー放電空間には帯状基体への成膜空間１１３からのガスと、ガスゲート１０７から流入したガスをヒータ１１８で表１に示す温度に加熱したガスを流入させ、放電電極１２２と共通の放電電極１２０からの高周波電力の供給によって、グロー放電を発生させた。
放電電極は帯状基体上への膜堆積を行う成膜空間用の１２２と排気路近傍のグロー放電空間用１２０とで共通であるが、各空間に面する面積比率は、各空間の体積比率と等しく、（成膜空間）：（排気路近傍のグロー放電空間）＝１０：１であった。表１に各グロー放電室における堆積膜形成条件を示す。
以上のようにして、膜堆積を帯状基体の長さ４００ｍにわたって連続的に行った後、各グロー放電室への放電電力の供給、原料ガスの導入、帯状基体とゲートガスの加熱とを停止し、各室内を十分にパージし、帯状基体と装置内部を十分冷却した後、装置を大気開放し、巻き取り室のボビンに巻かれた帯状基体を取り出した。
ついで、取り出した帯状基体を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に６０ｎｍのＩＴＯ薄膜を形成し、集電電極として一定間隔に細線状のＡｇ電極を形成し、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。
得られた太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ２）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約２％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率はほとんど変化しないことが判った。
なお、この場合、欠陥の全くない素子の開放電圧を１００％とした比較で、ショート個所での短絡電流による開放電圧の低下が１０％以上あった場合を、ショートによる特性不良の発生と認定した（例えば、欠陥の全くない素子の開放電圧が１．００Ｖの場合、ショートによる短絡電流で開放電圧が０．９０Ｖ以下になったものを特性不良とした）。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
一方、図１のグロー放電室を図６に示した従来の構造のものに変更した以外は上述したのと同様にして作製した太陽電池モジュールにおいては、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均では約３％であったのに、最後の１００ｍ部分の平均では約１５％になり、長時間連続して製造することで微粒子による特性不良の発生率が急激に増加していた。また、連続して膜堆積を行ったグロー放電室の内部には、グロー放電室内部の排気口近傍と排気管内に微粒子が多量に蓄積していた。
【００２１】
【実施例２】
グロー放電室の構造を、図４に示したように変更し、排気路近傍に設けたグロー放電空間の仕切板と放電電極とを帯状基体への膜堆積を行う成膜空間の放電電極とは独立させた以外は実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。なお、排気路近傍に設けたグロー放電空間の放電電極４２０には、帯状基体上への膜堆積を行う成膜空間の放電電極の１／１０の電力を投入した。放電周波数は同じにした。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約２％であり、最後の１００ｍ部分の平均で約２％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２２】
【実施例３】
グロー放電室の構造を、図５に示したように変更し、排気路近傍に設けたグロー放電空間の仕切板を帯状基体への膜堆積を行う成膜空間の放電電極とは独立させた以外は、実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約３％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２３】
【実施例４】
グロー放電室の構造を、図２から図３に示したように変更し、第２層目のグロー放電室をマイクロ波プラズマＣＶＤ放電室とし、排気路近傍に帯状基体への膜堆積を行う成膜空間とは別にグロー放電空間を設けなかった以外は実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。表２に各グロー放電室における堆積膜形成条件を示す。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約３％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２４】
【表１】
【００２５】
【表２】
【００２６】
【発明の効果】
以上説明したように、本発明によれば、従来のプラズマＣＶＤ法によるロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを生産したときに、連続製造時間が長くなるにしたがって製造されるデバイスに欠陥が発生しやすくなるという問題を克服して、大面積にわたって欠陥が少なく、高品質のアモルファスシリコン系光電変換素子を長時間連続して製造することができる。
また、本発明によれば、従来のプラズマＣＶＤ法によるロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを製造したときに、連続製造時間が長くなるにしたがって真空排気装置に微粒子の詰りによる故障が発生しやすくなるという問題を克服して、アモルファスシリコン系光電変換素子を装置の故障なく長時間連続して製造することができる。
【図面の簡単な説明】
【図１】本発明の光電変換素子の連続製造装置のグロー放電室の構成の一例を示す模式的断面図である。
【図２】本発明の光電変換素子の連続製造装置の構成の一例を示す模式的断面図である。
【図３】本発明の光電変換素子の連続製造装置の他の構成の一例を示す模式的断面図である。
【図４】本発明の光電変換素子の連続製造装置のグロー放電室の、図１とは別の構成の一例を示す模式的断面図である。
【図５】本発明の光電変換素子の連続製造装置のグロー放電室の、図１、図４とは別の構成の一例を示す模式的断面図である。
【図６】従来の光電変換素子の連続製造装置のグロー放電室の、構成の一例を示す模式的断面図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１ 帯状基体
２０２，３０２ 基体送り出し室
１０３，２０３，３０３，４０３，５０３，６０３，１０４，２０４，３０４，４０４，５０４，６０４，１０５，２０５，３０５，４０５，５０５，６０５グロー放電室
２０６，３０６ 基体巻き取り室
１０７，２０７，３０７，４０７，５０７，６０７ ガスゲート
１０８，２０８，３０８，４０８，５０８，６０８ ゲートガス導入管
１０９，４０９，５０９，６０９ 原料ガス導入管
１１０，４１０，５１０，６１０ 排気管
１１１，４１１，５１１，６１１ 高周波電源
１１２，３１２，４１２，５１２，６１２ 基体加熱ヒータ
１１３，４１３，５１３，６１３ 帯状基体上への成膜空間
１１４，４１４，５１４ 帯状基体との放電遮蔽手段
１１５，４１５，５１５ 帯状基体上への成膜空間との仕切板
４１６，５１６ 帯状基体上への成膜空間からのガスの流入口
４１７，５１７ ガスゲートからのガスの流入口
４１８，５１８ ガスゲートからのガスの加熱手段
４１９，５１９ ガス排気口
４２０，５２０ 放電手段
４２１，５２１ グロー放電空間
４２２，５２２ 帯状基体上への成膜空間の放電手段
３０９ グロー放電空間
３１０ 原料ガス導入管
３１１ マイクロ波電力導入用誘電体窓
３１３ 排気口を設けた放電室壁
３１４ 排気管
【産業上の利用分野】
本発明は、薄膜太陽電池、ファクシミリやスキャナーのイメージセンサー、複写機の感光ドラムなどの、アモルファスシリコン、アモルファスシリコンゲルマニウム、アモルファス炭化シリコン、アモルファス窒化シリコン、微結晶シリコンなどの非単結晶シリコン系薄膜を用いた光電変換素子をプラズマＣＶＤ法により連続的に製造する装置に関する。
【０００２】
【従来の技術】
アモルファスシリコンは、プラズマＣＶＤ法によって大面積の半導体膜に形成することができ、結晶シリコンや多結晶シリコンと比較して大面積の半導体デバイスを比較的容易に形成することができる。そのため、アモルファスシリコン膜は、大きな面積を必要とする半導体デバイス、具体的には、太陽電池、複写機の感光ドラム、ファクシミリのイメージセンサー、液晶ディスプレイ用の薄膜トランジスタなどに多く用いられている。これらの半導体デバイスは、ＬＳＩやＣＣＤなどの結晶半導体からなるデバイスと比較し、１つのデバイスの面積が大きく、例えば、太陽電池の場合、光電変換効率が１０％ならば、一般家庭の電力を賄う約３ｋＷの出力を得るには１家庭あたり約３０平方メートルもの面積が必要とされ、１つの太陽電池素子もかなり大きな面積になる。
アモルファスシリコン膜の形成には、一般に例えば、ＳｉＨ4やＳｉ2Ｈ6などのＳｉを含有する原料ガスを高周波放電によって分解してプラズマ状態にし、該プラズマ中に置かれた基体上に成膜するプラズマＣＶＤ法によっている。プラズマＣＶＤ法によってアモルファスシリコン膜を成膜する場合、成膜速度を高めて生産性を高めるには、例えばＳｉＨ4やＳｉ2Ｈ6などの原料ガスの流量を増やす、或いは高周波放電電力を高める方法がある。しかし、いずれの場合にあっても、成膜速度を高めようとすると、プラズマ中でのＳｉポリマーの微粒子の発生量が増加するという問題があり、成膜速度を高める上での障害になっている。成膜中の微粒子の発生量が増加すると、発生量が極端に多い場合にはＳｉ系ポリマーの粉が成膜される膜に付着し、所望のデバイスの形成が困難になる。また、発生量がそれ程でなくてもアモルファスシリコンの膜中に微粒子が混入し、成膜される膜の特性が低下したり、ピンホールなどの欠陥が発生したりすることがある。
上述したように、アモルファスシリコン膜は大面積に形成され、デバイス化されることが多いので、大面積にわたって膜質が均一で、欠陥がなく形成されることが要求される。特に、太陽電池の場合、半導体デバイスとしては非常に大面積が必要とされるが、アモルファスシリコン膜の膜厚は約５００ｎｍ以下ときわめて薄く、しかも、ｐｉｎ，ｐｉｎ／ｐｉｎ，ｐｉｎ／ｐｉｎ／ｐｉｎなどの多層積層構造であるため、アモルファスシリコンの膜中に微粒子が混入すると太陽電池素子に短絡などの欠陥が発生し易くなる。
従来、アモルファスシリコン系半導体デバイスの連続製造装置として、例えば、米国特許第４，４００，４０９号明細書などにロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置においては、複数のグロー放電室を設け、それらのグロー放電室は所望の幅の十分に長い帯状の基体がそれらのグロー放電室を順次貫通する経路に沿って配置されていて、前記グロー放電室のそれぞれにおいて必要とされる導電型の半導体膜を堆積形成しつつ、前記基体をその長手方向に連続的に搬送させることによって、半導体接合を有する大面積のデバイスを連続的に形成することができる。このようにロール・ツー・ロール方式の連続プラズマＣＶＤ装置を用いれば、製造装置を止めることなく長時間連続してデバイスを製造することができるので、高い生産性を得ることができる。ところが、当該製造装置を止めずに長時間連続して堆積膜の形成を行う場合、グロー放電室に微粒子が発生する条件では、グロー放電室内部に微粒子が蓄積されやすい。そのため、連続製造時間が長くなるにしたがって、グロー放電室内部に蓄積される微粒子の量が多くなり、前述のように製造されるデバイスに欠陥が発生しやすくなるとともに、グロー放電室を排気する真空排気装置に微粒子の詰まりによる故障が発生しやすくなるという問題がある。
また、米国特許第４，５７４，７３３号明細書には、ロール・ツー・ロール方式の連続プラズマＣＶＤ装置の構造に関して、放電電極の端部近傍に帯状基体のプラズマ遮蔽板を設け、グロー放電室に前記帯状基体上への膜堆積を行う空間以外にグロー放電空間を設けることが開示されている。
更に、特開平７−２３１１０９号公報には、ロール・ツー・ロール方式の連続プラズマＣＶＤ装置の構造に関して、グロー放電室に帯状基体上への膜堆積を行う空間のガスを排気する排気口以外に、ガスゲートから流入するガスを排気する排気口を設けることが開示されている。
【０００３】
【発明が解決しようとする課題】
従来のプラズマＣＶＤ法によるロール・ツー・ロール方式の連続プラズマＣＶＤ装置においては、長時間連続して成膜を行う場合、連続成膜時間が長くなるにつれて製造されるデバイスに欠陥が発生し易くなるという問題がある。この問題の他に、長時間連続して成膜を行う場合、連続成膜時間が長くなるにつれて真空排気装置に微粒子の詰りによる故障が発生し易くなるという問題がある。
本発明は、従来技術における上記問題を解決し、長時間の連続成膜の場合であっても、真空排気系に微粒子の詰りなどの故障が発生することなくして、大面積にわたって欠陥が少なく、高品質のアモルファスシリコン系光電変換素子の連続製造を可能にするプラズマＣＶＤ法による連続成膜装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、従来技術における上述した問題を解決し、上記目的を達成すべく鋭意研究した結果完成に至ったものである。
本発明の光起電力素子の連続製造装置は、少なくとも帯状基体の送り出し室と、複数のグロー放電室と、前記帯状基体の巻き取り室とを、前記帯状基体を移動させる方向に沿って配置し、かつ前記グロー放電室を原料ガス分離用のガスを導入するガスゲートを介して接続し、前記グロー放電室を貫通して連続的に移動する前記帯状基体上に、非単結晶シリコン系半導体の積層膜からなる光電変換素子を連続的に製造する装置において、少なくとも一つの前記グロー放電室に、前記帯状基体上への膜堆積を行う空間以外に、前記帯状基体との放電遮蔽手段、前記帯状基体上への膜堆積を行う空間との仕切板、前記帯状基体上へ膜堆積を行う空間からのガスの流入口、前記ガスゲートからのガスの流入口、前記ガスゲートからの流入ガスの加熱手段、ガス排気口および放電手段を有するグロー放電空間を設けたことを特徴とするものである。
本発明の該連続製造装置は、また、前記放電手段を前記帯状基体上への膜堆積を行う空間での放電手段と共通とすることを特徴とするものである。
また、前記放電手段を放電電極とし、前記仕切板を該放電電極の一部によって形成することを特徴とするものである。
【０００５】
【実施態様例】
本発明を以下の実施態様例により説明するが、本発明はこれに限定されるものではない。
図２は、発明の光電変換素子のプラズマＣＶＤ法による連続製造装置の一例の模式的断面図である。
図２に示した装置では、帯状基体を連続的に搬送させながら３つの高周波プラズマＣＶＤによるグロー放電室を通過させ、前記基体上に例えば３層の非単結晶シリコン半導体からなる光電変換素子が連続的に製造される。
図２において、長尺の帯状基体２０１は基体送り出し室２０２でコイル状に巻かれた状態から送り出し機構により引き出され、グロー放電室２０３，２０４，２０５を順次通過して、巻き取り機構を備えた基体巻き取り室２０６でコイル状に巻き取られる。基体送り出し室２０１、各グロー放電室２０２，２０３，２０４、基体巻き取り室２０５は各々隣合う室とガスゲート２０７を介して接続されている。帯状基体２０１を通過させるガスゲート２０７には、それぞれの基体の搬送方向の中央部近傍にゲートガス導入管２０８が設けられ、Ｈ２，Ｈｅなどのガスが導入されることで、ガスゲート中央から隣合う室（チャンバー）へのガスの流れが形成され、隣合う室の原料ガスの混入が防がれ、原料ガスの分離が行われる。
図２に示す装置の各グロー放電室の内部構造に関しては図１にその詳細を示す。図１は、図２のグロー放電室２０４およびその近傍を拡大したものである。図１における１０１乃至１０８は、それぞれ図２の２０１乃至２０８に対応している。
図１において、帯状基体１０１は、グロー放電室１０４に、グロー放電室１０３との間のガスゲート１０７を介して搬入され、グロー放電室１０５との間のガスゲート１０７を介して搬出される。グロー放電室１０４の内部には帯状基体１０１上への膜堆積を行う成膜空間１１３が設けられ、該成膜空間１１３には、ガス導入管１０９から成膜用の原料ガスが導入され、高周波電源１１１から高周波電力が放電電極１２２を介して導入され、それにより該成膜空間１１３でグロー放電が生起され、ヒーター１１２によって所望の温度に加熱された帯状基体１０１上に堆積膜が形成される。
グロー放電室１０４には、帯状基体１０１上への膜堆積を行うグロー放電空間１１３以外に、グロー放電空間１２１が設けられている。ここで、比較のために、従来のグロー放電室構造の例を図６に示す。図６の６０１乃至６１３は、図１の１０１乃至１１３に対応している。図６に示す従来のグロー放電室のガス排気側には、以下に述べる本発明におけるように、特別に仕切られたグロー放電空間は設けられていない。
このような従来のグロー放電室構造において、長時間連続して膜堆積を行った場合、放電空間からガスが排気される排気口６１０の近傍に微粒子が最も蓄積されやすい。この理由は、グロー放電室内で発生した微粒子がガスの流れによって排気口に集中するためと、排気口は放電室の端部に設けられることが多く放電が弱くなりやすい上に、低温のゲートガスが流入して排気口近傍でプラズマのエネルギーが急激に弱まるためと考えられる。
【０００６】
図１に示す本発明の装置において、グロー放電空間１２１には、帯状基体１０１との放電遮蔽手段１１４、放電電極１２２の一部によって形成された仕切板１１５、帯状基体１０１上への膜堆積を行う成膜空間１１３からの流入ガスの流入口１１６、ガスゲート１０７で導入されてグロー放電室１０４に流入するガスの流入口１１７、ガスゲートからの流入ガスの加熱手段１１８、ガス排気路１１９（又はガス排気口）、放電電極１２２と共通の放電電極１２０が設けられている。
本発明の装置において、排気路１１９近傍のグロー放電空間１２１には、帯状基体１０１上への膜堆積を行う成膜空間１１３の排気ガス（成膜ガス）が導入されるが、従来と異なり、ガスゲートからの流入ガスはグロー放電空間に流入する前に加熱されるとともに、排気路１１９近傍に設けられた放電電極１２０に高周波電力が印加されるので、排気路近傍でプラズマのエネルギーが急激に弱まることがなく、微粒子がグロー放電室の排気路近傍に蓄積されにくくなる。また、本発明の装置において、グロー放電空間１２１は、仕切板１１５や遮蔽手段１１４によって、排気路１１９近傍を帯状基体１０１上への膜堆積を行う成膜空間１１３とは仕切られている。そのため、排気路１１９近傍に成膜空間１１３と異なるグロー放電状態を形成しても、帯状基体１０１上への膜堆積に影響を及ぼすことがなく、形成される半導体膜の特性に影響を及ぼすことがない。
さらに本発明の装置において、ガスゲートからの流入ガスは、排気路１２１から排気管１１０に排気される直前に仕切られた空間１２１に導入され、帯状基体１０１上への膜堆積を行う成膜空間１１３に拡散することがない。そのため、成膜空間１１３からの排気ガス（成膜ガス）は、排気される直前にガスゲートからの流入ガスによって効果的に希釈され、該成膜排気ガスに残留するＳｉ含有ラジカルなどのラジカルの気相反応が抑制されるため、排気口近傍および排気装置までの排気管内での微粒子の発生が抑制される。
上述した作用により、本発明では、ロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを生産したときのグロー放電室内での微粒子の蓄積を、従来と比較して格段に減少させることができる。
【０００７】
以上、図１に基づいて本発明の装置を説明してきたが、本発明の製造装置のグロー放電室の構造は、図４、図５に示すような構造であることができる。図４の４０１乃至４２２および図５の５０１乃至５２２は、それぞれ図１の１０１乃至１２２に対応して上述したように、図１に示した構造の装置においては、グロー放電空間１２１で、グロー放電空間１１３との仕切板１１５と、グロー放電空間１２１の放電電極１２０は、帯状基体１０１上への膜堆積を行う成膜空間１１３での放電電極１２２と共通である。それに対し、図４に示した構造の装置においては、グロー放電空間４２１で、帯状基体４０１上への膜堆積を行うグロー放電成膜空間４１３との仕切板４１５と、グロー放電空間４２１の放電電極４２０は、成膜空間４１３での放電電極４２２とはそれぞれ別に独立して設けられている。また、図５に示した構造の装置においては、グロー放電空間５２１で、帯状基体５０１上への膜堆積を行うグロー放電成膜空間５１３での放電電極５２２は、成膜空間５１３との仕切板５１５とは独立しているが、グロー放電空間５２１の放電電極５２０とは共通になっている。
図４に示したように、グロー放電空間４２１で、グロー放電成膜空間４１３との仕切板４１５と、グロー放電空間４２１の放電電極４２０とを、帯状基体４０１上への膜堆積を行うグロー放電成膜空間４１３での放電電極４２２と分けて独立に設けた場合、帯状基体４０１上への膜堆積を行うための放電電極４２２の形状には制限を受けない。また、グロー放電空間４２１の放電電極４２０に印加する高周波電力も放電電極４２２に印加する高周波電力とは別に設定することができる。
図４に示した構造から、図５に示した構造、図１に示した構造へと構成部品の共通化を行うことによって、高周波電源の削減、グロー放電室の構造の簡素化を実現することができ、従来の構造に比較して装置をさほど複雑にすることなく、所望の効果を得ることができる。
【０００８】
以下に、本発明の光起電力素子連続製造装置の構成要素について説明する。
【０００９】
【帯状基体との放電遮蔽手段】
本発明において、帯状基体との放電遮蔽手段としては、帯状基体表面をグロー放電空間から遮蔽するものとして、金属、ガラス、セラミックスなどの板状部材が挙げられる。
帯状基体と放電遮蔽手段との間隔は、帯状基体と放電遮蔽手段との隙間に放電が入り込むことを防ぎ、またこの隙間からガスゲートからの流入ガスが放電空間に流入することを防ぐために、帯状基体の移動を妨げない範囲内で狭く設定することが望ましい。
【００１０】
【帯状基体上への膜堆積を行う成膜空間との仕切板】
本発明において、帯状基体上への膜堆積を行う成膜空間との仕切板は、排気路（又は排気口）の近傍のグロー放電空間を帯状基体上への膜堆積を行う成膜空間と仕切るものであるが、該帯状基体は連続的に移動するため、両空間を帯状基体表面まで完全には仕切ることはできない。
また、前記成膜空間と排気路近傍の前記グロー放電空間との間には、該成膜空間から排気路近傍の該グロー放電空間へのガス流入口を設けるため、該ガス流入口が開口部分になり、該部分においても空間は完全には仕切ることはできない。本発明において、仕切るということは、排気路近傍のグロー放電空間のガスが実質的に帯状基体上への膜堆積を行う空間に流れ込まないように隔壁を設けるということを意味する。本発明において、帯状基体上への膜堆積を行う成膜空間との仕切板としては、排気路近傍のグロー放電空間を該成膜空間と仕切るものとして、金属、ガラス、セラミックスなどの板状部材が挙げられる。該仕切板は、放電電極や、帯状基体との放電遮蔽手段の一部であってもよく、独立して設けても、他の構成部品と共通化してもよい。
【００１１】
【帯状基体上への膜堆積を行う成膜空間からのガス流入路（又はガス流入口
）】
本発明において、帯状基体上への膜堆積を行う成膜空間からのガス流入路は、排気路（排気口）近傍のグロー放電空間に該成膜空間からのガスを流入させるものとして、該成膜空間との境界に設けられる。従って、該ガス流入路の開口面積は、帯状基体上への膜堆積を行う成膜空間に排気路近傍の空間のガスが混入しないように、該成膜空間からガスが流入するのには十分大きく、かつ、必要以上に大きくない大きさに設定される。
本発明において、帯状基体上への膜堆積を行う成膜空間からのガス流入路の形態としては、該成膜空間との仕切板に設けた開口部（穴やスリット）、図４に示したような帯状基体との放電遮蔽手段と仕切板との隙間、図５に示したような仕切板と放電手段との隙間などが挙げられる。
【００１２】
【ガスゲートからのガス流入路】
本発明において、ガスゲートからのガス流入路は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ有効に流入させ、帯状基体上への膜堆積を行う成膜空間への流入を抑制するものとして設けられる。従って、該ガス流入路の開口面積は、排気路近傍のグロー放電空間にガスゲートからのガスが有効に流入するように、ガスゲートからのガスが流入するのに十分大きく、かつ、排気路近傍のグロー放電空間から放電が漏れ出さない程度に小さく設定される。
【００１３】
【ガスゲートからの流入ガスの加熱手段】
本発明において、ガスゲートからの流入ガスの加熱手段は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させるまでに加熱するために設けられる。従って、ガスゲートからの流入ガスの加熱手段は、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路に設けられる。
本発明において、ガスゲートからの流入ガスの加熱手段として、具体的には、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路の内部や壁面に設けたシースヒータやハロゲンランプヒータなどが挙げられる。
また、本発明において、ガスゲートからの流入ガスの加熱手段の熱源を、グロー放電空間の加熱手段と共通にすることもできる。
なお、高周波グロー放電において放電室壁面や導入ガスを加熱することによって放電室内壁に微粒子が付着しにくくなることが知られている（特開平７−２３１１０９号公報など参照）。
ガスゲートからの流入ガスの加熱手段の熱源を、かかる目的で設けられたヒータや帯状基体を加熱するヒータと共通にしてもよい。
また、グロー放電空間の壁面はプラズマによってかなりの高温に加熱されるため、ガスゲートから流入するガスを排気路近傍のグロー放電空間へ流入させる経路を、グロー放電空間の壁面から熱を受ける位置に配置することで、ガスゲートから流入するガスを加熱するようにしてもよい。
本発明において、ガスゲートからの流入ガスの加熱温度は、望ましくは約５０℃以上、より好ましくは約１００℃以上、最適には約２００℃以上とする。但し、ガスゲートからの流入ガスを必要以上に加熱するとグロー放電空間から排気されるガスの温度が高くなりすぎ、排気管や真空排気装置の真空シール（Ｏリングなど）が熔けるなどの問題が生じるので、ガスゲートからの流入ガスの加熱温度は帯状基体の加熱温度以下とすることが望ましい。
【００１４】
【放電手段】
本発明において、グロー放電空間の放電手段としては、グロー放電を発生可能な電磁波の放射手段として、平板電極、棒状電極、アンテナ、誘導コイル、誘電体窓などが挙げられる。放電手段に印加する電磁波電力としては、直流からマイクロ波までの周波数の電力が挙げられ、放電手段と電源の間には効果的に電力を供給するためにマッチング回路を設けてもよい。
なお、本発明の装置においては、複数あるグロー放電空間（室）のうち少なくとも一つのグロー放電空間で、帯状基体上への膜堆積を行う成膜空間以外に排気路近傍にグロー放電空間を設ければよく、グロー放電空間の全てがかかる構造である必要はない。
マイクロ波プラズマＣＶＤやＥＣＲプラズマＣＶＤのグロー放電室では、放電室の内圧を低くしても放電を維持できるため、膜堆積速度が高くても低圧で放電させることにより微粒子の発生は少なくすることができる。そのため、マイクロ波プラズマＣＶＤのグロー放電室と高周波（ＲＦ）プラズマＣＶＤのグロー放電室との組み合わせからなるロール・ツー・ロール方式の装置では、ＲＦプラズマＣＶＤのグロー放電室にのみ排気路近傍にグロー放電空間を設けるようにしてもよい。
ここで、図３に、図１に示した装置の２番目のグロー放電室をマイクロ波プラズマＣＶＤの放電室に変更した本発明の装置を示す。図３に示した装置は、マイクロ波プラズマＣＶＤのグロー放電室とＲＦプラズマＣＶＤのグロー放電室との組み合わせからなるロール・ツー・ロール方式の装置であるが、ＲＦプラズマＣＶＤのグロー放電室にのみ排気口近傍にグロー放電空間を設けるようにしている。
なお、図３の３０１乃至３０３は、図１の１０１乃至１０８に対応している。
図３のグロー放電室３０４において、帯状基体上への成膜空間３０９にはガス導入管３１０から原料ガスが導入され、放電室側面に設けられたマイクロ波導入用の誘電体窓３１１を介して投入されるマイクロ波電力によってグロー放電が生起される。それにより、ヒータ３１２によって所定の温度に加熱された帯状基体３０１上に膜の堆積が行われる。該成膜空間のガスは放電室の壁面にあけられた排気口から排気管３１４を通り、不図示の排気装置を介して排気される。
【００１５】
【ガスゲート】
本発明においてガスゲートとは、隣接するグロー放電室（放電空間を有する）をスリット状の分離通路によって接続し、更に該分離通路にたとえばＨ2，Ａｒ，Ｈｅなどのガスを導入して各グロー放電室に向かうガスの流れを形成することにより、隣接するチャンバー間で帯状基体を移動させ、原料ガスを分離するチャンバー間の接続手段をいう。ガスゲートには、少なくともスリット状の通路と、ガス導入手段が設けられる。スリット状の通路の形状としては、望ましくは通路の幅方向の内寸は帯状基体の幅より若干広い程度に、通路の高さ方向の内寸は帯状基体の膜堆積を行う表面が該通路の内壁面に擦れることがない範囲内で極力狭く、約０．３乃至５ｍｍの範囲に設定される。また、前記通路の帯状基体の移動方向の内寸（長さ）は該ガスゲートが接続するチャンバーの圧力差、分離通路の断面内寸、ゲートガスの種類や流量に応じ、所望のガス分離性能が得られるだけの長さに設定される。
スリット状の通路には、望ましくは、移動する帯状基体を支持するための支持ローラーや、帯状基体が磁性体である場合に該通路内での帯状基体の位置を安定させるための磁石が設けられる。
ガスゲートに導入するガスは、ガスゲートが接続するグロー放電室において堆積膜の主原料になるＳｉやＧｅなどの元素を含有しないガスで、堆積膜の価電子制御を行うＢ，Ｐなどの不純物元素を含有しないガスであることが望ましい。具体的にはＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅなどの不活性ガスやグロー放電室において希釈ガスとしても用いられるＨ2などのガス、あるいはこれらのガスの混合ガスが挙げられる。
ガスゲートへのガス導入位置は、帯状基体の移動方向に対して、望ましくは分離通路の中央近傍に設けられ、極端に一方のチャンバーに偏った位置は望ましくない。
【００１６】
本発明において使用する帯状基体について説明する。
本発明において使用する帯状基体は、半導体膜の形成時に必要とされる温度において変形、歪みが少なく、所望の強度を有し、また、導電性を有するものであるのが好ましい。
帯状基体の厚さとしては、移動搬送時に平面形状が維持される強度を発揮する範囲内であれば、コスト、収納ペースなどを考慮して可能な限り薄いほうが望ましい。具体的には、好ましくは０．０１ｍｍ乃至５ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最適には０．０５ｍｍ乃至１ｍｍであることが望ましい。また、帯状基体の幅寸法については、各成膜室内に形成されるプラズマの均一性が保たれ、かつ、形成する光起電力素子のモジュール化に適した大きさであることが好ましく、具体的に好ましくは５ｃｍ乃至１００ｃｍ、より好ましくは１０ｃｍ乃至８０ｃｍであることが望ましい。
更に、帯状基体の長さについては、特に制限されることなく、ロール状に巻き取られる程度の長さであってもよく、長尺のものを溶接などによって更に長尺化したものであってもよい。
以上のような帯状基体の本発明の装置への投入は、円筒状のボビンに塑性変形しない範囲内の直径でコイル状に巻き付けた形態で行うことが望ましい。
【００１７】
本発明において使用する帯状基体の構成材料の具体例としては、ステンレススチール、アルミニウムおよびその合金、鉄およびその合金、銅およびその合金などの金属の薄板およびその複合体、およびそれらの表面に異種材質の金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮなどの絶縁性薄膜をスパッタ法、蒸着法、鍍金法などにより表面コーティング処理を行ったもの、また、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシなどの耐熱性樹脂性シートまたはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維などとの複合体の表面に金属単体または合金、および透明導電性酸化物（ＴＣＯ）などを鍍金、蒸着、スパッタ、塗布などの方法で導電性処理を行ったものが挙げられる。
なお、本発明において使用する帯状基体は、表面に導電性の金属層を有するものであってもよい。或いは、基体表面に到達した長波光の反射率の向上、基体材料と半導体層との相互拡散の防止・密着性の向上、基体表面の平滑化などの目的で異種の金属層を半導体層形成側表面に有するものであってもよい。当該金属層を光反射層として設ける場合、そうした金属層としてはＡｇ，Ａｌ，Ｃｕ，ＡｌＳｉなどの可視光から近赤外で反射率の高い金属が適している。
また、これらの金属層の上には、金属層からの半導体層への金属の拡散の防止、光反射率の向上などの目的で更に透明導電層を設けてもよい。このような透明導電層としてはＺｎＯ2，ＳｎＯ2，Ｉｎ2Ｏ3，ＩＴＯなどの透明導電性酸化物が好適なものとして挙げられる。
帯状基体の表面性としては、いわゆる平滑面であっても、微小の凹凸面であってもよい。微小の凹凸面とする場合、その表面粗さは、形成される半導体層に凹凸に起因する欠陥を生じず、且ついわゆる光の閉じ込め効果によって入射光の光路長の増大をもたらす範囲内であることが好ましい。
【００１８】
本発明において使用する代表的な成膜用原料ガスについて説明する。
本発明の装置のグロー放電室に導入される成膜用の原料ガスとしては、少なくともシリコン原子を含有するガス状のまたは容易にガス化し得る化合物、ゲルマニウム原子を含有するガス状のまたは容易にガス化し得る化合物、炭素原子を含有するガス状のまたは容易にガス化し得る化合物、およびこれらの混合物などが代表的なものとして挙げられる。
前記シリコン原子を含有する化合物は、鎖状または環状シラン化合物を包含する。具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦＤ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ3，ＳｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス状のまたは容易にガス化し得るものが挙げられる。なお、ここで、Ｄは重水素を表す。
上記ゲルマニウム原子を含有する化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ2Ｄ2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6などが挙げられる。
上記炭素原子を含有する化合物としては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯなどが挙げられる。
また、形成する半導体膜をｐ型またはｎ型に価電子制御するために該膜中に導入される価電子制御剤としては周期率表第ＩＩＩ族原子（以下、単にＩＩＩ族原子という）および第Ｖ族原子（以下、単にＶ族原子という）が挙げられる。
ＩＩＩ族原子導入用の原料として有効に使用されるものとしては、具体的にはホウ素原子導入用としては、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ10，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣＩ3などのハロゲン化ホウ素などを挙げることができる。この他、ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3なども使用することができる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。
Ｖ族原子導入用の原料として有効に使用されるのは、具体的には燐原子導入用としてはＰＨ3，Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化燐が挙げられる。この他、ＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用することができる。これらの中、特にＰＨ3およびＰＦ3が適している。
成膜用原料ガスとしての上述した化合物は、Ｈ2，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒなどのガスで適宜希釈して用いてもよい。
【００１９】
【実施例】
本発明を以下に示す実施例により更に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
【００２０】
【実施例１】
本実施例では、図１および図２に示した構成の連続製造装置を用いて、ステンレス基体上に３層の非単結晶シリコン膜からなるｎｉｐ構造の太陽電池を製造した。
図２に示した装置において、先ず、長さ５００ｍ、幅３５６ｍｍ、厚さ０．１５ｍｍのステンレス基体２０１（ＳＵＳ４３０−ＢＡ）を、基体送り出し室２０２のコイル状に巻かれたボビンからガスゲート２０７を介してグロー放電室２０３，２０４，２０５を通し、基体巻き取り室２０６のボビンにコイル状に巻き取られるようにセットし、不図示の張力印加機構により弛みなく張られるようにした。
ついで、室２０２乃至２０７内を各室の排気手段により１Ｐａ以下に一度真空排気した。引き続き排気を行いながら、図１に示す各グロー放電室の不図示のガス供給手段に接続されたガス導入管１０９からＨｅガスを１００ｓｃｃｍの流量各グロー放電室に導入し、排気管１１０の不図示の排気弁の開度を調整することで各グロー放電室の内圧を１００Ｐａに維持した。この状態で巻き取り室１０６のボビンに接続された不図示の基体搬送機構により、帯状基体が毎分１２００ｍｍの移動速度で連続的に移動するようにした。
次いで、各グロー放電室に設けた基体加熱ヒータ１１２および不図示の基体温度モニターにより、各グロー放電室内で移動する帯状基体１０１が所定の温度になるように加熱制御した。各グロー放電室内で基体１０１が均一に加熱されたところで、引き続き加熱しつつ、Ｈｅガスの導入を停止し、ガス導入管１０９へのガスをＳｉＨ４を含む原料ガスに切り替えた。
また、各ガスゲート１０７には、不図示のガス供給手段に接続されたゲートガス導入管１０８から原料ガス分離用のガスとしてＨ２ガスを１０００ｓｃｃｍの流量で導入した。
次に、各グロー放電室の放電電極１２２（１２０）に高周波電源１１１から高周波電力を供給し、各グロー放電室にグロー放電を発生させ、原料ガスをプラズマ分解して、連続的に移動する帯状基体１０１（２０１）上に非単結晶シリコン膜の積層膜を堆積させた。また、各グロー放電室の排気口１１９の近傍に設けたグロー放電空間には帯状基体への成膜空間１１３からのガスと、ガスゲート１０７から流入したガスをヒータ１１８で表１に示す温度に加熱したガスを流入させ、放電電極１２２と共通の放電電極１２０からの高周波電力の供給によって、グロー放電を発生させた。
放電電極は帯状基体上への膜堆積を行う成膜空間用の１２２と排気路近傍のグロー放電空間用１２０とで共通であるが、各空間に面する面積比率は、各空間の体積比率と等しく、（成膜空間）：（排気路近傍のグロー放電空間）＝１０：１であった。表１に各グロー放電室における堆積膜形成条件を示す。
以上のようにして、膜堆積を帯状基体の長さ４００ｍにわたって連続的に行った後、各グロー放電室への放電電力の供給、原料ガスの導入、帯状基体とゲートガスの加熱とを停止し、各室内を十分にパージし、帯状基体と装置内部を十分冷却した後、装置を大気開放し、巻き取り室のボビンに巻かれた帯状基体を取り出した。
ついで、取り出した帯状基体を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に６０ｎｍのＩＴＯ薄膜を形成し、集電電極として一定間隔に細線状のＡｇ電極を形成し、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。
得られた太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ２）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約２％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率はほとんど変化しないことが判った。
なお、この場合、欠陥の全くない素子の開放電圧を１００％とした比較で、ショート個所での短絡電流による開放電圧の低下が１０％以上あった場合を、ショートによる特性不良の発生と認定した（例えば、欠陥の全くない素子の開放電圧が１．００Ｖの場合、ショートによる短絡電流で開放電圧が０．９０Ｖ以下になったものを特性不良とした）。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
一方、図１のグロー放電室を図６に示した従来の構造のものに変更した以外は上述したのと同様にして作製した太陽電池モジュールにおいては、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均では約３％であったのに、最後の１００ｍ部分の平均では約１５％になり、長時間連続して製造することで微粒子による特性不良の発生率が急激に増加していた。また、連続して膜堆積を行ったグロー放電室の内部には、グロー放電室内部の排気口近傍と排気管内に微粒子が多量に蓄積していた。
【００２１】
【実施例２】
グロー放電室の構造を、図４に示したように変更し、排気路近傍に設けたグロー放電空間の仕切板と放電電極とを帯状基体への膜堆積を行う成膜空間の放電電極とは独立させた以外は実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。なお、排気路近傍に設けたグロー放電空間の放電電極４２０には、帯状基体上への膜堆積を行う成膜空間の放電電極の１／１０の電力を投入した。放電周波数は同じにした。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約２％であり、最後の１００ｍ部分の平均で約２％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２２】
【実施例３】
グロー放電室の構造を、図５に示したように変更し、排気路近傍に設けたグロー放電空間の仕切板を帯状基体への膜堆積を行う成膜空間の放電電極とは独立させた以外は、実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約３％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２３】
【実施例４】
グロー放電室の構造を、図２から図３に示したように変更し、第２層目のグロー放電室をマイクロ波プラズマＣＶＤ放電室とし、排気路近傍に帯状基体への膜堆積を行う成膜空間とは別にグロー放電空間を設けなかった以外は実施例１と同様にして、帯状基体上に連続して４００ｍの長さに、３５ｃｍ角のｎｉｐ構造のシングル型太陽電池モジュールを連続的に作製した。表２に各グロー放電室における堆積膜形成条件を示す。
得られた太陽電池モジュールについて、実施例１と同様に、ＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光照射下にて特性評価を行った。その結果、膜中に微粒子が混入して発生した欠陥による特性不良（ショート）の発生率が、帯状基体の最初の１００ｍ部分の平均で約３％であり、最後の１００ｍ部分の平均で約３％であった。これにより、長時間連続して製造しても微粒子による特性不良の発生率は変化しないことが判った。また、連続して膜堆積を行ったグロー放電室の内部にはほとんど微粒子の蓄積は認められなかった。
【００２４】
【表１】
【表２】
【発明の効果】
以上説明したように、本発明によれば、従来のプラズマＣＶＤ法によるロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを生産したときに、連続製造時間が長くなるにしたがって製造されるデバイスに欠陥が発生しやすくなるという問題を克服して、大面積にわたって欠陥が少なく、高品質のアモルファスシリコン系光電変換素子を長時間連続して製造することができる。
また、本発明によれば、従来のプラズマＣＶＤ法によるロール・ツー・ロール方式のアモルファスシリコン系薄膜の連続プラズマＣＶＤ装置において、長時間連続してデバイスを製造したときに、連続製造時間が長くなるにしたがって真空排気装置に微粒子の詰りによる故障が発生しやすくなるという問題を克服して、アモルファスシリコン系光電変換素子を装置の故障なく長時間連続して製造することができる。
【図面の簡単な説明】
【図１】本発明の光電変換素子の連続製造装置のグロー放電室の構成の一例を示す模式的断面図である。
【図２】本発明の光電変換素子の連続製造装置の構成の一例を示す模式的断面図である。
【図３】本発明の光電変換素子の連続製造装置の他の構成の一例を示す模式的断面図である。
【図４】本発明の光電変換素子の連続製造装置のグロー放電室の、図１とは別の構成の一例を示す模式的断面図である。
【図５】本発明の光電変換素子の連続製造装置のグロー放電室の、図１、図４とは別の構成の一例を示す模式的断面図である。
【図６】従来の光電変換素子の連続製造装置のグロー放電室の、構成の一例を示す模式的断面図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１ 帯状基体
２０２，３０２ 基体送り出し室
１０３，２０３，３０３，４０３，５０３，６０３，１０４，２０４，３０４，４０４，５０４，６０４，１０５，２０５，３０５，４０５，５０５，６０５グロー放電室
２０６，３０６ 基体巻き取り室
１０７，２０７，３０７，４０７，５０７，６０７ ガスゲート
１０８，２０８，３０８，４０８，５０８，６０８ ゲートガス導入管
１０９，４０９，５０９，６０９ 原料ガス導入管
１１０，４１０，５１０，６１０ 排気管
１１１，４１１，５１１，６１１ 高周波電源
１１２，３１２，４１２，５１２，６１２ 基体加熱ヒータ
１１３，４１３，５１３，６１３ 帯状基体上への成膜空間
１１４，４１４，５１４ 帯状基体との放電遮蔽手段
１１５，４１５，５１５ 帯状基体上への成膜空間との仕切板
４１６，５１６ 帯状基体上への成膜空間からのガスの流入口
４１７，５１７ ガスゲートからのガスの流入口
４１８，５１８ ガスゲートからのガスの加熱手段
４１９，５１９ ガス排気口
４２０，５２０ 放電手段
４２１，５２１ グロー放電空間
４２２，５２２ 帯状基体上への成膜空間の放電手段
３０９ グロー放電空間
３１０ 原料ガス導入管
３１１ マイクロ波電力導入用誘電体窓
３１３ 排気口を設けた放電室壁
３１４ 排気管
Claims (3)
- 少なくとも帯状基体の送り出し室と、複数のグロー放電室と、前記帯状基体の巻き取り室とを、前記帯状基体を移動させる方向に沿って配置し、かつ前記グロー放電室を原料ガス分離用のガスを導入するガスゲートを介して接続し、前記グロー放電室を貫通して連続的に移動する前記帯状基体上に、非単結晶シリコン系半導体の積層膜からなる光電変換素子を連続的に製造する装置において、少なくとも一つの前記グロー放電室に、前記帯状基体上への膜堆積を行う空間以外に、前記帯状基体との放電遮蔽手段、前記帯状基体上への膜堆積を行う空間との仕切板、前記帯状基体上へ膜堆積を行う空間からのガスの流入口、前記ガスゲートからのガスの流入口、前記ガスゲートからの流入ガスの加熱手段、ガス排気口および放電手段を有するグロー放電空間を設けたことを特徴とする光電変換素子の連続製造装置。
- 前記放電手段が前記帯状基体上への膜堆積を行う空間での放電手段と共通であることを特徴とする請求項１に記載の光電変換素子の連続製造装置。
- 前記放電手段が放電電極であり、前記仕切板が該放電電極の一部によって形成されていることを特徴とする請求項１または２に記載の光電変換素子の連続製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375797A JP3658165B2 (ja) | 1997-11-19 | 1997-11-19 | 光電変換素子の連続製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375797A JP3658165B2 (ja) | 1997-11-19 | 1997-11-19 | 光電変換素子の連続製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150281A JPH11150281A (ja) | 1999-06-02 |
| JP3658165B2 true JP3658165B2 (ja) | 2005-06-08 |
Family
ID=18269627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33375797A Expired - Fee Related JP3658165B2 (ja) | 1997-11-19 | 1997-11-19 | 光電変換素子の連続製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658165B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4681640B2 (ja) * | 2008-09-30 | 2011-05-11 | 積水化学工業株式会社 | 表面処理方法 |
-
1997
- 1997-11-19 JP JP33375797A patent/JP3658165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150281A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571785B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
| EP0406690B1 (en) | Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same | |
| US5397395A (en) | Method of continuously forming a large area functional deposited film by microwave PCVD and apparatus for the same | |
| EP0977246A2 (en) | Production process of semiconductor layer, fabrication process of photovoltaic cell and production apparatus of semiconductor layer | |
| JPH1180964A (ja) | プラズマｃｖｄ法による堆積膜形成装置 | |
| US6495392B2 (en) | Process for producing a semiconductor device | |
| US6413794B1 (en) | Method of forming photovoltaic element | |
| JP3659512B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| JP3658165B2 (ja) | 光電変換素子の連続製造装置 | |
| EP1055747B1 (en) | Apparatus and method for forming a film on a substrate | |
| JP3093504B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| JP3181121B2 (ja) | 堆積膜形成方法 | |
| JPH06192839A (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP2810529B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
| JP3658249B2 (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
| JPH06216039A (ja) | マイクロ波プラズマｃｖｄ装置 | |
| JP3017428B2 (ja) | 光起電力素子の形成方法 | |
| JP3554314B2 (ja) | 堆積膜形成方法 | |
| JP3787444B2 (ja) | 半導体薄膜の形成方法および装置 | |
| JP3235896B2 (ja) | マイクロ波プラズマｃｖｄ法により大面積の機能性堆積 膜を連続的に形成する方法及び装置 | |
| JP3169243B2 (ja) | 堆積膜の連続的形成方法 | |
| JP3984761B2 (ja) | 光起電力素子、その製造方法、およびその製造装置 | |
| JP2001098382A (ja) | 堆積膜形成方法 | |
| JP3483548B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP3017427B2 (ja) | 光起電力素子の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |