JPS61230185A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS61230185A JPS61230185A JP7070885A JP7070885A JPS61230185A JP S61230185 A JPS61230185 A JP S61230185A JP 7070885 A JP7070885 A JP 7070885A JP 7070885 A JP7070885 A JP 7070885A JP S61230185 A JPS61230185 A JP S61230185A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- pixel electrode
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示族［Ｋ関する。
本発明は、一方が画素電極となる一対の対向電極とこれ
らの対向１極間だ配されている液晶層から成る表示部と
、駆動用薄膜トランジスタとを具備して成る液晶表示装
置におｈて、画素電極を半導体薄膜で形成すると共だ、
基板と画素１！極関に屈折率が段階的に変り得る物質層
を介在させることにより、基板と画素電極間における反
射率の減少を図ることができるようにしたものである。
らの対向１極間だ配されている液晶層から成る表示部と
、駆動用薄膜トランジスタとを具備して成る液晶表示装
置におｈて、画素電極を半導体薄膜で形成すると共だ、
基板と画素１！極関に屈折率が段階的に変り得る物質層
を介在させることにより、基板と画素電極間における反
射率の減少を図ることができるようにしたものである。
本出願人は、特願昭５９−２２４７７０号において、駆
動用薄膜トランジスタのドレイン領域と＃Ｊ濃電極とを
共通の多結晶シリコンで形成したことを特徴とする液晶
表示装置を提案した。即ち、第５図に示すように、一方
の石英基板（１）上に多結晶シリコン薄膜（２）を形成
し、この多結晶シリコン薄ＪＩ！（２）の一部を薄膜ト
ランジスタ（ＴＰＴ） （３）を構成するンース領琥（
４）及びドレイン領域（５）とすると共に、このドレイ
ン領域（５）と連続する他の多結晶シリコン薄膜（２）
を画素電極（表示電極）（６）とする、なお、これらの
Ｎ形のンース領域（４）とドレイン領域（５）（画素電
極（６）部分も含む）は、ｒ−）酸化膜（７）とｆ−）
１！極（８）を形成した後、ＰＳＧ膜（９）からのリン
の拡散によって形成したものである。そして、Ａｔよシ
成る電極ＯＱを形成し先後ｓ ａｆツシベーション模と
しての８１３Ｎ４膜αカを形成する。次に、共通電極と
なる透明ｉ極（６）が形成された他方のがラス板（至）
との間に液晶α◆を封入することにより、轟骸液晶表示
装置（２）を得る。
動用薄膜トランジスタのドレイン領域と＃Ｊ濃電極とを
共通の多結晶シリコンで形成したことを特徴とする液晶
表示装置を提案した。即ち、第５図に示すように、一方
の石英基板（１）上に多結晶シリコン薄膜（２）を形成
し、この多結晶シリコン薄ＪＩ！（２）の一部を薄膜ト
ランジスタ（ＴＰＴ） （３）を構成するンース領琥（
４）及びドレイン領域（５）とすると共に、このドレイ
ン領域（５）と連続する他の多結晶シリコン薄膜（２）
を画素電極（表示電極）（６）とする、なお、これらの
Ｎ形のンース領域（４）とドレイン領域（５）（画素電
極（６）部分も含む）は、ｒ−）酸化膜（７）とｆ−）
１！極（８）を形成した後、ＰＳＧ膜（９）からのリン
の拡散によって形成したものである。そして、Ａｔよシ
成る電極ＯＱを形成し先後ｓ ａｆツシベーション模と
しての８１３Ｎ４膜αカを形成する。次に、共通電極と
なる透明ｉ極（６）が形成された他方のがラス板（至）
との間に液晶α◆を封入することにより、轟骸液晶表示
装置（２）を得る。
上述したように１画素電極（６）を薄膜トランジスタ（
３）のドレイン領域（５）と共通に多結晶シリコン薄膜
（２）で形成した場合、多結晶シリコン薄膜（２）と石
英基板（１）の５ｔｏ２との屈折率の相違によシ、光の
反射が大ぎくなって、透過率が極端に悪くなるという問
題点が生じていた。
３）のドレイン領域（５）と共通に多結晶シリコン薄膜
（２）で形成した場合、多結晶シリコン薄膜（２）と石
英基板（１）の５ｔｏ２との屈折率の相違によシ、光の
反射が大ぎくなって、透過率が極端に悪くなるという問
題点が生じていた。
本発明は、上記問題点の解決を可能とする液晶表示装置
を提供するものである。
を提供するものである。
一方が画素電極四、他方が共通の透明電極（至）である
一対の対向電極とこれらの対向電極に）、（至）間に配
されている液晶層（ト）から成る表示部と駆動用薄膜ト
ランジスタ（２）とを具備して成る液晶表示装置におい
て、画素電＊に）を薄膜トランジスタ（至）のドレイン
領域−と共通の例えば多結晶シリコンよシ成る半導体薄
膜（至）で形成すると共に、石英基板（ハ）と画素電極
−間に両者の中間の屈折率を有する物ｊｔ＃を介在させ
る。
一対の対向電極とこれらの対向電極に）、（至）間に配
されている液晶層（ト）から成る表示部と駆動用薄膜ト
ランジスタ（２）とを具備して成る液晶表示装置におい
て、画素電＊に）を薄膜トランジスタ（至）のドレイン
領域−と共通の例えば多結晶シリコンよシ成る半導体薄
膜（至）で形成すると共に、石英基板（ハ）と画素電極
−間に両者の中間の屈折率を有する物ｊｔ＃を介在させ
る。
この中間の屈折率を有する物質層は、例えば多結晶シリ
コンより成る薄膜ｇＲＩ／ｃ窒素イオンの注入を行うこ
とによシ、又は画素電極（ハ）と石英基板（財）の間に
前身て８１３Ｎ４層ｏ乃のような中間の屈折率を有する
物質層を設けておくことにより形成することができる。
コンより成る薄膜ｇＲＩ／ｃ窒素イオンの注入を行うこ
とによシ、又は画素電極（ハ）と石英基板（財）の間に
前身て８１３Ｎ４層ｏ乃のような中間の屈折率を有する
物質層を設けておくことにより形成することができる。
本発明によれば、基板（２）と画素電極（ハ）の間の屈
折率が徐々に変化するため、反射率を減少させることが
でき、その結果透過率が向上する。
折率が徐々に変化するため、反射率を減少させることが
でき、その結果透過率が向上する。
第１図Ａ〜■を参照して本発明の１実施例をその製法と
共釦説明する。
共釦説明する。
先ず、第１図人に示すように石英基板に）上に所定形状
の多結晶シリコン薄膜（２）を形成し、次いで熱酸化を
行うとと釦より、第１図Ｂに示すように、この多結晶シ
リコン薄膜（２）の表面に５ｉｏ２膜＠やを形成すると
共にこの多結晶シリコン薄膜（社）を所定膜厚に薄膜化
した後、全面に多結晶シリコン膜働を形成する。
の多結晶シリコン薄膜（２）を形成し、次いで熱酸化を
行うとと釦より、第１図Ｂに示すように、この多結晶シ
リコン薄膜（２）の表面に５ｉｏ２膜＠やを形成すると
共にこの多結晶シリコン薄膜（社）を所定膜厚に薄膜化
した後、全面に多結晶シリコン膜働を形成する。
次に上記多結晶シリコン膜＠埴及び８１０２膜（ロ）の
所定部分を順次エツチング除去して、ｇ１図Ｃに示すよ
うに所定形状の５ｔｏ２膜から成るｆ−）酸化膜（至）
及び所定形状の多結晶シリコン膜から成るｙ −ト電極
（財）をそれぞれ形成する。
所定部分を順次エツチング除去して、ｇ１図Ｃに示すよ
うに所定形状の５ｔｏ２膜から成るｆ−）酸化膜（至）
及び所定形状の多結晶シリコン膜から成るｙ −ト電極
（財）をそれぞれ形成する。
次に、第１図りに示すように、画素電極（至）が形成さ
れるべき部分を除いてレゾスト（支）で覆った後、窒素
イオン例えばＮ２＋イオンを注入する。このイオン注入
により、石英基板（ハ）と画素電極（ハ）間における組
成は、５ｔｏ２ （屈折率ｎ ＝ １．４５ ） −８
１ＯＮ −５ＩＮｘ（ｎ＝２．０）−多結晶シリコン（
ｎ＝４．０）のようになシ、屈折率を徐々に変化させる
ことができる。
れるべき部分を除いてレゾスト（支）で覆った後、窒素
イオン例えばＮ２＋イオンを注入する。このイオン注入
により、石英基板（ハ）と画素電極（ハ）間における組
成は、５ｔｏ２ （屈折率ｎ ＝ １．４５ ） −８
１ＯＮ −５ＩＮｘ（ｎ＝２．０）−多結晶シリコン（
ｎ＝４．０）のようになシ、屈折率を徐々に変化させる
ことができる。
次に第１図Ｅに示すようだ、全面にＰＳＧ膜■を形成し
、次いで１０００℃Ｓ度で熱処理を行うことによりとの
ＰＳＧ膜（至）中だ含まれているリン（Ｐ）を多結晶シ
リコン薄膜（イ）中に拡散させて、Ｎ形のソース領域（
至）及びドレイン領琥翰を形成する。
、次いで１０００℃Ｓ度で熱処理を行うことによりとの
ＰＳＧ膜（至）中だ含まれているリン（Ｐ）を多結晶シ
リコン薄膜（イ）中に拡散させて、Ｎ形のソース領域（
至）及びドレイン領琥翰を形成する。
次にｊＪ１図Ｆに示すようく、ＰＳＧ膜（１）に開口−
を形成した後、この開口（至）を通してＡｔよシ成る電
極０力を形成する。
を形成した後、この開口（至）を通してＡｔよシ成る電
極０力を形成する。
次にｇ１図Ｇに示すように、／４ツシペーション膜とし
ての５Ｌ５Ｎ４膜０１を形成した後、第１図Ｈに示すよ
うＫして、ガラス板（ロ）に形成された共通の透明電極
（至）と上記５ｌｓＮ４膜（イ）との間に液晶層（至）
を配して、本発明に係る液晶表示装置ｔ（至）を完成さ
せる。
ての５Ｌ５Ｎ４膜０１を形成した後、第１図Ｈに示すよ
うＫして、ガラス板（ロ）に形成された共通の透明電極
（至）と上記５ｌｓＮ４膜（イ）との間に液晶層（至）
を配して、本発明に係る液晶表示装置ｔ（至）を完成さ
せる。
この状態における液晶表示装置（ト）の平面図を第２図
に示す、なおこの第２図だおいては、８１５Ｎａ膜０′
４、透明電極Ｇ１．ガラス板（ロ）、液晶層（至）等の
図示を省略した。同図において、＠４は薄膜トランジス
タ翰のソース領域（ハ）と接続された表示電極、に）は
ｒ−）を極（ハ）と共通に形成された走査電極である。
に示す、なおこの第２図だおいては、８１５Ｎａ膜０′
４、透明電極Ｇ１．ガラス板（ロ）、液晶層（至）等の
図示を省略した。同図において、＠４は薄膜トランジス
タ翰のソース領域（ハ）と接続された表示電極、に）は
ｒ−）を極（ハ）と共通に形成された走査電極である。
上記液晶表示装置（２）によれば、石英基板９］ｌｌと
画素電極（２）との間の屈折率が徐々に変化しているた
め、反射率が減少すると同時に透過率が向上する。
画素電極（２）との間の屈折率が徐々に変化しているた
め、反射率が減少すると同時に透過率が向上する。
な訃、第１図りに示す工種くおいて、イオン注入の条件
によっては、８１０２−８ＩＯＮ−８ＩＮ （但し、こ
の場合のＳＩＮは窒素■を含む高抵抗Ｉリシリコンであ
る）のように、画素電極（ハ）部分の多結晶シリコン薄
膜（２）の全部Ｋ Ｎ２＋イオンを注入することができ
、この場合には画素電極（ハ）がＳＩＮによシ形成され
る。
によっては、８１０２−８ＩＯＮ−８ＩＮ （但し、こ
の場合のＳＩＮは窒素■を含む高抵抗Ｉリシリコンであ
る）のように、画素電極（ハ）部分の多結晶シリコン薄
膜（２）の全部Ｋ Ｎ２＋イオンを注入することができ
、この場合には画素電極（ハ）がＳＩＮによシ形成され
る。
ま九、第２図に示すように、石英基板？２１上の画素電
極（ハ）部分に８１３Ｎ４膜（ロ）を形成した後、この
上から多結晶シリコン薄膜（至）を形成することにより
、屈折率を段階的に変化させることができる。
極（ハ）部分に８１３Ｎ４膜（ロ）を形成した後、この
上から多結晶シリコン薄膜（至）を形成することにより
、屈折率を段階的に変化させることができる。
なお、第３図に示すように、８１．Ｎ４＃０ηを薄膜ト
ランジスタ（至）の下も含めて全面に形成する場合には
、多結晶シリコン薄膜（ハ）が直接５１３Ｎ４膜（ロ）
と接触してストレスによシ特性が劣化するのを防ぐため
、ＳｌＯ□層（至）を介して薄膜トランジスタ（２）を
形成する必要がある。
ランジスタ（至）の下も含めて全面に形成する場合には
、多結晶シリコン薄膜（ハ）が直接５１３Ｎ４膜（ロ）
と接触してストレスによシ特性が劣化するのを防ぐため
、ＳｌＯ□層（至）を介して薄膜トランジスタ（２）を
形成する必要がある。
本発明によれば、画素電極を半導体薄膜で形成すると共
に、基板と画素電極間に両者の中間の屈折率を有する物
質層を介在させたことにより、基板と画素電極との界面
における反射率を減少させることができる。また、画素
電極となる半導体薄膜中に窒素イオンを注入して屈折率
を段階的に変化させることにより、画素電極自体の透過
率も向上させることができる。
に、基板と画素電極間に両者の中間の屈折率を有する物
質層を介在させたことにより、基板と画素電極との界面
における反射率を減少させることができる。また、画素
電極となる半導体薄膜中に窒素イオンを注入して屈折率
を段階的に変化させることにより、画素電極自体の透過
率も向上させることができる。
第１図Ａ〜Ｈは本発明に係る液晶表示装置の製法を示す
工種図、第２図は第１図Ｈに示す液晶表示装置の平面図
、第３図及びＩ！４図は他の実施例を示す要部断面図、
第５図は従来例に係る液晶表示装置を示す断面図である
、 ■力は石英基板、＠は薄膜トランジスタ、＠は多結晶シ
リコン薄膜、＠は画素電極、（至）は透明電極、（ロ）
は液晶層、（至）は液晶表示装置である。 ；鼠晶表示装置の千曲固 第２図 ；夜晶表不装置ｎｔ部断面回 第４図 及 第５図
工種図、第２図は第１図Ｈに示す液晶表示装置の平面図
、第３図及びＩ！４図は他の実施例を示す要部断面図、
第５図は従来例に係る液晶表示装置を示す断面図である
、 ■力は石英基板、＠は薄膜トランジスタ、＠は多結晶シ
リコン薄膜、＠は画素電極、（至）は透明電極、（ロ）
は液晶層、（至）は液晶表示装置である。 ；鼠晶表示装置の千曲固 第２図 ；夜晶表不装置ｎｔ部断面回 第４図 及 第５図
Claims (1)
- 【特許請求の範囲】 一方が画素電極となる一対の対向電極と該対向電極間に
配されている液晶層から成る表示部と、駆動用薄膜トラ
ンジスタとを具備して成る液晶表示装置において、 上記画素電極を半導体薄膜で形成すると共に、基板と上
記画素電極間に両者の中間の屈折率を有する物質層を介
在させたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070885A JPS61230185A (ja) | 1985-04-03 | 1985-04-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070885A JPS61230185A (ja) | 1985-04-03 | 1985-04-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230185A true JPS61230185A (ja) | 1986-10-14 |
Family
ID=13439353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7070885A Pending JPS61230185A (ja) | 1985-04-03 | 1985-04-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356326B1 (en) | 1998-02-25 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate of a liquid crystal display comprising an insulating layer being made of solid solution of SiOx /SINy |
-
1985
- 1985-04-03 JP JP7070885A patent/JPS61230185A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356326B1 (en) | 1998-02-25 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate of a liquid crystal display comprising an insulating layer being made of solid solution of SiOx /SINy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526058B2 (ja) | 光弁用半導体装置 | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| JPH01129234A (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH065465B2 (ja) | 液晶表示装置の封止構造 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JPS61230185A (ja) | 液晶表示装置 | |
| JPS63228710A (ja) | 半導体装置 | |
| JPS6151188A (ja) | アクテイブ・マトリクス表示装置用基板 | |
| CA1269161A (en) | Liquid crystal display apparatus | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPH0530057B2 (ja) | ||
| JPS62252973A (ja) | 順スタガ−ド型薄膜トランジスタ | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JPS6269238A (ja) | 液晶表示装置 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JPS57194583A (en) | Mos semiconductor device and manufacture thereof | |
| JP3263894B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPS5940581A (ja) | 表示パネル用半導体装置 | |
| JP3076705B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS6015680A (ja) | マトリクス型表示装置 | |
| JPH01102968A (ja) | 液晶パネル装置 | |
| JPS61168224A (ja) | 金属配線層 | |
| JPS61292615A (ja) | 表示装置 | |
| JPS5948735A (ja) | 液晶表示装置 | |
| JPS5965882A (ja) | 液晶表示器 |