JPS5965882A - 液晶表示器 - Google Patents
液晶表示器Info
- Publication number
- JPS5965882A JPS5965882A JP57176900A JP17690082A JPS5965882A JP S5965882 A JPS5965882 A JP S5965882A JP 57176900 A JP57176900 A JP 57176900A JP 17690082 A JP17690082 A JP 17690082A JP S5965882 A JPS5965882 A JP S5965882A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- thin film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は液晶セル内に形成された薄膜トランジスタの
アレイ中のトランジスタを選択的にスイッチング;1・
制御して画素を選択表示する液晶表示器に関する。
アレイ中のトランジスタを選択的にスイッチング;1・
制御して画素を選択表示する液晶表示器に関する。
〈従来技術〉
先ず従来のこの種の液晶表示器を第1図及び第2図を参
照して簡単に説明する。
照して簡単に説明する。
第1図の断面図に示すように、液晶セル1jはガラス板
のような透明基板12.13か近接ス・j白され、これ
ら透明基板12.l:3間に液晶14か介在されて上止
されている。一方の透明基板12の内向に薄膜トランジ
スタのアレイ15か形成され、他方の透明基板1:3の
内面にはほぼ全面に渡って透明の共通電極」6が形成さ
れている。
のような透明基板12.13か近接ス・j白され、これ
ら透明基板12.l:3間に液晶14か介在されて上止
されている。一方の透明基板12の内向に薄膜トランジ
スタのアレイ15か形成され、他方の透明基板1:3の
内面にはほぼ全面に渡って透明の共通電極」6が形成さ
れている。
薄膜トランジスタアレイ15は第2図に等価回路で示す
よう行線R+ + R21R3・・・ ・か等間隔てほ
ぼ平行に形成され、これら行、44i+とほぼ直交して
列線C1,C2,C3・・・が等間隔てほぼ平行に形成
される。これら行線及び列線の各交叉位置において薄膜
トランジスタ17が形成され、これら各トランジスタ1
7はその位置においてゲートは行線に、ソースは列線に
それぞれ接続され、また行線及び列線により形成された
各巷)j:+の1−1のイ「1域をほぼ埋るように形成
された画素電極18に対応する各トランジスタ17のド
レインがそれぞれ接続される。
よう行線R+ + R21R3・・・ ・か等間隔てほ
ぼ平行に形成され、これら行、44i+とほぼ直交して
列線C1,C2,C3・・・が等間隔てほぼ平行に形成
される。これら行線及び列線の各交叉位置において薄膜
トランジスタ17が形成され、これら各トランジスタ1
7はその位置においてゲートは行線に、ソースは列線に
それぞれ接続され、また行線及び列線により形成された
各巷)j:+の1−1のイ「1域をほぼ埋るように形成
された画素電極18に対応する各トランジスタ17のド
レインがそれぞれ接続される。
行1.’il lマ+、R2,R3・・・・列線CIt
C21C3・・・・の各1つを選択してこれら間に電
圧を印加することによりそのJ芦択された行線及び列線
の交叉点のトランジスタ17がスイッチングしてそのト
ランジスタ17に接続された画素電極]8と共通電極1
6との間に箪5圧が印加されてその電極部分、つまり画
素が選択表示される。このようにして液晶セル11内の
すべての画素を選択的に表示することができる。
C21C3・・・・の各1つを選択してこれら間に電
圧を印加することによりそのJ芦択された行線及び列線
の交叉点のトランジスタ17がスイッチングしてそのト
ランジスタ17に接続された画素電極]8と共通電極1
6との間に箪5圧が印加されてその電極部分、つまり画
素が選択表示される。このようにして液晶セル11内の
すべての画素を選択的に表示することができる。
従来の薄膜トランジスタ17は第3図及び第4図に示す
イ1ζ造のものであった。即ち基板12上にケート電極
(及び行線R)21が形成される。この形成は基板12
の全面に、フロートのような全屈の膜を形成した後にエ
ツチングにより所定の、。
イ1ζ造のものであった。即ち基板12上にケート電極
(及び行線R)21が形成される。この形成は基板12
の全面に、フロートのような全屈の膜を形成した後にエ
ツチングにより所定の、。
ターンにすることにより行われる。次に透明金属膜の画
素電極18か形成されるが、これも全面形成及び選択的
エツチングにより得られる。
素電極18か形成されるが、これも全面形成及び選択的
エツチングにより得られる。
その後、画面に窒化シリコンのゲート絶縁膜22が形成
され、そのゲート絶縁膜22には画素電極18とのコン
タクト用孔23が形成される。ケート絶縁膜22を介し
てゲート電極21」−にアモルファスシ・リコンが半導
体層24として形成される。
され、そのゲート絶縁膜22には画素電極18とのコン
タクト用孔23が形成される。ケート絶縁膜22を介し
てゲート電極21」−にアモルファスシ・リコンが半導
体層24として形成される。
その後、半導体層24」二において半導体層24及びケ
ート絶縁膜22を介してゲート電極21の両側部にそれ
ぞれ一部か重なるようにドレイン電極25、ソース電極
(及び列線C)26かそれぞれアルミニラt、により形
成される。トレイン電極25は孔2;3をjllj シ
て画素電極18と(i続される。
ート絶縁膜22を介してゲート電極21の両側部にそれ
ぞれ一部か重なるようにドレイン電極25、ソース電極
(及び列線C)26かそれぞれアルミニラt、により形
成される。トレイン電極25は孔2;3をjllj シ
て画素電極18と(i続される。
このように従来のンλり膜トランジスタ17はその形成
に比較的多くの工程を必要とし、このため大きな表示面
積」二の多数の薄膜トランジスタ17を均−特1り゛で
、しかも欠陥なく製造することか円Mfflになる。更
にトレイン電極25及びソース電極26間の小女2体層
24かトランジスタ17自体について見れば表面に出て
いるため、基板12」二に薄膜トランジスタのアレイ1
5を形成し、その後、液晶セル11として構成するまで
の間に、外部に現われている半導体層24の面に空気中
の水分と接触してトランジスタの特性が劣化するおそれ
があり、これを防止するには電極25.26の形成後に
更に半導体層24を被う保護層を設ける必要かあり製造
工程が増加する。
に比較的多くの工程を必要とし、このため大きな表示面
積」二の多数の薄膜トランジスタ17を均−特1り゛で
、しかも欠陥なく製造することか円Mfflになる。更
にトレイン電極25及びソース電極26間の小女2体層
24かトランジスタ17自体について見れば表面に出て
いるため、基板12」二に薄膜トランジスタのアレイ1
5を形成し、その後、液晶セル11として構成するまで
の間に、外部に現われている半導体層24の面に空気中
の水分と接触してトランジスタの特性が劣化するおそれ
があり、これを防止するには電極25.26の形成後に
更に半導体層24を被う保護層を設ける必要かあり製造
工程が増加する。
〈発明の概要〉
この発明の目的は製造工程数を従来のものよりも減らす
ことができ、歩留りを向上させることができ、広い表示
面に適する液晶表示器を提供することにある。
ことができ、歩留りを向上させることができ、広い表示
面に適する液晶表示器を提供することにある。
この発明によれは薄膜トランジスタアレイを(Iiii
えた液晶表示器において、トレイ/電極及びソース電極
は基板側に形成され、そのトレイン電極及びソース電極
間に渡って半導体層か形成され、その」−にゲート絶縁
膜か形成され、更にそのケート絶縁膜−ににゲート電極
が形成される。このようにトレイ/電極が基板(1jl
:に形成されているため、このドレイン電極と百来電、
極とを互に接続された状態で同時に形成することができ
、電極を接続するためのフンタクト用孔を形成す゛る工
程を必要とし°なシt〈実施例〉 第5図及び第6図はこの発明による液晶表示器の要部で
ある薄膜トランジスタの具体例を示す。
えた液晶表示器において、トレイ/電極及びソース電極
は基板側に形成され、そのトレイン電極及びソース電極
間に渡って半導体層か形成され、その」−にゲート絶縁
膜か形成され、更にそのケート絶縁膜−ににゲート電極
が形成される。このようにトレイ/電極が基板(1jl
:に形成されているため、このドレイン電極と百来電、
極とを互に接続された状態で同時に形成することができ
、電極を接続するためのフンタクト用孔を形成す゛る工
程を必要とし°なシt〈実施例〉 第5図及び第6図はこの発明による液晶表示器の要部で
ある薄膜トランジスタの具体例を示す。
基板]2−4−に画素電極18のみならずトレイ/電極
28及びソース電極(列線C)29か形成される。この
例では方形状画素電極18の一側部の一部がドレイン電
極28と兼用された場合である。
28及びソース電極(列線C)29か形成される。この
例では方形状画素電極18の一側部の一部がドレイン電
極28と兼用された場合である。
これら画素電極】8、トレイン電極28、−ソース電極
29は例えは基板12の全面に透明金属層を形成した後
に、その透明金属層を選択的にエツチングして同時に得
ることかできる。ソース電極29は不透明金1.テでも
よい。
29は例えは基板12の全面に透明金属層を形成した後
に、その透明金属層を選択的にエツチングして同時に得
ることかできる。ソース電極29は不透明金1.テでも
よい。
トレイン電極28及びソース質4F!29間にわたって
基本間12−1−にアモルファスンリコンのような半導
体層3Iが形成される。この半導体層31としては多結
晶/リコン、fit結晶結晶シリコテルル、硫化カドニ
ウム、セレノ化カドニつム(CdSe)なとを用いても
よい。半導体層31−1−を含み全面にゲート絶縁膜3
2が形成される。ゲート絶縁膜32としては窒化シリコ
イSi Nx )、二酸化ンリコン(SiO2)なとが
用いられる。このゲート絶縁膜:32は半導体層31
にのみに形成してもよい。ゲート絶縁膜:32−1−に
ゲート電極(行線)33が形成される。
基本間12−1−にアモルファスンリコンのような半導
体層3Iが形成される。この半導体層31としては多結
晶/リコン、fit結晶結晶シリコテルル、硫化カドニ
ウム、セレノ化カドニつム(CdSe)なとを用いても
よい。半導体層31−1−を含み全面にゲート絶縁膜3
2が形成される。ゲート絶縁膜32としては窒化シリコ
イSi Nx )、二酸化ンリコン(SiO2)なとが
用いられる。このゲート絶縁膜:32は半導体層31
にのみに形成してもよい。ゲート絶縁膜:32−1−に
ゲート電極(行線)33が形成される。
ゲート電極3;3は半導体層31.ゲート絶縁膜32を
介してトレイン電極28及びソース電極29と対向して
いる。ゲート電極33としてはアルミニラl1、多結品
シリコンなとを用いることかでき、或は透明導電膜とし
てもよい。
介してトレイン電極28及びソース電極29と対向して
いる。ゲート電極33としてはアルミニラl1、多結品
シリコンなとを用いることかでき、或は透明導電膜とし
てもよい。
〈効 果〉
このように画素7I″i9極18及びドし・インi(z
72gは同時に形成され、こA1らをコンタクト用孔を
進して接続するものてな(、その併にもコノタクト用孔
の形成をしないものであって、iL来のものにおけるコ
ンタクト用孔23を形成する二]−程は必要としない。
72gは同時に形成され、こA1らをコンタクト用孔を
進して接続するものてな(、その併にもコノタクト用孔
の形成をしないものであって、iL来のものにおけるコ
ンタクト用孔23を形成する二]−程は必要としない。
更(こソース電極29を透明電極とするW合は画素電極
18と同時に形成することかでき、第3図及び第4図に
示した場合よりも更に製造]−程数を減らすことができ
る。このようにこの発明の11シ晶表示器によれば従来
のものと比較して薄膜トランンスタアレイの製造工程数
を少なくすることかできるため、それたけ表示面積が広
くても各画素か均一な特性をもち、かつ欠陥のないもの
を比較的容易に得ることができる。
18と同時に形成することかでき、第3図及び第4図に
示した場合よりも更に製造]−程数を減らすことができ
る。このようにこの発明の11シ晶表示器によれば従来
のものと比較して薄膜トランンスタアレイの製造工程数
を少なくすることかできるため、それたけ表示面積が広
くても各画素か均一な特性をもち、かつ欠陥のないもの
を比較的容易に得ることができる。
また半導体層31は基板12及びゲート絶縁膜32で1
りJまれているため、薄膜トランンスタアレイを形成後
に、液晶セルに(11に成するまでの間において半Jp
体層31か外部に露出することかなく、特性か不安定に
なるおそれかなく、保護層を4!J′に形成する必要は
ない。これらの点より歩留りか高いものとなる。
りJまれているため、薄膜トランンスタアレイを形成後
に、液晶セルに(11に成するまでの間において半Jp
体層31か外部に露出することかなく、特性か不安定に
なるおそれかなく、保護層を4!J′に形成する必要は
ない。これらの点より歩留りか高いものとなる。
このと・明の液晶表示器を透堝形として月1いる場合は
、)2板]2の外面においてドレイン電極28及びソー
ス71″%i 29間の半?わ体層;31と対向する部
分1〆こ、アノシミニウム、黒インクなとの不透明膜ヲ
形成して、半導体層3】としてアモルファスシリコンの
ように光により抵抗値かでz化するような影響かあるJ
↓5台に、この影響か生しないようにすることかできる
。
、)2板]2の外面においてドレイン電極28及びソー
ス71″%i 29間の半?わ体層;31と対向する部
分1〆こ、アノシミニウム、黒インクなとの不透明膜ヲ
形成して、半導体層3】としてアモルファスシリコンの
ように光により抵抗値かでz化するような影響かあるJ
↓5台に、この影響か生しないようにすることかできる
。
節1図は液晶表示器の一部を示す断面図、第2図は第1
図に示した液晶i−シ示器の等価回詫図、第3図はli
C来の液晶表示器の薄膜トランンスタを示す平面図、第
4図は第3図のAA線断面図、第5図はこの発明による
/1り晶表示器に用いられる薄膜トランノスタの一例を
示す平面図、第6図は第517: 0) 13 B 8
’A I’li面図である。 1]:液晶セノペ12,13:透明基板、14液晶、1
5.薄膜トランノスタアレイ、18:画素電極、28
トレイン電極、29:ソース電極、31:半π【体層、
32:ゲート絶縁膜、33:ゲート電極。 特許出願人 星電器製造株式会社 代理人 草野 卓 か 2 図 井 3 図 7i74 図
図に示した液晶i−シ示器の等価回詫図、第3図はli
C来の液晶表示器の薄膜トランンスタを示す平面図、第
4図は第3図のAA線断面図、第5図はこの発明による
/1り晶表示器に用いられる薄膜トランノスタの一例を
示す平面図、第6図は第517: 0) 13 B 8
’A I’li面図である。 1]:液晶セノペ12,13:透明基板、14液晶、1
5.薄膜トランノスタアレイ、18:画素電極、28
トレイン電極、29:ソース電極、31:半π【体層、
32:ゲート絶縁膜、33:ゲート電極。 特許出願人 星電器製造株式会社 代理人 草野 卓 か 2 図 井 3 図 7i74 図
Claims (1)
- (1)液晶セルの一方の透明基板の内面に薄膜トランジ
スタのアレイか形成され、その薄膜トランジスタを選択
的にスイッチング制御して画素を選択表示するようにさ
れた液晶表示器において、上記各薄膜トランジスタはそ
れぞれ上記一方の透明基板上に形成された画素電、極、
その画素電極に接続。 されたトレイン電極及びソース電極と、これらトレイン
′I五極及びソース電極間にわたって1−記基板」二に
形成された半導体層と、その半導体層−4−に形成され
たゲート絶縁膜と、そのゲート絶縁膜1−に形成された
ゲート電極とを具備することを特徴とする液晶表示器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57176900A JPS5965882A (ja) | 1982-10-06 | 1982-10-06 | 液晶表示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57176900A JPS5965882A (ja) | 1982-10-06 | 1982-10-06 | 液晶表示器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5965882A true JPS5965882A (ja) | 1984-04-14 |
Family
ID=16021712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57176900A Pending JPS5965882A (ja) | 1982-10-06 | 1982-10-06 | 液晶表示器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5965882A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5173895A (ja) * | 1974-12-23 | 1976-06-26 | Suwa Seikosha Kk | Ekishohyojisochi |
JPS5699383A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel |
JPS5715469A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Thin film transistor for transmission type display panel and manufacture thereof |
JPS57100766A (en) * | 1980-12-15 | 1982-06-23 | Matsushita Electric Ind Co Ltd | Thin film transistor |
-
1982
- 1982-10-06 JP JP57176900A patent/JPS5965882A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5173895A (ja) * | 1974-12-23 | 1976-06-26 | Suwa Seikosha Kk | Ekishohyojisochi |
JPS5699383A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel |
JPS5715469A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Thin film transistor for transmission type display panel and manufacture thereof |
JPS57100766A (en) * | 1980-12-15 | 1982-06-23 | Matsushita Electric Ind Co Ltd | Thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
TW496987B (en) | Active matrix electro-optical device | |
US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
JPS60216377A (ja) | 液晶表示器 | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JPH01129234A (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
US5453856A (en) | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines | |
US5796449A (en) | Active matrix liquid crystal display with one repair line above protective layer and one below | |
JPH0483232A (ja) | マトリクス形表示装置 | |
JPS58182272A (ja) | 薄膜トランジスタ | |
JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
JPS5965882A (ja) | 液晶表示器 | |
TW400653B (en) | Thin film transistor, LCD having thin film transistors, and method for making TFT array board | |
JPS61170724A (ja) | アクテイブマトリクス表示装置用基板 | |
JPS5888784A (ja) | 液晶表示装置 | |
JPH07248508A (ja) | 液晶表示装置 | |
JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
KR100249191B1 (ko) | 표시소자의 액정표시장치 제조방법 | |
US11335711B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
JPS62257130A (ja) | 液晶表示装置 | |
JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
TW594345B (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
JPH0452925B2 (ja) |