JPS61229343A - 電子部品のパツケ−ジング方法 - Google Patents
電子部品のパツケ−ジング方法Info
- Publication number
- JPS61229343A JPS61229343A JP60071385A JP7138585A JPS61229343A JP S61229343 A JPS61229343 A JP S61229343A JP 60071385 A JP60071385 A JP 60071385A JP 7138585 A JP7138585 A JP 7138585A JP S61229343 A JPS61229343 A JP S61229343A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- laser beam
- protective frame
- substrate
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、アルミナ等からなるセラミック配線基板上に
配置された電子的機能素子を、外気・と遮断し外界から
保護するために気密的に封止する電子部品のパッケージ
ング方法に係わり、特にセラミック配ｗＡＪＩＩ板に配
置された金属性の溶接用基体と、金属性キャップとをレ
ーザ光線を照射することにより溶接接合し電子的機能素
子を気密的に封止する電子部品のパッケージング方法に
関する。
配置された電子的機能素子を、外気・と遮断し外界から
保護するために気密的に封止する電子部品のパッケージ
ング方法に係わり、特にセラミック配ｗＡＪＩＩ板に配
置された金属性の溶接用基体と、金属性キャップとをレ
ーザ光線を照射することにより溶接接合し電子的機能素
子を気密的に封止する電子部品のパッケージング方法に
関する。
一般に、アルミナ等からなるセラミック配線基板上に配
置された電子的機能素子等の電子部品は、外気との遮断
、外界からの保護の為に種々の方法により気密的に封止
されている。
置された電子的機能素子等の電子部品は、外気との遮断
、外界からの保護の為に種々の方法により気密的に封止
されている。
第３図は、マルチチップ型のパッケージを示すもので、
図において符号１はセラミック多層配線基板を示してい
るｄこのセラミック多層配線基板１上には複数の電子的
機能素子２が配置されており、電子的機能素子２の配置
された領域の周囲には、この領域を囲んで、セラミック
多層配線基板１と熱膨張係数がほぼ等しい材質の金属性
の溶接用基体３が配置されている。また、セラミック多
層配線基板１の周囲には、入出力端子４が配置されてい
る。 第４図は第３図に示されるようなマルチチップパ
ッケージのパッケージングが行なわれている状態を示す
図で、図において符号５は、パッケージング装置を構成
するＸ−Ｙテーブルを示している。このＸ−Ｙテーブル
５には図示しない吸引ポンプに一端を接続され他端をＸ
−Ｙテーブル５の上方に開口する吸引ライン６が設けら
れている。
図において符号１はセラミック多層配線基板を示してい
るｄこのセラミック多層配線基板１上には複数の電子的
機能素子２が配置されており、電子的機能素子２の配置
された領域の周囲には、この領域を囲んで、セラミック
多層配線基板１と熱膨張係数がほぼ等しい材質の金属性
の溶接用基体３が配置されている。また、セラミック多
層配線基板１の周囲には、入出力端子４が配置されてい
る。 第４図は第３図に示されるようなマルチチップパ
ッケージのパッケージングが行なわれている状態を示す
図で、図において符号５は、パッケージング装置を構成
するＸ−Ｙテーブルを示している。このＸ−Ｙテーブル
５には図示しない吸引ポンプに一端を接続され他端をＸ
−Ｙテーブル５の上方に開口する吸引ライン６が設けら
れている。
このようなパッケージング装置を使用して行う従来のパ
ッケージング方法では、まずＸ−Ｙテーブル５の上面に
マルチチップパッケージのセラミック多層配線基板１が
配置され、吸引ライン６による引圧によって固定される
。この後、金属性キャップ７が金属性の溶接用基体３上
に配置され、レーザ光線８により金属性の溶接用基体３
と金属性キャップ７が溶接接合され、気密的に封止され
る。このとき、Ｘ−Ｙテーブル５およびレーザ光線８の
動きは、外部コントＯ−うによって操作されている。
ッケージング方法では、まずＸ−Ｙテーブル５の上面に
マルチチップパッケージのセラミック多層配線基板１が
配置され、吸引ライン６による引圧によって固定される
。この後、金属性キャップ７が金属性の溶接用基体３上
に配置され、レーザ光線８により金属性の溶接用基体３
と金属性キャップ７が溶接接合され、気密的に封止され
る。このとき、Ｘ−Ｙテーブル５およびレーザ光線８の
動きは、外部コントＯ−うによって操作されている。
以上のような電子部品のパッケージング方法では、外部
コントローラのプログラムミスあるいは、外部コントロ
ーラおよびＸ−Ｙテーブル５の配線経路への外部からの
ノイズの侵入により誤動作が生じ、レーザ光１１７Ａ８
がセラミック多層配線基板１上に直接照射される場合が
ある。
コントローラのプログラムミスあるいは、外部コントロ
ーラおよびＸ−Ｙテーブル５の配線経路への外部からの
ノイズの侵入により誤動作が生じ、レーザ光１１７Ａ８
がセラミック多層配線基板１上に直接照射される場合が
ある。
レーザ光１１！８が直接セラミック多層配線基板１上に
照射されると、セラミック多層配線基板１の内装配線が
、レーザ光線８により溶断され不良になる。したがって
マルチチップパッケージ全体が不良となり、高価な電子
的機能素子も無駄となる。
照射されると、セラミック多層配線基板１の内装配線が
、レーザ光線８により溶断され不良になる。したがって
マルチチップパッケージ全体が不良となり、高価な電子
的機能素子も無駄となる。
以上のように、従来の電子部品のパッケージング方法で
は、さまざまな原因によるＸ−Ｙテーブル５及びレーザ
光ｌ１１８の誤動作により、レーザ光線８がセラミック
多層配線基板１に直接照射され、不良品が発生すること
により、歩留が低下する。
は、さまざまな原因によるＸ−Ｙテーブル５及びレーザ
光ｌ１１８の誤動作により、レーザ光線８がセラミック
多層配線基板１に直接照射され、不良品が発生すること
により、歩留が低下する。
また最近は、マルチチップパッケージの価格は高密度実
装にともないますます高価になる傾向がある。したがっ
てこの歩留の低下は大きな問題となる。
装にともないますます高価になる傾向がある。したがっ
てこの歩留の低下は大きな問題となる。
［発明の目的］
本発明は、かかる従来の事情に対処してなされたもので
、さまざまな原因により、例えばＸ−Ｙテーブル及びレ
ーザ光線の動作に誤動作が生じた場合にも、セラミック
配線基板上に直接レーザ光線が照射されることなく、配
線の溶断等が生じることのない電子部品のパッケージン
グ方法を提供しようとするものである。
、さまざまな原因により、例えばＸ−Ｙテーブル及びレ
ーザ光線の動作に誤動作が生じた場合にも、セラミック
配線基板上に直接レーザ光線が照射されることなく、配
線の溶断等が生じることのない電子部品のパッケージン
グ方法を提供しようとするものである。
［発明の概要１
すなわち本発明は、セラミック配線基板上の電子的機能
素子搭載領域を囲んで形成された金属性の溶接用基体に
、気密封止用の金属性キャップをレーザ光線を照射する
ことにより溶接接合する電子部品のパッケージング方法
において、前記金属性の溶接用基体の外縁を保護枠で囲
むとともに、この保護枠により前記セラミック配線基板
を覆い、この状態で前記溶接を行うことを特徴とする電
子部品のパッケージング方法である。
素子搭載領域を囲んで形成された金属性の溶接用基体に
、気密封止用の金属性キャップをレーザ光線を照射する
ことにより溶接接合する電子部品のパッケージング方法
において、前記金属性の溶接用基体の外縁を保護枠で囲
むとともに、この保護枠により前記セラミック配線基板
を覆い、この状態で前記溶接を行うことを特徴とする電
子部品のパッケージング方法である。
〔発明の実施例１
以下本発明方法の詳細を図面を用いて一実施例について
説明する。
説明する。
第１図および第２図は、本発明の電子部品のパッケージ
ング方法の一実施例に用いられるパッケージング装置を
示すもので、第３図に示されるようなマルチチップパッ
ケージがパッケージングされる状態を示している。
ング方法の一実施例に用いられるパッケージング装置を
示すもので、第３図に示されるようなマルチチップパッ
ケージがパッケージングされる状態を示している。
図において、符号５はＸ−Ｙテーブルを示しており、こ
のＸ−Ｙテーブル５の上面には、第３図で示されるよう
なマルチパッケージのセラミック多層配線基板１が配置
されている。Ｘ−Ｙテーブル５には一端をＸ−Ｙテーブ
ル上面に開口し、他端を図示しない吸引ポンプに接続さ
れた吸引ライン６と、２枚のＬ字形の保護枠９を取付け
るための取付ネジ１０のネジ穴１１が設けられている。
のＸ−Ｙテーブル５の上面には、第３図で示されるよう
なマルチパッケージのセラミック多層配線基板１が配置
されている。Ｘ−Ｙテーブル５には一端をＸ−Ｙテーブ
ル上面に開口し、他端を図示しない吸引ポンプに接続さ
れた吸引ライン６と、２枚のＬ字形の保護枠９を取付け
るための取付ネジ１０のネジ穴１１が設けられている。
保護枠９のＬ字形の内側はセラミック多層配線基板１の
厚さにあわせた段差加工が施されており、また取付ネジ
１０による固定部分には取付ネジ１０の径よりわずかに
広い幅を有する細長の形状の固定用穴１２が設けられて
いる。
厚さにあわせた段差加工が施されており、また取付ネジ
１０による固定部分には取付ネジ１０の径よりわずかに
広い幅を有する細長の形状の固定用穴１２が設けられて
いる。
このような装置を用いて、本発明方法の−実施例が次の
ように実施される。すなわち、まずセラミック多層配線
基板１がＸ−Ｙテーブル５の上面に配置され吸引ライン
６の引圧により固定される。
ように実施される。すなわち、まずセラミック多層配線
基板１がＸ−Ｙテーブル５の上面に配置され吸引ライン
６の引圧により固定される。
この後、金属性主１シップ７が金属性の溶接用基体３の
上方に配置され、保護枠９が金属性の溶接用基体３を囲
むようにセラミック多層配線基板１の上方を覆い、取付
ネジ１０によって固定される。
上方に配置され、保護枠９が金属性の溶接用基体３を囲
むようにセラミック多層配線基板１の上方を覆い、取付
ネジ１０によって固定される。
この後レーザ光線８によって溶接が行われる。
以上のような電子部品のパッケージング方法では、セラ
ミック多層配線基板１の金属性の溶接用基体３のまわり
を保護枠９で覆っているために、さまざまな原因による
レーザ光線８の誤照射が行なわれても、セラミック多層
配線基板１を傷つけることがない。したがってパッケー
ジング時におけるマルチチップパッケージの歩留の低下
を防止することができる。
ミック多層配線基板１の金属性の溶接用基体３のまわり
を保護枠９で覆っているために、さまざまな原因による
レーザ光線８の誤照射が行なわれても、セラミック多層
配線基板１を傷つけることがない。したがってパッケー
ジング時におけるマルチチップパッケージの歩留の低下
を防止することができる。
なお本実施例では、保護枠９はＬ字形の形状を有しこれ
を固定用の取付ネジ１０とこのネジ径よりわずかに広い
幅を持つ細長の形状を有する固定用穴１２によってＸ−
Ｙテーブル上に固定しているが、本発明の電子部品のパ
ッケージング方法は、かかる実施例に限定されることは
なく、セラミック多層配線基板１の形成時に起きる焼き
縮みによる寸法のバラつきを補正できるものであれば、
どのような形状の保護枠９を用い、どのように固定して
も良いのはもちろんである。
を固定用の取付ネジ１０とこのネジ径よりわずかに広い
幅を持つ細長の形状を有する固定用穴１２によってＸ−
Ｙテーブル上に固定しているが、本発明の電子部品のパ
ッケージング方法は、かかる実施例に限定されることは
なく、セラミック多層配線基板１の形成時に起きる焼き
縮みによる寸法のバラつきを補正できるものであれば、
どのような形状の保護枠９を用い、どのように固定して
も良いのはもちろんである。
［発明の効果］
以上述べたように本発明の電子部品のパッケージング方
法では、金属性の溶接用基体の周囲を囲み、セラミック
配線基板を覆って保護枠を設け、この後レーザ光線によ
る金属性キャップと金属性の溶接用基体との溶接接合が
行われる。したがって、さまざまな要因によるレーザ光
線の誤照射が生じても、セラミック配線基板上に直接レ
ーザ光線が照射され、セラミック配線基板上の配線を溶
断するようなことは起きない。すなわち、バラケージン
グ工程における歩留の低下を有効に防止することができ
る。
法では、金属性の溶接用基体の周囲を囲み、セラミック
配線基板を覆って保護枠を設け、この後レーザ光線によ
る金属性キャップと金属性の溶接用基体との溶接接合が
行われる。したがって、さまざまな要因によるレーザ光
線の誤照射が生じても、セラミック配線基板上に直接レ
ーザ光線が照射され、セラミック配線基板上の配線を溶
断するようなことは起きない。すなわち、バラケージン
グ工程における歩留の低下を有効に防止することができ
る。
第１図は本発明の電子部品のパッケージング方法の一実
施例に用いられるパッケージング装置を示す縦断面図、
第２図は第１図の上面図、第３図はマルチパッケージを
示す斜視図、第４図は従来の電子部品のパッケージング
方法に用いられるパッケージング装置を示す縦断面図で
ある。 １・・・・・・・・・セラミック多層配線基板２・・・
・・・・・・電子的機能素子 ３・・・・・・・・・金属性の溶接用基体７・・・・・
・・・・金属性キャップ ８・・・・・・・・・レーザ光線 ９・・・・・・・・・保護枠 １０・・・・・・・・・取付ネジ １２・・・・・・・・・固定用穴 出願人 株式会社 東芝 代理人弁理士 須 山 佐 − 第１図 第２図
施例に用いられるパッケージング装置を示す縦断面図、
第２図は第１図の上面図、第３図はマルチパッケージを
示す斜視図、第４図は従来の電子部品のパッケージング
方法に用いられるパッケージング装置を示す縦断面図で
ある。 １・・・・・・・・・セラミック多層配線基板２・・・
・・・・・・電子的機能素子 ３・・・・・・・・・金属性の溶接用基体７・・・・・
・・・・金属性キャップ ８・・・・・・・・・レーザ光線 ９・・・・・・・・・保護枠 １０・・・・・・・・・取付ネジ １２・・・・・・・・・固定用穴 出願人 株式会社 東芝 代理人弁理士 須 山 佐 − 第１図 第２図
Claims (2)
- （１）セラミック配線基板上の電子的機能素子搭載領域
を囲んで形成された金属性の溶接用基体に、気密封止用
の金属性キャップをレーザ光線を照射することにより溶
接接合する電子部品のパッケージング方法において、前
記金属性の溶接用基体の外縁を保護枠で囲むとともに、
この保護枠により前記セラミック配線基板を覆い、この
状態で前記溶接を行うことを特徴とする電子部品のパッ
ケージング方法。 - （２）保護枠は２以上に分割され、それぞれ金属性の溶
接用基体に対し相対的に移動固定可能である特許請求の
範囲第１項記載の電子部品のパッケージング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071385A JPS61229343A (ja) | 1985-04-04 | 1985-04-04 | 電子部品のパツケ−ジング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071385A JPS61229343A (ja) | 1985-04-04 | 1985-04-04 | 電子部品のパツケ−ジング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61229343A true JPS61229343A (ja) | 1986-10-13 |
Family
ID=13458990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071385A Pending JPS61229343A (ja) | 1985-04-04 | 1985-04-04 | 電子部品のパツケ−ジング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61229343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3633431A1 (en) * | 2018-10-05 | 2020-04-08 | Indigo Diabetes N.V. | Weld protection for hermetic wafer-level sealing |
| WO2022014186A1 (ja) * | 2020-07-16 | 2022-01-20 | 日本電気硝子株式会社 | 電子装置及び電子装置の製造方法 |
-
1985
- 1985-04-04 JP JP60071385A patent/JPS61229343A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3633431A1 (en) * | 2018-10-05 | 2020-04-08 | Indigo Diabetes N.V. | Weld protection for hermetic wafer-level sealing |
| WO2020070329A1 (en) * | 2018-10-05 | 2020-04-09 | Indigo Diabetes Nv | Weld protection for hermetic wafer-level sealing |
| CN112888980A (zh) * | 2018-10-05 | 2021-06-01 | 英迪格迪贝特斯公司 | 用于气密的晶片级密封的焊接保护 |
| US11782227B2 (en) | 2018-10-05 | 2023-10-10 | Indigo Diabetes Nv | Weld protection for hermetic wafer-level sealing |
| WO2022014186A1 (ja) * | 2020-07-16 | 2022-01-20 | 日本電気硝子株式会社 | 電子装置及び電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| US4547624A (en) | Method and apparatus for reducing package height for microcircuit packages | |
| JPS5992556A (ja) | 半導体装置 | |
| JPS61229343A (ja) | 電子部品のパツケ−ジング方法 | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JPS6056297B2 (ja) | 集積回路素子の気密実装構造 | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 | |
| JPS61276245A (ja) | 半導体集積回路装置 | |
| JPS6080262A (ja) | 半導体装置 | |
| JP3292642B2 (ja) | ベアチップ用保存容器およびベアチップの保存方法 | |
| JPH05206307A (ja) | 半導体装置 | |
| JPS5896754A (ja) | 気密封止パツケ−ジ | |
| JPH06132445A (ja) | 電子部品のパッケージ | |
| JPS6042617B2 (ja) | 半導体装置 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPH0245963A (ja) | 半導体装置 | |
| JPS6032766Y2 (ja) | Ｌｓｉチツプ保護用キヤツプ | |
| JPS6222463A (ja) | 電子部品の放熱構造 | |
| JPS60223142A (ja) | 半導体装置 | |
| JPH0267788A (ja) | 半導体装置の実装方法 | |
| JPH0471242A (ja) | 半導体装置 | |
| JPH01215050A (ja) | 半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0870057A (ja) | ハイブリッドｉｃ | |
| JPH02109356A (ja) | 半導体装置 |