JPS6122692A - Multilayer circuit board and method of producing same - Google Patents

Multilayer circuit board and method of producing same

Info

Publication number
JPS6122692A
JPS6122692A JP14302784A JP14302784A JPS6122692A JP S6122692 A JPS6122692 A JP S6122692A JP 14302784 A JP14302784 A JP 14302784A JP 14302784 A JP14302784 A JP 14302784A JP S6122692 A JPS6122692 A JP S6122692A
Authority
JP
Japan
Prior art keywords
wiring
ceramic substrate
layer
wiring layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14302784A
Other languages
Japanese (ja)
Inventor
銅谷 明裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14302784A priority Critical patent/JPS6122692A/en
Priority to US06/753,481 priority patent/US4665468A/en
Priority to FR8510574A priority patent/FR2567684B1/en
Publication of JPS6122692A publication Critical patent/JPS6122692A/en
Priority to US06/935,499 priority patent/US4736521A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明紘多層配線基板およびその製造方法に関する・ 〔従来技術〕 従来、基板表裏を貫通するスルーホール配線を有するセ
ラミック基板は、アルミナグリーンシートを用いて形成
されている。したがって、焼結温度として1400℃以
上が必要なために、導体材料としてタングステンやモリ
ブデンなどの高融点金属を使用せざるを得ない0このよ
うな金属は、金や銀、パラジウムなどの金属に比べ固有
電気抵抗が高い。従って、セラミック基板内部の電源配
線抵抗を小さくすることが困難でおるという問題がある
[Detailed Description of the Invention] [Technical field to which the invention pertains] The present invention relates to a multilayer wiring board and a method for manufacturing the same. [Prior art] Conventionally, a ceramic board having through-hole wiring that penetrates the front and back of the board has been manufactured using an alumina green sheet. It is formed using Therefore, since a sintering temperature of 1,400°C or higher is required, it is necessary to use high-melting point metals such as tungsten and molybdenum as conductive materials. High specific electrical resistance. Therefore, there is a problem in that it is difficult to reduce the power supply wiring resistance inside the ceramic substrate.

さらに、仁のセラミック基板上に多層配線を形成しよう
とした場合、タングステンやモリブデンでは、空気中焼
結を1400℃以上で行うと酸化することによって導体
層として使用できなくなる。
Furthermore, when attempting to form a multilayer wiring on a solid ceramic substrate, tungsten or molybdenum becomes unusable as a conductive layer due to oxidation when sintered in air at a temperature of 1400° C. or higher.

したがって、多層配線のプロセスや材料に大幅な制約が
できる。通常の厚膜ペースト材料は、800〜900℃
の空気中焼成で使用するため、このセラミック基板と組
みあわせて使用することができない。特に、微細高密度
な多層配線を形成しようとした場合、絶縁材料として光
硬化性絶縁ペーストが望ましい。しかし、このペースト
の焼成には空気雰囲気で400′C以上が必須であるか
ら、やはシこのセラミック基板と組みあわせて使用する
ことはできない。
Therefore, there are significant restrictions on the process and materials for multilayer wiring. Normal thick film paste material is 800~900℃
Because it is used in air firing, it cannot be used in combination with this ceramic substrate. In particular, when attempting to form fine, high-density multilayer wiring, a photocurable insulating paste is desirable as the insulating material. However, since this paste must be fired at a temperature of 400'C or higher in an air atmosphere, it cannot be used in combination with this ceramic substrate.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、基板内部の導体材料や多層配線層の導
体材料として金や銀・パラジウム合金等の空気中焼成に
耐える材料を用いることが可能であシ、最適インピーダ
ンスの電源配線を実現することができるとともに特に材
料やフロセスに大幅な制約を受けることなく高密度多層
配線が可能である多層配線基板およびその製造方法を提
供することにある。
The purpose of the present invention is to enable the use of materials that can withstand firing in air, such as gold and silver/palladium alloys, as the conductor material inside the board and the conductor material of the multilayer wiring layer, and to realize power supply wiring with optimal impedance. It is an object of the present invention to provide a multilayer wiring board and a method for manufacturing the same, which enable high-density multilayer wiring without being subject to significant restrictions on materials or processes.

〔発明の構成〕[Structure of the invention]

本発明の構成について説明すると、まず第1の発明であ
る多層配線基板は、内部に電源配線層および基板表裏を
貫通するスルーホール配線を含み、1400℃以丁の温
度で♀気中焼結が可能なガラスセラミック基板と、この
基板上の表面に形成され、光硬化絶縁ペースト材料を用
いて焼結された無機絶縁層を含む多層配線層とを具備し
てなることを特徴とするものである。
To explain the structure of the present invention, first, the multilayer wiring board according to the first invention includes a power supply wiring layer and through-hole wiring that penetrates the front and back of the board, and can be sintered in air at a temperature of 1400°C or higher. and a multilayer wiring layer formed on the surface of the substrate and including an inorganic insulating layer sintered using a photocurable insulating paste material. .

前記ガラスセラミック基板内の電源配線層およびスルー
ホール配線の導体材料としては、金、銀・パラジウム合
金等である。
The conductive material for the power wiring layer and through-hole wiring in the glass ceramic substrate is gold, silver-palladium alloy, or the like.

また、上記多層配線基板の製造方法である第2の発明は
、内部に電源配線層および基板表裏を貫通するスルーホ
ール配線を含んだグリーンシート状積層基板を1400
℃以下の温度で空気中焼結してガラスセラミック基板と
する第1の工程と、前記ガラスセラミック基板の表面に
わいて導体配線層を形成する第2の工程と、前記カラス
セラミック基板の表面の所望の部分および前記導体配線
層の所望の部分をおおうように光硬化性絶縁ペースト材
料を用いて無機絶縁層を形成する第3の工程とを有する
ことを特徴としている。
Further, the second invention, which is a method for manufacturing the above-mentioned multilayer wiring board, includes a green sheet-like multilayer board containing a power supply wiring layer and through-hole wiring that penetrates the front and back of the board.
a first step of forming a glass ceramic substrate by sintering in air at a temperature of 0.degree. C. or lower; a second step of forming a conductor wiring layer on the surface of the glass ceramic substrate; The present invention is characterized by comprising a third step of forming an inorganic insulating layer using a photocurable insulating paste material so as to cover a desired portion and a desired portion of the conductive wiring layer.

〔実施例の説明〕[Explanation of Examples]

第1図は本発明に係る多層配線基板を構成する1400
℃以下の低温で焼結可能なガラスセラミック基板を示す
図である。第1図において、1はガラスセラミック基板
、101は第1の電源配線層、102は第2の電源配線
層、103は表面層、104は端子、105は第1のス
ルーホール配線、106は第2のスルーホール配線、1
07は第3のスルーホール配線、108はスルーホール
配線の表面露出部であシ、また109,110.111
はそれぞれカラスセラミック基板1t−製造する過程で
積層されるグリーンシートを示している。
FIG. 1 shows a wiring board 1400 constituting a multilayer wiring board according to the present invention.
FIG. 2 is a diagram showing a glass ceramic substrate that can be sintered at a low temperature of .degree. C. or lower. In FIG. 1, 1 is a glass ceramic substrate, 101 is a first power wiring layer, 102 is a second power wiring layer, 103 is a surface layer, 104 is a terminal, 105 is a first through-hole wiring, and 106 is a first power wiring layer. 2 through-hole wiring, 1
07 is the third through-hole wiring, 108 is the surface exposed part of the through-hole wiring, and 109, 110.111
1 and 2 respectively show green sheets laminated in the process of manufacturing the glass ceramic substrate 1t.

第1図に示すカラスセラミック基板1は、特開昭57 
−17474  号の発明に係る無機組成物で構成され
た1400℃以下の低温空気中で焼結可能なものである
。すなわち、前記無機組成物からなるグリーンシート1
09,110および111のそれぞれにスルーホール配
線105,106および107のだめの穴がパンチされ
る。次にそれぞれのシートのパンチされたスルーホール
に金または銀・パラジウム合金を主成分とする厚膜導体
ペーストが印刷によシつめ込まれる。さらにグリーンシ
ート1090表面に第1の電源層101が印刷され、か
つ裏面には端子104形成用パツドが印刷される。また
、グリーンシート1100平面に第2の電源配線層10
2が印刷される0次に、グリーンシート109〜111
のそれぞれが位置合わせののち積層され、プレスによっ
て各層かはシ合わされる。しかる後にこのグリーンシー
ト積層体が700℃〜900℃空気中で焼成される。こ
の工程によって各グリーンシート 109〜111.は
一体化されてセラミック基板1となシ、各導体ベース(
・は焼成されて電源絶線N101゜102およびスルー
ホール配線105.106および107となる。端子1
04のうちの電源端子のそれぞれと各電源配線層との相
互電気的接続および端子104のそれぞれとスルーホー
ル配線の表面露出部との電気的導通接続が行なわれる。
The glass ceramic substrate 1 shown in FIG.
It is made of the inorganic composition according to the invention of No.-17474 and can be sintered in air at a low temperature of 1400°C or lower. That is, the green sheet 1 made of the inorganic composition
Holes for through-hole wirings 105, 106 and 107 are punched in holes 09, 110 and 111, respectively. The punched through holes in each sheet are then filled with a thick film conductor paste based on gold or a silver-palladium alloy by printing. Furthermore, the first power layer 101 is printed on the front surface of the green sheet 1090, and pads for forming terminals 104 are printed on the back surface. In addition, a second power supply wiring layer 10 is formed on the plane of the green sheet 1100.
2 is printed on the 0th order, green sheets 109 to 111
After alignment, each layer is laminated, and each layer is pressed together using a press. Thereafter, this green sheet laminate is fired in air at 700°C to 900°C. Through this process, each green sheet 109-111. is integrated with the ceramic substrate 1, and each conductor base (
* is fired to become power supply wires N101, 102 and through-hole wirings 105, 106 and 107. terminal 1
Mutual electrical connections are made between each of the power supply terminals 04 and each power supply wiring layer, and electrically conductive connection is made between each of the terminals 104 and the exposed surface portion of the through-hole wiring.

このようにして得られたセラミック基板1の表面には、
スルーホール配線1070表面露出部108が形成され
ている。しかし、スルーホール配線107は前述のよう
に導体ペーストをつめ込み印刷した後に焼成しただけの
状態であるから表面の凹凸がはげしい。従って焼成後セ
ラミック基板10表面を研磨する必要がある。これによ
って、スルーホール配線を含めた基板表面の凹凸は滑ら
かとなり、次に述べる基板表面上での信号配線の形成が
容易となる。
On the surface of the ceramic substrate 1 obtained in this way,
Through-hole wiring 1070 surface exposed portion 108 is formed. However, since the through-hole wiring 107 is simply filled with conductive paste, printed, and fired as described above, its surface is extremely uneven. Therefore, it is necessary to polish the surface of the ceramic substrate 10 after firing. As a result, irregularities on the surface of the substrate including through-hole wiring become smooth, making it easier to form signal wiring on the surface of the substrate, which will be described below.

第2図を参照すると、光硬化性絶縁ペーストで形成した
無機厚膜絶縁を使用した配線層2は、第1無機絶縁層2
01、第2無機絶縁層202、第1ヴイアホール配線2
03、第1配線層204、第2グイアホール配#205
、第2配線層206、第3配線層207を含む。無機厚
膜配線層2は、その表面に搭載される複数個のICチッ
プ相互を接続するための信号配線及び前記複数個のIC
チップの信号及び電源端子と多層配線基板の端子104
とを接続するために前記セラミック基板1の表面に形成
されている。
Referring to FIG. 2, a wiring layer 2 using an inorganic thick film insulation formed of a photocurable insulation paste is formed by a first inorganic insulation layer 2.
01, second inorganic insulating layer 202, first via hole wiring 2
03, first wiring layer 204, second guiahole wiring #205
, a second wiring layer 206, and a third wiring layer 207. The inorganic thick film wiring layer 2 has signal wiring for interconnecting a plurality of IC chips mounted on its surface and a plurality of IC chips mounted on the surface thereof.
Signal and power terminals of the chip and terminals 104 of the multilayer wiring board
It is formed on the surface of the ceramic substrate 1 for connection to the ceramic substrate 1.

第1ヴイアホール203は、第1配線M2O4内の配線
のそれぞれと第2配線206の配線のそれぞれとの接続
を行なうため設けられている。第2ヴイアホール配線2
05のそれぞれは第2配線206のそれぞれと第3配線
207の配線のそれぞれとを接続するために設けられて
いる。第1配線204は、前記セラミック基板1のスル
ーホール配線の露出部108のそれぞれと、第1ヴイア
ホール配線203のそれぞれとを接続している。
The first via hole 203 is provided to connect each of the wirings in the first wiring M2O4 and each of the wirings in the second wiring 206. 2nd via hole wiring 2
05 are provided to connect each of the second wirings 206 and each of the third wirings 207. The first wiring 204 connects each of the exposed portions 108 of the through-hole wiring of the ceramic substrate 1 and each of the first via-hole wirings 203 .

無機配線層は、700℃〜900℃の空気中で焼成可能
な光硬化性絶縁ペースト材料および配線材料が使用され
ている。これは次の理由によシ可能である。すなわち、
従来のようなアルミナグリーンシートにタングステンな
どの高融点金属導体を印刷して1400℃〜1500℃
の還元雰囲気中で焼成するセラミック基板は、配線がタ
ングステンやモリブデンのように酸化しやすい材料で形
成されているため、焼結後の基板上に空気焼成型の絶縁
層や配HNを形成することは不可能である。しカシ、本
発明に係るガラスセラミック基板を母体として使用する
場合は、前述のように基板自体が700℃〜900℃の
空気中で焼成されるため、その後において同様な雰囲気
中で絶縁層や配線層を付加することが可能である。
The inorganic wiring layer uses a photocurable insulating paste material and wiring material that can be fired in air at 700°C to 900°C. This is possible for the following reason. That is,
Printing a high melting point metal conductor such as tungsten on a conventional alumina green sheet and heating it to 1400℃~1500℃
Ceramic substrates that are fired in a reducing atmosphere have wiring made of materials that easily oxidize, such as tungsten and molybdenum, so it is not possible to form an air-fired insulating layer or interconnection layer on the board after sintering. is impossible. However, when the glass-ceramic substrate according to the present invention is used as a base material, the substrate itself is fired in air at 700°C to 900°C as described above, so the insulating layer and wiring are then heated in the same atmosphere. It is possible to add layers.

さて、本発明に係る多層配線基板において、信号配線は
薄膜技術によって形成される。この理由は、厚膜配線に
比べて薄膜配線はよシ微細な配線を形成することができ
るためであシ、従ってよシ少ない配線層数で必要な配線
本数を収容できるからである。
Now, in the multilayer wiring board according to the present invention, the signal wiring is formed by thin film technology. The reason for this is that thin film wiring allows finer wiring to be formed than thick film wiring, and therefore the required number of wiring can be accommodated with a smaller number of wiring layers.

一例として薄膜配線は、基板上にTiおよびPdをスパ
ッタにより下地金属厚膜として形成した後、フォトリン
グ2フイによシ金配線メッキ技術によシ形成して得られ
る。このような配線は、金のような空気中での焼成で酸
化しない、低電気抵抗の材料を用いることができるため
、配線の時定数を下げ、信号伝搬時間を短縮できるとい
う利点がある。
As an example, the thin film wiring is obtained by forming a base metal thick film of Ti and Pd on the substrate by sputtering, and then forming it on the photo ring 2 using a gold wiring plating technique. Such wiring can use a material with low electrical resistance, such as gold, that does not oxidize when fired in air, so it has the advantage of lowering the time constant of the wiring and shortening the signal propagation time.

このような薄膜配線技術の利点を生かすためには、絶縁
層のピアホールも同時に微細化しなければならない。本
発明においては、このために光硬化性絶縁ペースト材料
を用いている。この材料を用いれば、ピアホールの形成
はフォトリソグラフィー技術でおこなえるため、通常の
スクリーン印刷と比べ、1/4〜115のサイズのピア
ホールの形成が可能である。光硬化性絶縁ペーストに用
いられている感光成分を完全にとばすためには空気中の
焼成が必要であるが、本実施例では導体材料として金又
は銀・パラジウム合金を使用しているためにこれが可能
である。
In order to take advantage of such advantages of thin film wiring technology, the peer holes in the insulating layer must also be miniaturized at the same time. In the present invention, a photocurable insulation paste material is used for this purpose. If this material is used, the formation of pier holes can be performed by photolithography technology, so it is possible to form pier holes that are 1/4 to 115 times smaller in size than normal screen printing. In order to completely remove the photosensitive component used in the photocurable insulation paste, baking in air is necessary, but this is not possible in this example because gold or silver/palladium alloy is used as the conductor material. It is possible.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、内部に導体層を含む低温空気焼成可能
なガラスセラミック基板の表面に光効果性絶縁ペースト
材料を用いて多層配線層を形成す゛るようにしたから、
基板内部の導体材料や多層配線層の導体材料として金や
銀・パラジウム合金等の空気中焼成に耐える材料を用い
ることが可能であシ、したがって最適インピーダンスの
電源配を実現することができ、特に材料やプロセスに大
幅な制約を受けることなく高密度多層配線が可能である
等の効果が得られる。
According to the present invention, a multilayer wiring layer is formed using a photo-effective insulating paste material on the surface of a glass ceramic substrate that includes a conductive layer inside and can be fired in low temperature air.
It is possible to use materials that can withstand firing in air, such as gold or silver/palladium alloys, as the conductor material inside the board or the conductor material of the multilayer wiring layer. Effects such as high-density multilayer wiring are possible without being subject to significant restrictions on materials or processes.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの発明の一実施例を示すものであって、第1図
はガラスセラミック基板の一部を断面視した斜視図、お
よび第2図は多層配線基板の断面図である。 1・・・・・・ガラスセラミック基板、2・・・・・・
無機多層配線層、101  ・・第1の電源配線層・ 
102゛・・・第2の電源配線層、104・・・端子、
105・・・・・・第1のスルーホール配線、106・
・・・・・第2のスルーホール配置、107・・・・・
・第3のスルーホール配線、108・・・・・・スルー
ホール配線表面露出部、201・・・・・・第1無機絶
縁層、202・・・・・・第2無機絶縁層、203・・
・・・・第1ヴイアホール配線、204・・・・−第1
薄膜配線層、205・・・・・・第2ヴイアホール緯線
、206・・・・・・第2薄膜配線層、207・・・・
・′第3配線層。 第 21¥I
The drawings show an embodiment of the present invention, in which FIG. 1 is a perspective view of a part of a glass ceramic substrate in cross section, and FIG. 2 is a cross sectional view of a multilayer wiring board. 1...Glass ceramic substrate, 2...
Inorganic multilayer wiring layer, 101...first power supply wiring layer...
102゛...Second power wiring layer, 104...Terminal,
105...First through-hole wiring, 106.
...Second through hole arrangement, 107...
- Third through-hole wiring, 108... through-hole wiring surface exposed portion, 201... first inorganic insulating layer, 202... second inorganic insulating layer, 203...・
... 1st via hole wiring, 204 ... - 1st
Thin film wiring layer, 205... Second via hole latitude line, 206... Second thin film wiring layer, 207...
・'Third wiring layer. No. 21¥I

Claims (3)

【特許請求の範囲】[Claims] (1)内部に電源配線層および基板表裏を貫通するスル
ーホール配線を含み、1400℃以下の温度で空気中焼
結が可能なガラスセラミック基板と、この基板上の表面
に形成され、光硬化性絶縁ペースト材料を用いて焼結さ
れた無機絶縁層を含む多層配線層とを具備してなること
を特徴とする多層配線基板。
(1) A glass-ceramic substrate that includes a power supply wiring layer and through-hole wiring that penetrates the front and back sides of the substrate and can be sintered in air at a temperature of 1400°C or less, and a photocurable material formed on the surface of this substrate. A multilayer wiring board comprising a multilayer wiring layer including an inorganic insulating layer sintered using an insulating paste material.
(2)前記ガラスセラミック基板内の電源配線層および
スルーホール配線の導体材料として、金もしくは銀・パ
ラジウム合金を用いることを特徴とする特許請求範囲第
1項の多層配線基板。
(2) The multilayer wiring board according to claim 1, wherein gold or a silver-palladium alloy is used as a conductive material for the power supply wiring layer and through-hole wiring in the glass ceramic substrate.
(3)内部に電源配線層および基板表裏を貫通するスル
ーホール配線を含んだグリーンシート状積層基板を14
00℃以下の温度で空気中焼結してガラスセラミック基
板とする第1の工程と、前記ガラスセラミック基板の表
面において導体配線層を形成する第2の工程と、前記ガ
ラスセラミック基板の表面の所望の部分および前記導体
配線層の所望の部分をおおうように光硬化性絶縁ペース
ト材料を用いて無機絶縁層を形成する第3の工程とを有
することを特徴とする多層配線基板の製造方法。
(3) 14 green sheet-like laminated boards containing a power supply wiring layer and through-hole wiring that penetrates the front and back of the board.
A first step of forming a glass ceramic substrate by sintering in air at a temperature of 00° C. or lower, a second step of forming a conductor wiring layer on the surface of the glass ceramic substrate, and a desired surface of the glass ceramic substrate. and a third step of forming an inorganic insulating layer using a photocurable insulating paste material so as to cover a desired part of the conductive wiring layer.
JP14302784A 1984-07-10 1984-07-10 Multilayer circuit board and method of producing same Pending JPS6122692A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14302784A JPS6122692A (en) 1984-07-10 1984-07-10 Multilayer circuit board and method of producing same
US06/753,481 US4665468A (en) 1984-07-10 1985-07-10 Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
FR8510574A FR2567684B1 (en) 1984-07-10 1985-07-10 MODULE HAVING A MULTILAYER CERAMIC SUBSTRATE AND A MULTILAYER CIRCUIT ON THE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US06/935,499 US4736521A (en) 1984-07-10 1987-02-03 Process for manufacturing a ceramic multi-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14302784A JPS6122692A (en) 1984-07-10 1984-07-10 Multilayer circuit board and method of producing same

Publications (1)

Publication Number Publication Date
JPS6122692A true JPS6122692A (en) 1986-01-31

Family

ID=15329202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14302784A Pending JPS6122692A (en) 1984-07-10 1984-07-10 Multilayer circuit board and method of producing same

Country Status (1)

Country Link
JP (1) JPS6122692A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120499A (en) * 1986-11-10 1988-05-24 日本電気株式会社 Manufacture of multilayer interconnection board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120499A (en) * 1986-11-10 1988-05-24 日本電気株式会社 Manufacture of multilayer interconnection board

Similar Documents

Publication Publication Date Title
JPS6122692A (en) Multilayer circuit board and method of producing same
JPS60117796A (en) Multilayer circuit board and method of producing same
JPS5917227A (en) Method of producing composite laminated ceramic part
JP2885477B2 (en) Multilayer wiring board and method of manufacturing the same
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JP2001143527A (en) Conductive paste and ceramic wiring substrate using the same
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP3176258B2 (en) Multilayer wiring board
JPS5864095A (en) Multilayer circuit board with connecting pins
JPS6047496A (en) Ceramic board
JPH06232528A (en) Hybrid integrated circuit board and manufacture thereof
JPS6293961A (en) Multilayer interconnection board
JPS6094794A (en) Multilayer circuit board
JPS61147597A (en) Ceramic circuit board and manufacture thereof
JP2569716B2 (en) Method of manufacturing multilayer thick film IC substrate
JPS60154596A (en) Multilayer circuit board
JPS60169194A (en) Substrate for hybrid integrated circuit
JPH0544200B2 (en)
JPH069307B2 (en) Method for manufacturing composite circuit board
JPH0210597B2 (en)
JPS6164189A (en) Method of producing ceramic multilayer circuit board
JPS5917294A (en) Composite laminated ceramic part and method of producing same
JPH11330697A (en) Manufacture of glass ceramic multilayer wiring circuit board, glass ceramic multilayer wiring circuit laminate and its manufacture
JPS60170294A (en) Method of producing multilayer circuit board with pin
JPH10341067A (en) Inorganic multilayered substrate and conductor paste for via holes