JP2000188475A - Manufacture of ceramic multilayer substrate - Google Patents
Manufacture of ceramic multilayer substrateInfo
- Publication number
- JP2000188475A JP2000188475A JP36253698A JP36253698A JP2000188475A JP 2000188475 A JP2000188475 A JP 2000188475A JP 36253698 A JP36253698 A JP 36253698A JP 36253698 A JP36253698 A JP 36253698A JP 2000188475 A JP2000188475 A JP 2000188475A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic green
- green sheet
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、セラミックパッケ
ージ、配線基板等に用いるセラミック多層基板の製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer substrate used for a ceramic package, a wiring board and the like.
【０００２】[0002]
【従来の技術】電子機器に対する小型化、高機能化、高
信頼化、低コスト化への要求は極めて大きく、これに応
じて半導体ＩＣ等のチップ部品は、高密度集積化、高速
化の方向へ発展している。これに伴って、配線基板、パ
ッケージ等のセラミック基板に対しても、高精度化、高
信頼化、高密度配線化等が要求されている。2. Description of the Related Art Demands for miniaturization, high functionality, high reliability, and low cost of electronic equipment are extremely great, and accordingly, chip components such as semiconductor ICs are becoming more highly integrated and faster. Has been developed. Along with this, high precision, high reliability, high-density wiring, and the like are also required for ceramic substrates such as wiring substrates and packages.
【０００３】一般的に、セラミック多層基板は、 （１）セラミック材料の調合、混合工程 （２）セラミックグリーンシートの成形工程 （３）ビアホールの形成工程 （４）導体パターンの形成工程 を経て作製した複数のグリーンシートを積層、圧着した
後、焼成することによって作製される。In general, a ceramic multilayer substrate is manufactured through the following steps: (1) preparation and mixing of ceramic materials; (2) formation of ceramic green sheets; (3) formation of via holes; and (4) formation of conductor patterns. A plurality of green sheets are laminated, pressed, and fired.
【０００４】[0004]
【発明が解決しようとする課題】特に、焼成時にセラミ
ックグリーンシートは１５％ほど収縮するため、この収
縮率を高精度に管理することが重要であり、また、予め
収縮を想定して表層導体パターンを形成することが必要
である。しかしながら実際には、±０．２〜±０．５％
程度の歪み（焼成歪み）の発生が避け難く、特に、セラ
ミック基板表層に設ける表層導体パターン（表層導体回
路）には、例えば１００ｍｍ角のセラミック基板で±
０．２〜±０．５ｍｍ程度の位置ずれが生じてしまう。In particular, since the ceramic green sheet shrinks by about 15% during firing, it is important to control this shrinkage rate with high precision. It is necessary to form However, in practice, ± 0.2 to ± 0.5%
It is difficult to avoid the occurrence of a degree of distortion (sintering distortion). In particular, the surface conductor pattern (surface conductor circuit) provided on the surface layer of the ceramic substrate is, for example, a ± 100 mm square ceramic substrate.
A position shift of about 0.2 to ± 0.5 mm occurs.
【０００５】即ち、焼成歪みや位置ずれが生じると、半
導体ＩＣのベアチップ実装やその半田形成の際には、セ
ラミック多層基板と各種実装部品との間で接続不良が発
生し、実装部品の特性が不安定になることがある。これ
に対して、位置決め（アライメント）の回数を増やすこ
とによって位置ずれを低減できるが、生産性が低下する
ことは避けられない。[0005] That is, if firing distortion or misalignment occurs, when a bare chip is mounted on a semiconductor IC or its solder is formed, a connection failure occurs between the ceramic multilayer substrate and various mounted components, and the characteristics of the mounted components are degraded. May become unstable. On the other hand, by increasing the number of times of positioning (alignment), the displacement can be reduced, but it is inevitable that the productivity is reduced.
【０００６】また、焼成処理後のセラミック基板上に導
体パターンを印刷し、これを焼き付けて表層回路導体を
形成するといった対策もあるが、一般に、内層回路導体
を有するセラミック多層基板は、その主面に数十〜数百
μｍのうねりを持っており、それゆえにファインライン
等の表層回路導体を高精度に印刷することが困難であ
る。さらに、焼成後のセラミック基板はセラミックグリ
ーンシートに比べて、吸水性、即ち溶剤の浸透性に劣る
ため、同様に、表層回路導体の高精度印刷が難しい。There is also a countermeasure such as printing a conductor pattern on the fired ceramic substrate and baking it to form a surface layer circuit conductor. In general, a ceramic multilayer substrate having an inner layer circuit conductor has a main surface. Therefore, it is difficult to print surface circuit conductors such as fine lines with high accuracy. Furthermore, since the fired ceramic substrate is inferior in water absorbency, that is, solvent permeability, as compared with the ceramic green sheet, similarly, high-precision printing of the surface layer circuit conductor is difficult.
【０００７】本発明は、上述した問題を解決するもので
あり、その目的は、セラミック基板上に表層導体パター
ンを高精度に形成する、セラミック多層基板の製造方法
を提供することにある。An object of the present invention is to solve the above-mentioned problem, and an object of the present invention is to provide a method for manufacturing a ceramic multilayer substrate, which forms a surface conductor pattern on a ceramic substrate with high accuracy.
【０００８】[0008]
【課題を解決するための手段】即ち、本発明は、焼成処
理を経たセラミック基板の少なくとも一方主面に、表層
導体パターンが形成されたセラミックグリーンシートを
積層し、これを焼成することを特徴とするセラミック多
層基板の製造方法に係るものである。That is, the present invention is characterized in that a ceramic green sheet on which a surface conductor pattern is formed is laminated on at least one principal surface of a ceramic substrate which has been subjected to a firing treatment, and this is fired. The present invention relates to a method for manufacturing a ceramic multilayer substrate.
【０００９】また、本発明のセラミック多層基板の製造
方法は、内層導体パターンが形成された複数の第1セラ
ミックグリーンシートを積層、焼成してなる前記セラミ
ック基板の両主面に、表層導体パターンが形成された第
2セラミックグリーンシートを積層して積層体を形成す
る工程と、前記積層体を焼成する工程とを有することを
特徴とする。Further, in the method of manufacturing a ceramic multilayer substrate according to the present invention, a surface layer conductor pattern is formed on both main surfaces of the ceramic substrate formed by laminating and firing a plurality of first ceramic green sheets on which an inner layer conductor pattern is formed. No. formed
(2) a step of laminating the ceramic green sheets to form a laminate, and a step of firing the laminate.
【００１０】また、本発明のセラミック多層基板の製造
方法は、前記第1セラミックグリーンシートと前記第2セ
ラミックグリーンシートとをほぼ同組成の材料で作製す
ることを特徴とする。Further, the method of manufacturing a ceramic multilayer substrate according to the present invention is characterized in that the first ceramic green sheet and the second ceramic green sheet are made of materials having substantially the same composition.
【００１１】また、本発明のセラミック多層基板の製造
方法は、前記第1セラミックグリーンシート及び前記第2
セラミックグリーンシートを低温焼結セラミック材料で
作製し、前記内層導体パターン及び前記表層導体パター
ンを低融点金属で形成することを特徴とする。The method for manufacturing a ceramic multi-layer substrate according to the present invention may further comprise the steps of:
A ceramic green sheet is made of a low-temperature sintered ceramic material, and the inner conductor pattern and the surface conductor pattern are formed of a low melting point metal.
【００１２】さらに、本発明のセラミック多層基板の製
造方法は、前記第2セラミックグリーンシートを多層セ
ラミックグリーンシートとすることを特徴とする。Further, the method for manufacturing a ceramic multilayer substrate of the present invention is characterized in that the second ceramic green sheet is a multilayer ceramic green sheet.
【００１３】本発明のセラミック多層基板の製造方法に
よれば、焼成処理を経たセラミック基板（以下、コア基
板と称することがある。）の少なくとも一方主面に、表
層導体パターンが形成されたセラミックグリーンシート
を積層し、これを焼成するので、前記コア基板は後段の
焼成時には実質的に収縮せず、前記コア基板と前記セラ
ミックグリーンシートとの間のアンカー効果によって前
記セラミックグリーンシートの面方向の収縮が抑制さ
れ、焼成歪みや位置ずれの少ない、高精度の表層導体パ
ターンを形成できる。According to the method for manufacturing a ceramic multi-layer substrate of the present invention, a ceramic green substrate having a surface conductor pattern formed on at least one principal surface of a fired ceramic substrate (hereinafter sometimes referred to as a core substrate). Since the sheets are laminated and fired, the core substrate does not substantially shrink during the subsequent firing, and the ceramic green sheet shrinks in the plane direction due to an anchor effect between the core substrate and the ceramic green sheet. Is suppressed, and a high-precision surface conductor pattern with less firing distortion and displacement can be formed.
【００１４】なお、本発明のセラミック多層基板の製造
方法において、前記表層導体パターンとは、セラミック
多層基板の表面及び／又は裏面に形成された接続用ラン
ド等の導体パターン（表層回路導体）、ビアホールを含
む。また、前記コア基板は、単層セラミック基板であっ
てもよいし、多層セラミック基板であってもよい。ま
た、前記コア基板は内層回路導体の有無を問わない。さ
らに、前記セラミック多層基板は、半導体ＩＣ等の実装
部品搭載用のセラミック基板やセラミックパッケージ等
を含む。In the method for manufacturing a ceramic multilayer substrate according to the present invention, the surface conductor pattern is a conductor pattern (surface circuit conductor) such as a connection land formed on the front and / or back surface of the ceramic multilayer substrate, and a via hole. including. Further, the core substrate may be a single-layer ceramic substrate or a multilayer ceramic substrate. Further, the core substrate does not need to have the inner layer circuit conductor. Further, the ceramic multilayer substrate includes a ceramic substrate for mounting components such as a semiconductor IC, a ceramic package, and the like.
【００１５】[0015]
【発明の実施の形態】以下、本発明のセラミック多層基
板の製造方法を実施の形態例に従って説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a ceramic multilayer substrate according to the present invention will be described with reference to embodiments.
【００１６】〔第１の実施の形態〕まず、図１〜図５を
参照に、本発明による第１の実施の形態を説明する。[First Embodiment] First, a first embodiment of the present invention will be described with reference to FIGS.
【００１７】セラミック材料として、ＢａＯ−Ａｌ2Ｏ3
−ＳｉＯ2系のガラス複合材料である低温焼結セラミッ
ク材料（ＢＡＳ材料）を用意する。これを有機バインダ
と共に混合した後、シート状に成形して、セラミックグ
リーンシートを作製する。As a ceramic material, BaO-Al 2 O 3
-Prepare a low temperature sintered ceramic material (BAS material) which is a SiO 2 glass composite material. After mixing this with an organic binder, it is formed into a sheet to form a ceramic green sheet.
【００１８】次いで、図１に示すように、セラミックグ
リーンシート１ａにビアホール用の孔を開け、銅又は銀
を主成分とする導体ペーストを埋め込み、ビアホール３
ａ及び３ｂを形成し、さらに、導体ペーストのスクリー
ン印刷によって、内層回路導体２ａ及び２ｂを形成す
る。同様にして、内層回路導体２ｃ、ビアホール３ｃ及
び３ｄを有するセラミックグリーンシート１ｂ、内層回
路導体２ｄ及び２ｅを有するセラミックグリーンシート
１ｃ、内層回路導体２ｆ及び２ｇ、ビアホール３ｅを有
するセラミックグリーンシート１ｄ、内層回路導体２
ｈ、２ｉ、２ｊ、２ｋ及び２ｌ、ビアホール３ｆ及び３
ｇを有するセラミックグリーンシート１ｅをそれぞれ作
製し、これらのセラミックグリーンシートを積み重ね
る。なお、セラミックグリーンシート１ａ〜１ｅは前記
第１セラミックグリーンシートに相当する。また、内層
回路導体２ａ〜２ｌ及びビアホール３ａ〜３ｇは前記内
層導体パターンに相当する。Next, as shown in FIG. 1, a hole for a via hole is formed in the ceramic green sheet 1a, and a conductive paste containing copper or silver as a main component is embedded therein.
a and 3b are formed, and the inner layer circuit conductors 2a and 2b are formed by screen printing of a conductor paste. Similarly, a ceramic green sheet 1b having inner circuit conductors 2c, via holes 3c and 3d, a ceramic green sheet 1c having inner circuit conductors 2d and 2e, inner layer circuit conductors 2f and 2g, a ceramic green sheet 1d having via holes 3e, an inner layer Circuit conductor 2
h, 2i, 2j, 2k and 2l, via holes 3f and 3
g of ceramic green sheets 1e are prepared, and these ceramic green sheets are stacked. The ceramic green sheets 1a to 1e correspond to the first ceramic green sheets. The inner layer circuit conductors 2a to 2l and the via holes 3a to 3g correspond to the inner layer conductor pattern.
【００１９】次いで、得られた積層体を圧着した後、例
えばＮ2等の非酸化性雰囲気中、９００度〜１０００度
で同時焼成すると、図２に示すように、セラミック層５
ａ、５ｂ、５ｃ、５ｄ及び５ｅからなるコア基板６が得
られる。ここで、焼成前のセラミックグリーンシート１
ａ〜１ｅの幅方向の長さをＬ１とすると、焼成後のセラ
ミックグリーンシート、即ちセラミック層５ａ、５ｂ、
５ｃ、５ｄ及び５ｅの幅方向の長さは、長さＬ１に比べ
て約１５％収縮したＬ２となる。なお、図示しないが、
長手方向や厚み方向の長さも同様に収縮する。Next, after the obtained laminate is pressure-bonded, it is simultaneously fired at 900 ° C. to 1000 ° C. in a non-oxidizing atmosphere such as N 2 , to thereby obtain a ceramic layer 5 as shown in FIG.
The core substrate 6 composed of a, 5b, 5c, 5d and 5e is obtained. Here, the ceramic green sheet 1 before firing
Assuming that the length in the width direction of a to 1e is L1, the ceramic green sheets after firing, that is, the ceramic layers 5a, 5b,
The length in the width direction of 5c, 5d and 5e is L2 contracted by about 15% compared to the length L1. Although not shown,
Similarly, the length in the longitudinal direction and the thickness direction also contracts.
【００２０】次いで、図３に示すように、コア基板６の
一方主面には、表層回路導体８ａ、８ｂ、８ｃ及び８
ｄ、ビアホール９ａ及び９ｂを有するセラミックグリー
ンシート７ａをラミネートし、他方主面には、表層回路
導体８ｅ及び８ｆ、ビアホール９ｃ及び９ｄを有するセ
ラミックグリーンシート７ｂをラミネートして積層体１
０を形成する。セラミックグリーンシート７ａ及び７ｂ
の材料としては、前記第１セラミックグリーンシートと
ほぼ同組成のＢＡＳ材料を用い、表層回路導体及びビア
ホール用の導体材料には、内層回路導体用の導体ペース
トとほぼ同組成の銅又は銀を主成分とする材料を用い
る。なお、セラミックグリーンシート７ａ及び７ｂは、
前記第２セラミックグリーンシートに相当する。Next, as shown in FIG. 3, one main surface of the core substrate 6 is provided with surface circuit conductors 8a, 8b, 8c and 8c.
d, a ceramic green sheet 7a having via holes 9a and 9b is laminated, and a ceramic green sheet 7b having surface layer circuit conductors 8e and 8f and via holes 9c and 9d is laminated on the other main surface.
0 is formed. Ceramic green sheets 7a and 7b
As the material of the first ceramic green sheet, a BAS material having substantially the same composition as that of the first ceramic green sheet is used, and as the conductor material for the surface layer circuit conductor and the via hole, copper or silver having substantially the same composition as the conductor paste for the inner layer circuit conductor is mainly used. Use materials as components. The ceramic green sheets 7a and 7b are
This corresponds to the second ceramic green sheet.
【００２１】また、セラミックグリーンシート７ａ及び
７ｂとコア基板６とは、有機バインダ等の接着剤を介し
て接合する。或いは、セラミックグリーンシート７ａ及
び７ｂをコア基板６に積層した後、熱圧着等によって接
合してもよい。The ceramic green sheets 7a and 7b and the core substrate 6 are joined via an adhesive such as an organic binder. Alternatively, after the ceramic green sheets 7a and 7b are laminated on the core substrate 6, they may be joined by thermocompression bonding or the like.
【００２２】次いで、得られた積層体１０を例えばＮ2
等の非酸化性雰囲気中、９００度〜１０００度で焼成す
ると、図４に示すように、セラミック層５ａ〜５ｅ、１
１ａ及び１１ｂからなるセラミック多層基板１２が得ら
れる。ここで、焼成前のセラミックグリーンシート７ａ
及び７ｂは厚みＴ１を有しているが、焼成後のセラミッ
クグリーンシート、即ちセラミック層１１ａ及び１１ｂ
は厚みＴ２となり、幅方向及び長手方向を含む面方向に
は実質的に収縮しないので、厚みＴ２は、厚みＴ１に比
べて６０％程度収縮することになる。Next, the obtained laminate 10 is, for example, N 2
When baked at 900 to 1000 degrees in a non-oxidizing atmosphere such as shown in FIG. 4, the ceramic layers 5a to 5e, 1
A ceramic multilayer substrate 12 composed of 1a and 11b is obtained. Here, the ceramic green sheet 7a before firing
And 7b have a thickness T1, but are fired ceramic green sheets, that is, ceramic layers 11a and 11b.
Becomes the thickness T2, and does not substantially shrink in the plane direction including the width direction and the longitudinal direction. Therefore, the thickness T2 shrinks by about 60% as compared with the thickness T1.
【００２３】次いで、図５に示すように、上述した工程
を経て作製したセラミック多層基板１２の一方主面１３
上に半導体ＩＣ１５やチップコンデンサ１６等の実装部
品を搭載すれば、ハイブリッドＩＣ等のセラミック多層
モジュール１８が作製される。なお、ここでは、セラミ
ック多層基板１２の一方主面１３にのみ実装部品を搭載
したが、他方主面１４上に実装部品を搭載してもよい。Next, as shown in FIG. 5, one main surface 13 of the ceramic multilayer substrate 12 manufactured through the above-described steps.
When mounting components such as the semiconductor IC 15 and the chip capacitor 16 are mounted thereon, a ceramic multilayer module 18 such as a hybrid IC is manufactured. Here, the mounted components are mounted only on one main surface 13 of the ceramic multilayer substrate 12, but the mounted components may be mounted on the other main surface 14.
【００２４】本実施の形態は、焼成処理を経たセラミッ
ク基板（即ちコア基板）６の両主面に、表層回路導体８
ａ、８ｂ、８ｃ、８ｄ、８ｅ及び８ｆが形成されたセラ
ミックグリーンシート７ａ及び７ｂを積層、接合した
後、これを焼成するものであり、コア基板６はセラミッ
クグリーンシート７ａ及び７ｂの焼成時には実質的に収
縮しないので、コア基板６の奏するアンカー効果によっ
てセラミックグリーンシート７ａ及び７ｂの面方向の収
縮はほとんど生じない。従って、位置決めの回数を大幅
に増やすことなく、簡易な構成で、焼成歪みや位置ずれ
が少なく高精度の表層回路導体８ａ、８ｂ、８ｃ、８
ｄ、８ｅ及び８ｆを効率よく形成でき、ひいては電子部
品の実装時や半田形成の際の接続不良が少なく、優れた
安定性を発揮するセラミック多層モジュールが得られ
る。In this embodiment, the surface circuit conductors 8 are provided on both main surfaces of a ceramic substrate (that is, a core substrate) 6 which has been subjected to a firing process.
After laminating and joining ceramic green sheets 7a and 7b on which a, 8b, 8c, 8d, 8e and 8f are formed, and firing them, the core substrate 6 is substantially baked when the ceramic green sheets 7a and 7b are fired. The ceramic green sheets 7a and 7b hardly shrink in the plane direction due to the anchor effect of the core substrate 6 because they do not shrink. Therefore, the surface layer circuit conductors 8a, 8b, 8c, 8 can be formed with a simple configuration and with little firing distortion or positional deviation without greatly increasing the number of times of positioning.
d, 8e, and 8f can be formed efficiently, and as a result, a ceramic multilayer module exhibiting excellent stability with less connection failure at the time of mounting an electronic component or forming a solder can be obtained.
【００２５】即ち、部品実装のために高精度が必要な表
層及び／又は裏層は、焼成によって面方向に収縮しない
ので、焼成による歪みを抑制し、極めて高精度の表層導
体パターンを形成でき、表層導体パターンの歪みは実質
的に印刷ずれによる歪みや積層ずれによる歪みのみにな
り、種々の要因による歪みを総じて±０．０５％程度に
抑えることができる。従って、配線基板やパッケージの
小型化にも十分に対応でき、セラミック基板の高精度
化、高信頼化、高密度配線化が達成される。That is, since the surface layer and / or the back layer, which require high precision for component mounting, do not shrink in the plane direction due to firing, distortion due to firing can be suppressed, and a very high-precision surface conductor pattern can be formed. The distortion of the surface conductor pattern is substantially only the distortion due to printing deviation or the lamination deviation, and the distortion due to various factors can be suppressed to about ± 0.05% as a whole. Therefore, it is possible to sufficiently cope with the miniaturization of the wiring board and the package, and the high precision, high reliability and high density wiring of the ceramic substrate are achieved.
【００２６】また、セラミックグリーンシート上に表層
導体パターンを形成しているので、特にコア基板が種々
の内層回路導体を有する多層基板の場合であっても、表
層導体パターンの形成は表面のうねりに直接に影響され
ず、また、セラミックグリーンシートは焼成後のセラミ
ック基板に比べて、吸水性、即ち溶剤の浸透性に優れて
いるため、にじみやかすれ等が少なく、高精度の表層導
体パターンを印刷できる。Further, since the surface conductor pattern is formed on the ceramic green sheet, even when the core substrate is a multilayer substrate having various inner layer circuit conductors, the surface layer conductor pattern is formed on the surface undulation. It is not directly affected, and the ceramic green sheet is superior in water absorbency, that is, solvent permeability, compared to the fired ceramic substrate, so it has less bleeding and blurring and prints a high-precision surface conductor pattern it can.
【００２７】また、本実施の形態においては、セラミッ
クグリーンシート１ａ〜１ｅとセラミックグリーンシー
ト７ａ及び７ｂをほぼ同組成の材料で構成しているの
で、セラミックグリーンシート１ａ〜１ｅとセラミック
グリーンシート７ａ及び７ｂとの接着性が優れており、
また、各セラミックグリーンシート構成成分の相互拡散
による基板特性の劣化がほとんど生じない。In this embodiment, since the ceramic green sheets 1a to 1e and the ceramic green sheets 7a and 7b are made of materials having substantially the same composition, the ceramic green sheets 1a to 1e and the ceramic green sheets 7a and 7a 7b is excellent in adhesiveness,
In addition, deterioration of the substrate characteristics due to mutual diffusion of the constituent components of each ceramic green sheet hardly occurs.
【００２８】また、セラミックグリーンシート１ａ〜１
ｅ及びセラミックグリーンシート７ａ及び７ｂをＢＡＳ
材料からなる低温焼結セラミック材料で作製し、内層導
体パターン及び表層導体パターンを銅又は銀を主成分と
した低融点金属で形成しており、銅や銀は比抵抗が小さ
いので、信号の伝送損失が少なく、高周波特性に優れた
セラミック多層基板が得られる。また、銅は半田濡れ性
にも優れ、低コストである。The ceramic green sheets 1a to 1
e and ceramic green sheets 7a and 7b are BAS
The inner conductor pattern and the surface conductor pattern are made of low-melting-point metal containing copper or silver as the main component, and copper and silver have low specific resistance. A ceramic multilayer substrate with low loss and excellent high-frequency characteristics can be obtained. Copper also has excellent solder wettability and is low in cost.
【００２９】また、本実施の形態において、コア基板６
は内層回路導体を有しており、その主面には微細なうね
りが生じることがあるので、セラミックグリーンシート
７ａ及び７ｂにはある程度の設計マージンを付与してお
くことが望ましい。つまり、詳しくは後述するが、第２
セラミックグリーンシート、即ち、セラミックグリーン
シート７ａ及び７ｂは単層であってもよいが、２層以上
の多層シートであってもよい。In the present embodiment, the core substrate 6
Has an inner layer circuit conductor, and fine undulations may occur on the main surface thereof. Therefore, it is desirable to provide a certain design margin to the ceramic green sheets 7a and 7b. That is, as described in detail later, the second
The ceramic green sheets, that is, the ceramic green sheets 7a and 7b may be a single layer, or may be a multilayer sheet of two or more layers.
【００３０】また、コア基板６における内層回路導体や
ビアホール等の内層導体パターンを銀系の材料で構成
し、セラミックグリーンシート７ａ及び７ｂにおける表
層導体パターンを銅系の材料で構成すれば、コア基板の
焼成時の雰囲気の厳密な管理が必要なく、また、表層導
体パターンのマイグレーションも生じない。また、銀系
の導体材料で内層回路導体等を形成したコア基板６の表
面上にガラス粉末と酸化ルテニウム等からなる抵抗体を
焼き付ければ、結果的に、耐高電圧の抵抗体を内蔵でき
る。If the inner layer conductor patterns such as the inner layer circuit conductors and via holes in the core substrate 6 are formed of a silver-based material, and the surface layer conductor patterns of the ceramic green sheets 7a and 7b are formed of a copper-based material, It is not necessary to strictly control the atmosphere at the time of firing, and no migration of the surface conductor pattern occurs. Further, if a resistor made of glass powder and ruthenium oxide is baked on the surface of the core substrate 6 on which the inner layer circuit conductor or the like is formed of a silver-based conductor material, a resistor with a high withstand voltage can be built-in. .
【００３１】さらに、コア基板６に抵抗体、コンデンサ
パターン、コイルパターン等の受動素子を内蔵する場
合、これらの受動素子をコア基板の状態でトリミング調
整すれば、セラミックグリーンシート７ａ及び７ｂがト
リミング調整後の回路素子の保護層の役割を果たし、通
常の最表層からトリミングした場合に必要な信頼性確保
のためのオーバーコート層が不要である。Further, when passive elements such as a resistor, a capacitor pattern, and a coil pattern are incorporated in the core substrate 6, if these passive elements are trimmed in the state of the core substrate, the ceramic green sheets 7a and 7b are trimmed. It functions as a protective layer for a later circuit element, and does not require an overcoat layer for ensuring reliability required when trimming from a normal outermost layer.
【００３２】〔第２の実施の形態〕次に、図６〜図９を
参照に、本発明による第２の実施の形態を説明する。[Second Embodiment] Next, a second embodiment of the present invention will be described with reference to FIGS.
【００３３】まず、図６に示すように、セラミック層２
１ａ、２１ｂ、２１ｃ、２１ｄ及び２１ｅを積層してな
るコア基板２０を用意する。このコア基板２０は、上述
の第１の実施の形態と同様に、ビアホール及び内層回路
導体２２、２３、２４、２５…を形成したセラミックグ
リーンシートを積層し、圧着した後、焼成することによ
って作製する。なお、本実施の形態では、コア基板２０
内に、内層回路導体として、コンデンサパターンＣ及び
コイルパターンＬを設けた。また、内層回路導体２２、
２４、２５…は、コア基板２０の焼成後にスクリーン印
刷及び焼き付けによって形成してもよい。First, as shown in FIG.
A core substrate 20 is prepared by laminating 1a, 21b, 21c, 21d, and 21e. The core substrate 20 is manufactured by laminating ceramic green sheets on which via holes and inner layer circuit conductors 22, 23, 24, 25... Are formed, press-bonding, and firing as in the first embodiment. I do. In the present embodiment, the core substrate 20
Inside, a capacitor pattern C and a coil pattern L were provided as inner layer circuit conductors. Also, the inner layer circuit conductor 22,
May be formed by screen printing and baking after the core substrate 20 is baked.
【００３４】また、コア基板２０とは別に、多層セラミ
ックグリーンシート３０ａ及び３０ｂを用意する。多層
セラミックグリーンシート３０ａは、表層回路導体３３
及び３４を形成してなるセラミックグリーンシート３１
ａと、セラミックグリーンシート３１ｂと、厚膜内部抵
抗体３５を形成してなるセラミックグリーンシート３１
ｃとからなるものである。また、多層セラミックグリー
ンシート３０ｂは、セラミックグリーンシート３２ａ
と、厚膜内部抵抗体３５を形成してなるセラミックグリ
ーンシート３２ｂと、表層回路導体３６、３７及び３８
を形成してなるセラミックグリーンシート３２ｃとから
なるものである。なお、各セラミックグリーンシートに
は、図示しない所望の回路導体やビアホールが形成され
ている。また、多層セラミックグリーンシート３０ａ及
び３０ｂは、本発明における前記第２セラミックグリー
ンシートに相当する。Further, separately from the core substrate 20, multilayer ceramic green sheets 30a and 30b are prepared. The multilayer ceramic green sheet 30a is provided with a surface layer circuit conductor 33.
Green sheet 31 formed with and 34
a, ceramic green sheet 31b, and ceramic green sheet 31 formed with thick film internal resistor 35
c. Further, the multilayer ceramic green sheet 30b is formed of a ceramic green sheet 32a.
And a ceramic green sheet 32b formed with a thick film internal resistor 35, and surface layer circuit conductors 36, 37 and 38.
And a ceramic green sheet 32c formed of Note that desired circuit conductors and via holes (not shown) are formed in each ceramic green sheet. The multilayer ceramic green sheets 30a and 30b correspond to the second ceramic green sheets in the present invention.
【００３５】次いで、コア基板２０の一方主面に多層セ
ラミックグリーンシート３０ａを積層し、他方主面に多
層セラミックグリーンシート３０ｂを積層した後、これ
を一括に圧着して、図７に示すような積層体４０を得
る。即ち、積層体４０は、コア基板２０の一方主面に、
セラミックグリーンシート３１ａ、３１ｂ及び３１ｃを
順次積み重ね、他方主面に、セラミックグリーンシート
３２ａ、３２ｂ及び３２ｃを順次積み重ねたものであ
る。なお、コア基板２０と多層セラミックグリーンシー
ト３０ａ及び３０ｂとは、接着剤を用いて接合してもよ
いし、熱圧着（熱プレス）によって接合してもよい。ま
た、多層セラミックグリーンシート３０ａ及び３０ｂ
は、コア基板２０に積層する前に圧着してあってもよ
い。Next, a multilayer ceramic green sheet 30a is laminated on one main surface of the core substrate 20, and a multilayer ceramic green sheet 30b is laminated on the other main surface. The laminate 40 is obtained. That is, the laminate 40 is provided on one main surface of the core substrate 20,
The ceramic green sheets 31a, 31b and 31c are sequentially stacked, and the ceramic green sheets 32a, 32b and 32c are sequentially stacked on the other main surface. Note that the core substrate 20 and the multilayer ceramic green sheets 30a and 30b may be joined using an adhesive or may be joined by thermocompression bonding (hot pressing). Also, the multilayer ceramic green sheets 30a and 30b
May be pressure-bonded before being laminated on the core substrate 20.
【００３６】次いで、積層体４０を所定の条件下で焼成
して、図８に示すように、セラミック多層基板４５を得
る。ここで、焼成前のセラミックグリーンシート３１
ａ、３１ｂ及び３１ｃは、セラミック多層基板４５の面
方向には実質的に収縮せず、厚み方向にのみ収縮して、
それぞれセラミック層４２ａ、４２ｂ及び４２ｃとな
る。また、焼成前のセラミックグリーンシート３２ａ、
３２ｂ及び３２ｃも同様に、セラミック多層基板４５の
面方向には実質的に収縮せず、厚み方向にのみ収縮し
て、それぞれセラミック層４３ａ、４３ｂ及び４３ｃと
なる。即ち、セラミック層４２ａ、４２ｂ及び４２ｃか
らなるセラミック積層体層４１ａと、セラミック層４３
ａ、４３ｂ及び４３ｃとからなるセラミック積層体層４
１ｂとがコア基板２０上に形成されてなるセラミック多
層基板４５が形成される。Next, the laminated body 40 is fired under predetermined conditions to obtain a ceramic multilayer substrate 45 as shown in FIG. Here, the ceramic green sheet 31 before firing is used.
a, 31b and 31c do not substantially shrink in the plane direction of the ceramic multilayer substrate 45, but shrink only in the thickness direction,
These become the ceramic layers 42a, 42b and 42c, respectively. In addition, the ceramic green sheet 32a before firing,
Similarly, the ceramic layers 32b and 32c do not substantially shrink in the plane direction of the ceramic multilayer substrate 45 but shrink only in the thickness direction to become ceramic layers 43a, 43b and 43c, respectively. That is, a ceramic laminate layer 41a composed of ceramic layers 42a, 42b and 42c and a ceramic layer 43
a, a ceramic laminate layer 4 composed of 43b and 43c
1b is formed on the core substrate 20 to form a ceramic multilayer substrate 45.
【００３７】さらに、セラミック多層基板４５の一方主
面にて、ワイヤ５１を介して半導体ＩＣ５０と表層回路
導体３３を接続し、また、実装部品５２と表層回路導体
３４とを半田接続して、さらに他方主面にて表層回路導
体３８に厚膜抵抗体５３を形成すると、図９に示すよう
なセラミック多層モジュール５４が得られる。Further, on one main surface of the ceramic multilayer substrate 45, the semiconductor IC 50 and the surface layer circuit conductor 33 are connected via wires 51, and the mounting component 52 and the surface layer circuit conductor 34 are connected by soldering. When the thick film resistor 53 is formed on the surface circuit conductor 38 on the other main surface, a ceramic multilayer module 54 as shown in FIG. 9 is obtained.
【００３８】このように、本実施の形態においては、コ
ア基板２０の両主面に、表層回路導体が形成されたセラ
ミックグリーンシート圧着体３０ａ及び３０ｂを積層し
た後、これを焼成するので、コア基板２０は前記焼成時
には実質的に収縮せず、コア基板２０とセラミックグリ
ーンシート圧着体３０ａ及び３０ｂとの間のアンカー効
果によってセラミックグリーンシート圧着体３０ａ及び
３０ｂの面方向の収縮が抑制され、焼成歪みや位置ずれ
の少ない、高精度の表層回路導体を形成できる。つま
り、焼成歪みや位置ずれによる各種実装部品の接続不良
を抑制して、高い信頼性を有し、高密度配線化したセラ
ミック多層モジュールが得られる。As described above, in the present embodiment, the ceramic green sheet crimped bodies 30a and 30b on which the surface layer circuit conductors are formed are laminated on both main surfaces of the core substrate 20, and then fired. The substrate 20 does not substantially shrink during the firing, and the shrinkage of the ceramic green sheet pressed bodies 30a and 30b in the plane direction is suppressed by the anchor effect between the core substrate 20 and the ceramic green sheet pressed bodies 30a and 30b. A high-precision surface layer circuit conductor with little distortion or displacement can be formed. That is, it is possible to obtain a ceramic multilayer module having high reliability and high-density wiring by suppressing poor connection of various mounted components due to firing distortion and displacement.
【００３９】また、本実施の形態において、セラミック
グリーンシート圧着体３０ａ及び３０ｂは面方向には実
質的に収縮しないので、セラミックグリーンシート圧着
体３０ａ及び３０ｂ内に形成された導体パターンを高い
位置精度で形成できる。つまり、特に高い位置精度が求
められる導体パターンは、セラミックグリーンシート圧
着体３０ａ及び３０ｂ内に形成することが望ましい。In the present embodiment, since the pressed ceramic green sheets 30a and 30b do not substantially shrink in the plane direction, the conductor patterns formed in the pressed ceramic green sheets 30a and 30b can be positioned with high positional accuracy. Can be formed. That is, it is desirable that the conductor pattern requiring particularly high positional accuracy be formed in the ceramic green sheet pressed bodies 30a and 30b.
【００４０】なお、コア基板２０に、コンデンサパター
ンＣやコイルパターンＬ、さらにはマイクロストリップ
ラインや内層厚膜抵抗体等を内蔵する場合、各種材料、
コア基板厚及び焼成条件等にもよるが、コア基板２０表
面に０〜０．３ｍｍ程度のうねりや反りを生じることが
ある。When the capacitor pattern C, the coil pattern L, the microstrip line, the inner layer thick film resistor, and the like are incorporated in the core substrate 20, various materials,
Depending on the thickness of the core substrate and the firing conditions, the surface of the core substrate 20 may have undulation or warpage of about 0 to 0.3 mm.
【００４１】ここで、うねりや反りが例えば０．１ｍｍ
の場合、その一方主面若しくは両主面に０．１ｍｍ厚未
満のセラミックグリーンシートをラミネートすると、コ
ア基板２０が割れてしまう。従って、このような場合、
０．１ｍｍ厚以上（例えば０．２ｍｍ）の多層セラミッ
クグリーンシートやセラミックグリーンシート圧着体を
積層することによって、うねりや反りが吸収される。Here, the undulation and warpage are, for example, 0.1 mm.
In the case of (1), if a ceramic green sheet having a thickness of less than 0.1 mm is laminated on one or both principal surfaces, the core substrate 20 is broken. Therefore, in such a case,
By laminating multilayer ceramic green sheets or ceramic green sheet pressed bodies having a thickness of 0.1 mm or more (for example, 0.2 mm), undulation and warpage are absorbed.
【００４２】つまり、本実施の形態のように、コア基板
２０に各種受動部品を内蔵する場合、コア基板２０の一
方主面若しくは両主面にラミネートするセラミックグリ
ーンシートは、多層セラミックグリーンシート（即ち、
セラミックグリーンシート圧着体３０ａ及び３０ｂ）で
構成することが特に望ましい。さらに、この多層セラミ
ックグリーンシートの厚みは０．１ｍｍ以上であること
が望ましい。That is, when various passive components are incorporated in the core substrate 20 as in the present embodiment, the ceramic green sheets laminated on one or both main surfaces of the core substrate 20 are multilayer ceramic green sheets (ie, ceramic green sheets). ,
It is particularly desirable to constitute the ceramic green sheet pressed bodies 30a and 30b). Further, the thickness of the multilayer ceramic green sheet is desirably 0.1 mm or more.
【００４３】また、コア基板２０とセラミックグリーン
シート圧着体３０ａ及び３０ｂとをラミネートする際、
その両面をシリコンゴム等のラバー若しくは弾性体で挟
み込んで圧着すれば、コア基板２０表面のうねりや反り
による影響をさらに緩和できる。When laminating the core substrate 20 and the ceramic green sheet pressed bodies 30a and 30b,
If the both surfaces are sandwiched between rubber or elastic material such as silicon rubber and pressed, the influence of the undulation or warpage on the surface of the core substrate 20 can be further reduced.
【００４４】なお、本実施の形態においては、コア基板
２０にセラミックグリーンシート圧着体３０ａ及び３０
ｂをラミネートしてなる積層体を焼成しているが、セラ
ミックグリーンシート３１ａ、３１ｂ及び３１ｃと、セ
ラミックグリーンシート３２ａ、３２ｂ及び３２ｃとを
コア基板２０に１層ずつ順次ラミネートして、得られた
積層体を圧着、焼成してもよい。In the present embodiment, the ceramic green sheet pressed bodies 30 a and 30
b was laminated, and the ceramic green sheets 31a, 31b, and 31c and the ceramic green sheets 32a, 32b, and 32c were sequentially laminated on the core substrate 20 one layer at a time. The laminate may be pressed and fired.
【００４５】また、コア基板２０の焼成後に内層回路導
体２２、２４、２５…となる導体ペーストを印刷し、こ
の導体ペーストを焼き付ける前にセラミックグリーンシ
ート圧着体３０ａ及び３０ｂをラミネートしてもよい。
また、コア基板２０とセラミックグリーンシート圧着体
３０ａ及び３０ｂとの導通をより向上させる目的で、セ
ラミックグリーンシート圧着体３０ａ及び３０ｂの両主
面に導体ペーストが印刷してあってもよい。After the core substrate 20 is fired, a conductor paste to be the inner layer circuit conductors 22, 24, 25,... May be printed, and the ceramic green sheet pressed bodies 30a and 30b may be laminated before the conductor paste is baked.
In order to further improve the conduction between the core substrate 20 and the ceramic green sheet pressed bodies 30a and 30b, a conductive paste may be printed on both main surfaces of the ceramic green sheet pressed bodies 30a and 30b.
【００４６】以上、本発明を実施の形態について説明し
たが、本発明は上述の実施の形態に限定されるものでは
ない。Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment.
【００４７】例えば、ＢＡＳ材料からなるセラミックグ
リーンシート以外にも、例えば、Ａｌ2Ｏ3にガラス成分
を混合せしめたガラス−セラミック複合系の低温焼結セ
ラミック材料や、結晶化ガラス系の低温焼結セラミック
材料、セラミック複合系の低温焼結セラミック材料を用
いることができ、さらに、ＡｌＮ系やＳｉＣ系のセラミ
ック材料、フェライト等の磁性体セラミック、チタン酸
バリウム等の高誘電率セラミック等、任意のセラミック
材料を適用できる。For example, besides the ceramic green sheet made of a BAS material, for example, a glass-ceramic composite low-temperature sintered ceramic material in which a glass component is mixed with Al 2 O 3 , or a crystallized glass-based low-temperature sintered material Ceramic materials, ceramic composite low-temperature sintered ceramic materials can be used, and any ceramic such as AlN or SiC ceramic materials, magnetic ceramics such as ferrite, and high dielectric constant ceramics such as barium titanate can be used. Material can be applied.
【００４８】また、内層導体パターンや表層導体パター
ン用の導体材料としては、銅や銀等の低融点金属以外に
も、金、銀−パラジウム合金等の低融点金属を使用で
き、また、セラミック材料の焼成温度にあわせて、タン
グステンやモリブデン等の高融点金属を使用してもよ
い。As the conductor material for the inner conductor pattern and the surface conductor pattern, a low melting metal such as gold and silver-palladium alloy can be used in addition to a low melting metal such as copper and silver. A high melting point metal such as tungsten or molybdenum may be used in accordance with the sintering temperature.
【００４９】また、実装部品の搭載方法は、ボールグリ
ッドアレイ法やランドグリッドアレイ法等任意の実装方
法を適用できる。また、本発明によるセラミック多層基
板においては、表層導体パターンが高精度に形成されて
いるので、微細な外部端子構造を有するピングリッドア
レイ型セラミックパッケージやクアッドパッケージ等に
も好適に使用できる。As a method for mounting the mounted components, an arbitrary mounting method such as a ball grid array method and a land grid array method can be applied. Further, in the ceramic multilayer substrate according to the present invention, since the surface conductor pattern is formed with high precision, it can be suitably used for a pin grid array type ceramic package or a quad package having a fine external terminal structure.
【００５０】また、表層導体パターン、内層導体パター
ンの形成はスクリーン印刷法に限定されるものではな
く、微細加工技術を利用した種々の方法を適用できる。
また、前記第１セラミックグリーンシートと前記第２セ
ラミックグリーンシートとは必ずしも同組成のセラミッ
クグリーンシートである必要はない。また、コア基板
は、必要に応じて、高誘電率のセラミックグリーンシー
トと低誘電率のセラミックグリーンシートを積層すると
いうように、異なる性質のセラミックグリーンシートを
積層した多層基板であってもよく、この場合、コア基板
の最表層に位置するセラミックグリーンシートと前記第
２セラミックグリーンシートとはほぼ同組成の材料で構
成することが望ましい。The formation of the surface layer conductor pattern and the inner layer conductor pattern is not limited to the screen printing method, and various methods utilizing fine processing techniques can be applied.
Further, the first ceramic green sheet and the second ceramic green sheet need not necessarily be ceramic green sheets having the same composition. Further, the core substrate may be a multilayer substrate in which ceramic green sheets having different properties are laminated, such as laminating a ceramic green sheet having a high dielectric constant and a ceramic green sheet having a low dielectric constant, if necessary. In this case, it is desirable that the ceramic green sheet located on the outermost layer of the core substrate and the second ceramic green sheet are made of materials having substantially the same composition.
【００５１】また、前記第１セラミックグリーンシート
の焼成と前記第２セラミックグリーンシートの焼成時の
雰囲気はそれぞれ異なっていてもよく、内層導体ペース
ト、表層導体ペーストそれぞれの特性に合わせた雰囲気
で焼成することができる。The atmosphere for firing the first ceramic green sheet and the atmosphere for firing the second ceramic green sheet may be different from each other, and firing is performed in an atmosphere suitable for the characteristics of the inner conductor paste and the surface conductor paste. be able to.
【００５２】[0052]
【発明の効果】本発明のセラミック多層基板の製造方法
によれば、コア基板の少なくとも一方主面、望ましくは
両主面に、表層導体パターンが形成されたセラミックグ
リーンシートを積層し、これを焼成するので、前記コア
基板は後段の焼成時には実質的に収縮せず、前記コア基
板の奏するアンカー効果によって前記セラミックグリー
ンシートの面方向の収縮が抑制され、焼成歪みや位置ず
れが少なく、種々の電子部品の実装に適した高精度の表
層導体パターンを形成できる。According to the method for manufacturing a ceramic multilayer substrate of the present invention, a ceramic green sheet having a surface conductor pattern formed thereon is laminated on at least one principal surface, preferably both principal surfaces, of the core substrate, and this is fired. Therefore, the core substrate does not substantially shrink during the subsequent firing, the shrinkage in the surface direction of the ceramic green sheet is suppressed by the anchor effect of the core substrate, firing distortion and misalignment are small, and various types of electrons are generated. A high-precision surface conductor pattern suitable for mounting components can be formed.
【図１】本発明の第１の実施の形態によるセラミック多
層基板の製造方法を説明するための図面であり、内層導
体パターンを有する複数のセラミックグリーンシートの
概略断面図である。FIG. 1 is a drawing for explaining a method of manufacturing a ceramic multilayer substrate according to a first embodiment of the present invention, and is a schematic cross-sectional view of a plurality of ceramic green sheets having an inner layer conductor pattern.
【図２】同、焼成後のコア基板の概略断面図である。FIG. 2 is a schematic sectional view of the core substrate after firing.
【図３】同、コア基板にセラミックグリーンシートをラ
ミネートした積層体の概略断面図である。FIG. 3 is a schematic cross-sectional view of a laminate in which ceramic green sheets are laminated on a core substrate.
【図４】同、焼成後の積層体の概略断面図である。FIG. 4 is a schematic sectional view of the laminated body after firing.
【図５】同、実装部品を搭載したセラミック多層基板の
概略断面図である。FIG. 5 is a schematic cross-sectional view of the ceramic multilayer substrate on which the mounted components are mounted.
【図６】本発明の第２の実施の形態によるセラミック多
層基板の製造方法を説明するための図面であり、コア基
板及びグリーンシート圧着体の概略断面図である。FIG. 6 is a drawing for explaining a method for manufacturing a ceramic multilayer substrate according to a second embodiment of the present invention, and is a schematic cross-sectional view of a core substrate and a green sheet pressed body.
【図７】同、コア基板にグリーンシート圧着体をラミネ
ートした積層体の概略断面図である。FIG. 7 is a schematic sectional view of a laminate in which a green sheet press-bonded body is laminated on a core substrate.
【図８】同、焼成後の積層体の概略断面図である。FIG. 8 is a schematic sectional view of the laminated body after firing.
【図９】同、実装部品を搭載したセラミック多層基板の
概略断面図である。FIG. 9 is a schematic cross-sectional view of the ceramic multilayer substrate on which the mounted components are mounted.
１ａ、１ｂ、１ｃ、１ｄ、１ｅ…第１セラミックグリー
ンシート、 ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２
ｉ、２ｊ、２ｋ、２ｌ…内層回路導体、 ３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ…ビアホー
ル、 ５ａ、５ｂ、５ｃ、５ｄ、５ｅ…焼成後の第１セラミッ
クグリーンシート、 ６…セラミック基板（コア基板）、 ７ａ、７ｂ…第２セラミックグリーンシート、 ８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ…表層回路導体、 ９ａ、９ｂ、９ｃ、９ｄ…ビアホール、 １０…積層体、 １１ａ、１１ｂ…焼成後の第２セラミックグリーンリー
ト、 １５…半導体ＩＣ、 １６…チップコンデンサ、 １８…セラミック多層モジュール1a, 1b, 1c, 1d, 1e: First ceramic green sheet, 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2
i, 2j, 2k, 2l: inner layer circuit conductors, 3a, 3b, 3c, 3d, 3e, 3f, 3g: via holes, 5a, 5b, 5c, 5d, 5e: first ceramic green sheet after firing, 6: ceramic Substrate (core substrate), 7a, 7b: second ceramic green sheet, 8a, 8b, 8c, 8d, 8e, 8f: surface layer circuit conductor, 9a, 9b, 9c, 9d: via hole, 10: laminated body, 11a, 11b ... Second ceramic green reed after firing, 15 ... Semiconductor IC, 16 ... Chip capacitor, 18 ... Ceramic multilayer module
Claims (5)
とも一方主面に、表層導体パターンが形成されたセラミ
ックグリーンシートを積層し、これを焼成することを特
徴とする、セラミック多層基板の製造方法。1. A method for manufacturing a ceramic multilayer substrate, comprising: laminating a ceramic green sheet on which a surface conductor pattern is formed on at least one principal surface of a fired ceramic substrate, and firing the green sheet.
1セラミックグリーンシートを積層、焼成してなる前記
セラミック基板の両主面に、表層導体パターンが形成さ
れた第2セラミックグリーンシートを積層して積層体を
形成する工程と、 前記積層体を焼成する工程とを有することを特徴とす
る、請求項1に記載のセラミック多層基板の製造方法。2. A method according to claim 1, wherein the plurality of inner conductor patterns are formed.
(1) laminating and firing ceramic green sheets, on both main surfaces of the ceramic substrate formed by firing, laminating a second ceramic green sheet having a surface layer conductive pattern formed thereon to form a laminate, and firing the laminate 2. The method for manufacturing a ceramic multilayer substrate according to claim 1, comprising the steps of:
記第2セラミックグリーンシートとをほぼ同組成の材料
で作製することを特徴とする、請求項２に記載のセラミ
ック多層基板の製造方法。3. The method according to claim 2, wherein the first ceramic green sheet and the second ceramic green sheet are made of materials having substantially the same composition.
前記第2セラミックグリーンシートを低温焼結セラミッ
ク材料で作製し、前記内層導体パターン及び前記表層導
体パターンを低融点金属で形成することを特徴とする、
請求項２に記載のセラミック多層基板の製造方法。4. The method according to claim 1, wherein the first ceramic green sheet and the second ceramic green sheet are made of a low-temperature sintered ceramic material, and the inner layer conductor pattern and the surface layer conductor pattern are formed of a low melting point metal.
A method for manufacturing a ceramic multilayer substrate according to claim 2.
層セラミックグリーンシートとすることを特徴とする、
請求項２乃至４のいずれかに記載のセラミック多層基板
の製造方法。5. The method according to claim 1, wherein the second ceramic green sheet is a multilayer ceramic green sheet.
A method for manufacturing a ceramic multilayer substrate according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36253698A JP2000188475A (en) | 1998-10-13 | 1998-12-21 | Manufacture of ceramic multilayer substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-290806 | 1998-10-13 | ||
| JP29080698 | 1998-10-13 | ||
| JP36253698A JP2000188475A (en) | 1998-10-13 | 1998-12-21 | Manufacture of ceramic multilayer substrate |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005362512A Division JP2006140513A (en) | 1998-10-13 | 2005-12-15 | Method of manufacturing ceramic multilayer substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188475A true JP2000188475A (en) | 2000-07-04 |
Family
ID=26558243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36253698A Pending JP2000188475A (en) | 1998-10-13 | 1998-12-21 | Manufacture of ceramic multilayer substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188475A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258424A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Metal Electronics Devices Inc | Method of manufacturing multilayerd ceramic substrate |
| US6846375B2 (en) * | 2000-03-15 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing multilayer ceramic wiring board and conductive paste for use |
| JP2005203810A (en) * | 2005-03-25 | 2005-07-28 | Murata Mfg Co Ltd | Manufacturing method for ceramic multi-layer substrate, and semiconductor device |
| US7618843B2 (en) | 2001-11-22 | 2009-11-17 | Murata Manufacturing Co., Ltd | Method of fabricating multilayer ceramic substrate |
| CN109819582A (en) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技（深圳）有限公司 | Circuit board, electric quantity monitoring circuit, circuit board manufacturing method and electronic equipment |
-
1998
- 1998-12-21 JP JP36253698A patent/JP2000188475A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846375B2 (en) * | 2000-03-15 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing multilayer ceramic wiring board and conductive paste for use |
| US7618843B2 (en) | 2001-11-22 | 2009-11-17 | Murata Manufacturing Co., Ltd | Method of fabricating multilayer ceramic substrate |
| JP2003258424A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Metal Electronics Devices Inc | Method of manufacturing multilayerd ceramic substrate |
| JP2005203810A (en) * | 2005-03-25 | 2005-07-28 | Murata Mfg Co Ltd | Manufacturing method for ceramic multi-layer substrate, and semiconductor device |
| CN109819582A (en) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技（深圳）有限公司 | Circuit board, electric quantity monitoring circuit, circuit board manufacturing method and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996510B2 (en) | Electronic circuit board | |
| US7652213B2 (en) | Internal conductor connection structure and multilayer substrate | |
| EP1265466A2 (en) | Method for fabrication wiring board provided with passive element and wiring board provided with passive element | |
| JP2001267453A (en) | Laminated ceramic electronic component, method of manufacturing the same, and electronic device | |
| US7509727B2 (en) | Method of making a transformer | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP4687205B2 (en) | Electronic components | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
| JP2000188475A (en) | Manufacture of ceramic multilayer substrate | |
| JP2006140513A (en) | Method of manufacturing ceramic multilayer substrate | |
| JP2009147157A (en) | Multilayer ceramic substrate and manufacturing method thereof, and electronic component | |
| JP2005268672A (en) | Substrate | |
| JP2010016141A (en) | Ceramic board with built-in part and its manufacturing method | |
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JP2001143527A (en) | Conductive paste and ceramic wiring substrate using the same | |
| JP2001015930A (en) | Multilayer printed wiring board and manufacture thereof | |
| JP2002026527A (en) | Laminated wiring board and its manufacturing method | |
| JPH06232528A (en) | Hybrid integrated circuit board and manufacture thereof | |
| KR20090100916A (en) | Multilayer substrate for high reliability and method for producing the same | |
| JPH10335822A (en) | Multilayered ceramic circuit board | |
| JPH0432297A (en) | Multilayer interconnection board and manufacture thereof | |
| KR20000045202A (en) | Method for fabricating embedded capacitor of low temperature cofired ceramic | |
| JPH0677665A (en) | Multilayered circuit board and manufacture thereof | |
| JP2002368426A (en) | Laminated ceramic electronic component and its manufacturing method as well as electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20051115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A02 | Decision of refusal |
Effective date: 20060207 Free format text: JAPANESE INTERMEDIATE CODE: A02 |