JP2010016141A - Ceramic board with built-in part and its manufacturing method - Google Patents
Ceramic board with built-in part and its manufacturing method Download PDFInfo
- Publication number
- JP2010016141A JP2010016141A JP2008174097A JP2008174097A JP2010016141A JP 2010016141 A JP2010016141 A JP 2010016141A JP 2008174097 A JP2008174097 A JP 2008174097A JP 2008174097 A JP2008174097 A JP 2008174097A JP 2010016141 A JP2010016141 A JP 2010016141A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- component
- electronic component
- ceramic substrate
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 454
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims description 166
- 239000000463 material Substances 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 18
- 238000010304 firing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 11
- 230000035699 permeability Effects 0.000 claims description 11
- 239000000470 constituent Substances 0.000 claims description 10
- 239000006112 glass ceramic composition Substances 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 39
- 239000010949 copper Substances 0.000 description 16
- 229910000859 α-Fe Inorganic materials 0.000 description 12
- 239000000843 powder Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001151 other effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- AJCDFVKYMIUXCR-UHFFFAOYSA-N oxobarium;oxo(oxoferriooxy)iron Chemical compound [Ba]=O.O=[Fe]O[Fe]=O.O=[Fe]O[Fe]=O.O=[Fe]O[Fe]=O.O=[Fe]O[Fe]=O.O=[Fe]O[Fe]=O.O=[Fe]O[Fe]=O AJCDFVKYMIUXCR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Abstract
Description
この発明は、セラミックス基板およびその製造方法に関し、特に、部品を内蔵した部品内蔵セラミックス基板およびその製造方法に関する。 The present invention relates to a ceramic substrate and a manufacturing method thereof, and more particularly to a ceramic substrate with a built-in component and a manufacturing method thereof.
電子機器の高機能化、軽薄短小化の進展に伴い、電子部品などが実装される基板にも高機能化が求められている。また、従来、高機能化に対応することが可能な基板として、チップ型電子部品が内蔵されたセラミックス多層基板が知られている(たとえば、特許文献1参照)。 As electronic devices become more functional and lighter, thinner and smaller, substrates with electronic components mounted thereon are also required to have higher functionality. Conventionally, a ceramic multilayer substrate in which a chip-type electronic component is incorporated is known as a substrate that can cope with higher functionality (for example, see Patent Document 1).
上記特許文献1には、複数のセラミックス層が積層された多層基板の層間部(上下のセラミックス層の界面部)に、チップ型セラミックス電子部品が複数配設されたセラミックス多層基板が記載されている。このセラミックス多層基板では、チップ型セラミックス電子部品が複数の層間部に配設されており、各チップ型セラミックス電子部品は、多層基板の内部導体と電気的に接続されている。また、下層側の内部配線と上層側の内部配線とは、ビア導体を介して電気的に接続されている。
また、上記セラミックス多層基板は、主面上に表面電極が形成されており、この表面電極には、複数の表面実装部品が搭載される。なお、チップ型セラミックス電子部品は、セラミックス層に対して平行に配設されている。 The ceramic multilayer substrate has a surface electrode formed on the main surface, and a plurality of surface mount components are mounted on the surface electrode. The chip-type ceramic electronic component is disposed in parallel to the ceramic layer.
しかしながら、上記した従来のセラミックス多層基板では、たとえば、下層側に配設されたチップ型セラミックス電子部品を表面電極と直接電気的に接続する場合、複数のセラミックス層にわたってビア導体を設ける必要がある。このため、表面実装部品をチップ型セラミックス電子部品と電気的に接続するのが困難になるので、複数の用途を想定した設計を行うことが困難になるという不都合がある。これにより、従来のセラミックス多層基板では、特定の用途以外の用途に用いることが困難になるので、設計自由度(実装自由度)を高めることが困難になるという問題点がある。 However, in the above-described conventional ceramic multilayer substrate, for example, when a chip-type ceramic electronic component disposed on the lower layer side is directly electrically connected to the surface electrode, it is necessary to provide via conductors over a plurality of ceramic layers. For this reason, since it becomes difficult to electrically connect the surface-mounted component to the chip-type ceramic electronic component, there is an inconvenience that it is difficult to design a plurality of applications. As a result, the conventional ceramic multilayer substrate has a problem that it is difficult to increase the degree of freedom in design (mounting freedom) because it is difficult to use the ceramic multilayer substrate for purposes other than a specific purpose.
なお、上記特許文献1に記載のセラミックス多層基板のように、チップ型セラミックス電子部品をセラミックス層に対して平行に配設する場合、チップ型セラミックス電子部品を基板内に内蔵することが困難になるという問題点もある。
When the chip-type ceramic electronic component is arranged in parallel to the ceramic layer as in the ceramic multilayer substrate described in
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、部品の内蔵が容易であるとともに、設計自由度を高めることが可能な部品内蔵セラミックス基板およびその製造方法を提供することである。 The present invention has been made to solve the above-described problems. An object of the present invention is to provide a component-embedded ceramic substrate capable of easily incorporating components and increasing the degree of design freedom. It is to provide a manufacturing method.
上記目的を達成するために、この発明の第1の局面による部品内蔵セラミックス基板は、第1方向に延びる短冊状に形成された複数のセラミックス部材と、複数のセラミックス部材の少なくとも一部に形成された穴部と、セラミックス部材の穴部内に配設されることによってセラミックス部材に内蔵された電子部品と、セラミックス部材に設けられ、電子部品と電気的に接続された配線導体を含む配線部とを備えている。そして、複数のセラミックス部材は、第1方向と交差する第2方向に連結されることによって、板状に構成されているとともに、板状に構成された複数のセラミックス部材は、第1方向および第2方向に沿う主面を有している。また、穴部がセラミックス部材の所定部分に、第2方向に沿って延びるように設けられることにより、電子部品が、セラミックス部材内部に主面に対して実質的に平行に配設されており、配線導体は、その一部が主面から露出されている。 To achieve the above object, a component-embedded ceramic substrate according to a first aspect of the present invention is formed on a plurality of ceramic members formed in a strip shape extending in a first direction and at least a part of the plurality of ceramic members. An electronic component housed in the ceramic member by being disposed in the hole portion of the ceramic member, and a wiring portion including a wiring conductor provided in the ceramic member and electrically connected to the electronic component. I have. The plurality of ceramic members are configured in a plate shape by being connected in a second direction that intersects the first direction, and the plurality of ceramic members configured in the plate shape include the first direction and the first direction. It has a main surface along two directions. Further, by providing the hole portion in the predetermined portion of the ceramic member so as to extend along the second direction, the electronic component is disposed substantially parallel to the main surface inside the ceramic member, A part of the wiring conductor is exposed from the main surface.
この第1の局面による部品内蔵セラミックス基板では、上記のように、第1方向に延びる短冊状に形成された複数のセラミックス部材を、第1方向と交差する第2方向に連結することにより板状に構成することによって、厚み方向に積層されていない基板を得ることができる。このため、多層構造を有するセラミックス基板などとは異なり、ビア導体などを設けることなく主面上に実装される表面実装部品とセラミックス部材に内蔵された電子部品とを電気的に接続することができる。これにより、複数の用途を想定した設計を容易に行うことが可能となるので、特定の用途以外の用途にも用いることが可能に構成することが容易にできる。したがって、上記のように構成することにより、設計自由度を高めることができる。なお、受働部品と表面実装部品との電気的な接続は、主面から露出された配線導体の一部と表面実装部品とを電気的に接続することによって行うことができる。また、配線導体は、たとえば、互いに隣接するセラミックス部材の連結部分を介して、主面からその一部を露出させることができる。 In the component-embedded ceramic substrate according to the first aspect, as described above, a plurality of ceramic members formed in a strip shape extending in the first direction are connected in a second direction intersecting the first direction to form a plate shape. By comprising in this, the board | substrate which is not laminated | stacked on the thickness direction can be obtained. For this reason, unlike a ceramic substrate having a multilayer structure, a surface mount component mounted on the main surface and an electronic component built in the ceramic member can be electrically connected without providing a via conductor or the like. . Thereby, since it is possible to easily design a plurality of uses, it can be easily configured to be used for uses other than a specific use. Therefore, by configuring as described above, the degree of freedom in design can be increased. The passive connection and the surface mounting component can be electrically connected by electrically connecting a part of the wiring conductor exposed from the main surface and the surface mounting component. Further, the wiring conductor can be partially exposed from the main surface, for example, via a connecting portion of adjacent ceramic members.
また、第1の局面による部品内蔵セラミックス基板では、セラミックス部材の所定部分に、第2方向(連結方向)に沿って延びる穴部を設けるとともに、この穴部内に電子部品を配設することによって、主面に対して実質的に平行に電子部品を配設する場合でも、容易に、セラミックス基板内部に電子部品を内蔵することができる。 In the component-embedded ceramic substrate according to the first aspect, by providing a hole portion extending along the second direction (connection direction) in a predetermined portion of the ceramic member, and by disposing the electronic component in the hole portion, Even when the electronic component is disposed substantially parallel to the main surface, the electronic component can be easily built in the ceramic substrate.
上記第1の局面による部品内蔵セラミックス基板において、好ましくは、主面上には、配線導体の主面から露出された部分と電気的に接続されたパッド電極が形成されている。このように構成すれば、より容易に、主面上に実装される表面実装部品と内蔵されている電子部品とを電気的に接続することができる。 In the component-embedded ceramic substrate according to the first aspect, preferably, a pad electrode electrically connected to a portion exposed from the main surface of the wiring conductor is formed on the main surface. If comprised in this way, the surface mounting component mounted on a main surface and the electronic component incorporated can be electrically connected more easily.
上記第1の局面による部品内蔵セラミックス基板において、好ましくは、セラミックス部材は、ガラスセラミックス材料から構成されている。このように構成すれば、ガラスセラミックス材料は、1000℃以下の低温で焼成可能であるので、比抵抗の小さな銀(Ag)や銅(Cu)などと同時焼成が可能となる。このため、配線部を銀(Ag)や銅(Cu)などから構成することによって、セラミックス部材の焼成と同時に配線部を形成することができる。また、このように構成すれば、セラミックス部材に内蔵する電子部品の特性が変化するのを抑制することができるので、これによっても、部品の内蔵が容易となるとともに、高機能化を図ることができる。なお、ガラスセラミックス材料としては、たとえば、低温焼成セラミックス(LTCC:Low Temperature Co−fired Ceramics)材料を用いることができる。 In the ceramic substrate with built-in component according to the first aspect, the ceramic member is preferably made of a glass ceramic material. If constituted in this way, the glass ceramic material can be fired at a low temperature of 1000 ° C. or lower, so that it can be fired simultaneously with silver (Ag) or copper (Cu) having a small specific resistance. For this reason, a wiring part can be formed simultaneously with baking of a ceramic member by comprising a wiring part from silver (Ag), copper (Cu), etc. FIG. Also, with this configuration, it is possible to suppress changes in the characteristics of the electronic component built into the ceramic member. This also facilitates the incorporation of the component and increases the functionality. it can. As the glass ceramic material, for example, a low temperature co-fired ceramics (LTCC) material can be used.
上記第1の局面による部品内蔵セラミックス基板において、セラミックス部材には、電子部品が複数内蔵されており、複数の電子部品は、それぞれ、受動部品から構成されていてもよい。複数の受動部品は、それぞれ、抵抗素子、インダクタ素子、および、コンデンサ素子のいずれかから構成することができる。 In the component-embedded ceramic substrate according to the first aspect, the ceramic member includes a plurality of electronic components, and each of the plurality of electronic components may be composed of passive components. Each of the plurality of passive components can be composed of any one of a resistance element, an inductor element, and a capacitor element.
上記第1の局面による部品内蔵セラミックス基板において、電子部品は、チップ型電子部品から構成されているのが好ましい。 In the component-embedded ceramic substrate according to the first aspect, the electronic component is preferably composed of a chip-type electronic component.
上記第1の局面による部品内蔵セラミックス基板において、電子部品は、穴部内に、少なくとも、抵抗材料、コンデンサ材料、およびインダクタ材料のいずれかを充填した後、セラミックス部材と同時焼成することによって形成してもよい。このように構成れば、電子部品(受動部品)が内蔵された部品内蔵セラミックス基板を容易に得ることができる。 In the ceramic substrate with a built-in component according to the first aspect, the electronic component is formed by filling at least one of a resistance material, a capacitor material, and an inductor material in the hole, and then simultaneously firing with the ceramic member. Also good. If comprised in this way, the component built-in ceramic substrate in which the electronic component (passive component) was incorporated can be obtained easily.
上記第1の局面による部品内蔵セラミックス基板において、電子部品は、1つのセラミックス部材内、または、互いに隣接する複数のセラミックス部材に跨って設けることができる。 In the component-embedded ceramic substrate according to the first aspect, the electronic component can be provided in one ceramic member or across a plurality of adjacent ceramic members.
上記第1の局面による部品内蔵セラミックス基板において、好ましくは、焼成により互いに連結された複数のセラミックス部材を有するセラミックス部材群を複数含み、複数のセラミックス部材群が互いに連結されることによって、複数のセラミックス部材が板状に構成されている。このように構成すれば、セラミックス部材群を組み合わせることによって、設計自由度をより高めることができる。 The component-embedded ceramic substrate according to the first aspect described above preferably includes a plurality of ceramic member groups having a plurality of ceramic members connected to each other by firing, and the plurality of ceramic member groups are connected to each other, thereby The member is configured in a plate shape. If comprised in this way, a design freedom can be raised more by combining a ceramic member group.
この場合において、複数のセラミックス部材群の少なくとも一部は、互いに電気的に接続されていてもよい。この場合、たとえば、互いに隣り合うセラミックス部材群の側端面(対向する側端面)に、配線部の一部や電子部品の端子部を露出させ、これらを半田などで電気的に接続することができる。 In this case, at least some of the plurality of ceramic member groups may be electrically connected to each other. In this case, for example, a part of the wiring part and the terminal part of the electronic component can be exposed to the side end faces (opposite side end faces) of the adjacent ceramic member groups, and these can be electrically connected with solder or the like. .
上記複数のセラミックス部材群を含む構成において、好ましくは、一方のセラミックス部材群と隣り合う他方のセラミックス部材群との間には、樹脂材料が封入されている。このように構成すれば、樹脂材料によって、セラミックス部材群間の連結強度を高めることができるとともに、樹脂材料によって、電気的な接続部分を保護することができる。 In the structure including the plurality of ceramic member groups, a resin material is preferably sealed between one ceramic member group and the other adjacent ceramic member group. If comprised in this way, while the connection strength between ceramic member groups can be improved with a resin material, an electrical connection part can be protected with a resin material.
上記第1の局面による部品内蔵セラミックス基板において、好ましくは、複数のセラミックス部材は、少なくとも、誘電率が異なる第1セラミックス部材および透磁率が異なる第2セラミックス部材のいずれか一方を含む。このように構成すれば、電子部品および配線導体を用いて回路を構成した際に、容易に、浮遊容量の低減、インダクタンスの調整等を行うことができる。これにより、周波数特性などを向上させることができるので、設計自由度を高めながら、より高機能化を図ることができる。また、このような構成を上記第1の局面による部品内蔵セラミックス基板に適用すれば、誘電率が異なる第1セラミックス部材に内蔵された電子部品のみを用いて回路を構成することができる。すなわち、第1セラミックス部材以外の部分を介さずに回路を構成することができる。また、透磁率が異なる第2セラミックス部材に内蔵された電子部品のみを用いて回路を構成することもできる。すなわち、第2セラミックス部材以外の部分を介さずに回路を構成することができる。このため、これによっても、設計自由度を高めることができるとともに、容易に、部品内蔵セラミックス基板の高機能化を図ることができる。さらに、このような構成を上記第1の局面による部品内蔵セラミックス基板に適用すれば、容易に、表面実装部品を、透磁率や誘電率の異なるセラミックス部材を跨いで、所望の電子部品との電気的な接続を行うことができる。なお、セラミックス部材を構成する構成材料の材料系を変えることによって、セラミックス部材の誘電率および透磁率を変えることができる。 In the component-embedded ceramic substrate according to the first aspect, preferably, the plurality of ceramic members include at least one of a first ceramic member having a different dielectric constant and a second ceramic member having a different magnetic permeability. If comprised in this way, when a circuit is comprised using an electronic component and a wiring conductor, reduction of stray capacitance, adjustment of an inductance, etc. can be performed easily. As a result, frequency characteristics and the like can be improved, so that higher functionality can be achieved while increasing the degree of freedom in design. In addition, when such a configuration is applied to the component-embedded ceramic substrate according to the first aspect, a circuit can be configured using only the electronic components embedded in the first ceramic member having a different dielectric constant. In other words, the circuit can be configured without going through any part other than the first ceramic member. Moreover, a circuit can also be comprised using only the electronic component incorporated in the 2nd ceramic member from which magnetic permeability differs. In other words, the circuit can be configured without going through any part other than the second ceramic member. For this reason, it is possible to increase the degree of freedom in design and to easily enhance the functionality of the component-embedded ceramic substrate. Furthermore, if such a configuration is applied to the component-embedded ceramic substrate according to the first aspect, the surface mount component can be easily straddled across ceramic members having different magnetic permeability and dielectric constant, and electrical connection with a desired electronic component can be achieved. Connection can be made. In addition, the dielectric constant and magnetic permeability of a ceramic member can be changed by changing the material system of the constituent material which comprises a ceramic member.
上記第1の局面による部品内蔵セラミックス基板において、板状に構成されたセラミックス部材は、第1方向に沿う第1側端面および第2方向に沿う第2側端面を有し、第1側端面および第2側端面には、それぞれ、第1端子電極および第2端子電極が設けられており、第1端子電極を用いる場合と第2端子電極を用いる場合とで、異なる機能または異なる性能を発揮するように、電子部品と配線部とが接続されているのが好ましい。このように構成すれば、設計自由度をさらに高めることができる。 In the component-embedded ceramic substrate according to the first aspect, the ceramic member configured in a plate shape has a first side end surface along the first direction and a second side end surface along the second direction, and the first side end surface and The second side end face is provided with a first terminal electrode and a second terminal electrode, respectively, and exhibits different functions or different performances when using the first terminal electrode and when using the second terminal electrode. Thus, it is preferable that the electronic component and the wiring part are connected. If comprised in this way, a design freedom can further be raised.
上記第1の局面による部品内蔵セラミックス基板において、電子部品と配線部とによって、フィルタ回路を構成することができる。 In the component-embedded ceramic substrate according to the first aspect, a filter circuit can be configured by the electronic component and the wiring portion.
この場合において、フィルタ回路は、少なくともローパスフィルタおよびハイパスフィルタのいずれか一方を含んでいるのが好ましい。 In this case, the filter circuit preferably includes at least one of a low-pass filter and a high-pass filter.
この発明の第2の局面による部品内蔵セラミックス基板の製造方法は、複数のセラミックスグリーンシートの少なくとも一部に、厚み方向に貫通する穴部を形成する工程と、穴部内に電子部品を配設する工程と、複数のセラミックスグリーンシートの少なくとも一部に、所定のパターンを有する配線導体を含む配線部を形成する工程と、複数のセラミックスグリーンシートを積層することによって、未焼成のセラミックス積層体を形成する工程と、未焼成のセラミックス積層体を所定の温度で焼成する工程と、焼成後のセラミックス積層体を所定の厚みで積層方向と実質的に平行に切断する工程とを備えている。 A method of manufacturing a component-embedded ceramic substrate according to a second aspect of the present invention includes a step of forming a hole portion penetrating in a thickness direction in at least a part of a plurality of ceramic green sheets, and an electronic component is disposed in the hole portion Forming a wiring portion including a wiring conductor having a predetermined pattern on at least a part of a plurality of ceramic green sheets; and forming an unfired ceramic laminate by laminating the plurality of ceramic green sheets A step of firing the unfired ceramic laminate at a predetermined temperature, and a step of cutting the fired ceramic laminate substantially parallel to the lamination direction with a predetermined thickness.
この第2の局面による部品内蔵セラミックス基板の製造方法では、上記のように、焼成後のセラミックス積層体を所定の厚みで積層方向と実質的に平行に切断することによって、設計自由度を高めることが可能な部品内蔵セラミックス基板を製造することができる。 In the method for manufacturing a component-embedded ceramic substrate according to the second aspect, as described above, the degree of freedom in design is increased by cutting the fired ceramic laminate with a predetermined thickness substantially parallel to the lamination direction. It is possible to manufacture a ceramic substrate with built-in components that can be
また、第2の局面による部品内蔵セラミックス基板の製造方法では、セラミックスグリーンシートに厚み方向に貫通する穴部を形成するとともに、その穴部内に電子部品を配設することによって、容易に、電子部品を内蔵することができる。 Further, in the method for manufacturing a component-embedded ceramic substrate according to the second aspect, an electronic component can be easily formed by forming a hole portion penetrating in the thickness direction in the ceramic green sheet and disposing the electronic component in the hole portion. Can be built in.
上記第2の局面による部品内蔵セラミックス基板の製造方法において、複数のセラミックスグリーンシートの少なくとも一部にビアホールを形成する工程をさらに備え、配線部を形成する工程は、ビアホール内に導体ペーストを充填することによって、ビア導体を形成する工程を含んでいるのが好ましい。 The method for manufacturing a component-embedded ceramic substrate according to the second aspect further includes a step of forming a via hole in at least a part of the plurality of ceramic green sheets, and the step of forming the wiring portion fills the via hole with a conductive paste. Preferably, the method includes a step of forming a via conductor.
上記第2の局面による部品内蔵セラミックス基板の製造方法において、電子部品は、チップ型電子部品から構成することができる。この場合、セラミックス積層体を焼成する工程に先立って、未焼成のセラミックス積層体を静水圧プレスにより加圧する工程を備えているのが好ましい。このように構成すれば、チップ型電子部品を破損させずに歩留よくプレス加工を行うことができる。 In the method for manufacturing a component-embedded ceramic substrate according to the second aspect, the electronic component can be composed of a chip-type electronic component. In this case, it is preferable to provide a step of pressing the unfired ceramic laminate with an isostatic press prior to the step of firing the ceramic laminate. If comprised in this way, a press work can be performed with a sufficient yield, without damaging a chip-type electronic component.
上記第2の局面による部品内蔵セラミックス基板の製造方法において、電子部品を穴部内に配設する工程は、電子部品を構成する構成材料を穴部内に充填する工程を含み、穴部内に充填された構成材料が、セラミックス積層体と同時焼成されることによって、電子部品が形成されるように構成してもよい。 In the method of manufacturing a component-embedded ceramic substrate according to the second aspect, the step of disposing the electronic component in the hole includes a step of filling the hole with a constituent material constituting the electronic component, and the hole is filled You may comprise so that an electronic component may be formed when a constituent material is simultaneously fired with a ceramic laminated body.
この場合において、好ましくは、構成材料は、抵抗素子を構成する抵抗材料、コンデンサ素子を構成するコンデンサ材料、および、インダクタ素子を構成するインダクタ材料を含む。このように構成すれば、容易に、抵抗素子、コンデンサ素子、または、インダクタ素子をセラミックス基板の内部に形成することができる。 In this case, preferably, the constituent material includes a resistance material constituting the resistance element, a capacitor material constituting the capacitor element, and an inductor material constituting the inductor element. If comprised in this way, a resistive element, a capacitor | condenser element, or an inductor element can be easily formed in the inside of a ceramic substrate.
また、この場合において、好ましくは、穴部内に充填された構成材料を分断する所定の厚みでセラミックス積層体を切断する。このように構成すれば、切断位置によって電子部品(受動部品)の性能を変えることができる。たとえば、抵抗素子の抵抗値を変えることができる。 In this case, the ceramic laminate is preferably cut at a predetermined thickness for dividing the constituent material filled in the hole. If comprised in this way, the performance of an electronic component (passive component) can be changed with a cutting position. For example, the resistance value of the resistance element can be changed.
以上のように、本発明によれば、部品の内蔵が容易であるとともに、設計自由度を高めることが可能な部品内蔵セラミックス基板およびその製造方法を容易に得ることができる。 As described above, according to the present invention, it is possible to easily obtain a component-embedded ceramic substrate and a method for manufacturing the same, which can easily incorporate components and increase the degree of design freedom.
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings.
(第1実施形態)
図1は、本発明の第1実施形態による部品内蔵セラミックス基板の全体斜視図である。図2は、本発明の第1実施形態による部品内蔵セラミックス基板を一部省略して示した斜視図である。図3は、本発明の第1実施形態による部品内蔵セラミックス基板の平断面図である。図4〜図6は、本発明の第1実施形態による部品内蔵セラミックス基板の構造を説明するための図である。まず、図1〜図6を参照して、本発明の第1実施形態による部品内蔵セラミックス基板1の構造について説明する。
(First embodiment)
FIG. 1 is an overall perspective view of a component-embedded ceramic substrate according to a first embodiment of the present invention. FIG. 2 is a perspective view showing a part-embedded ceramic substrate according to the first embodiment of the present invention with a part thereof omitted. FIG. 3 is a plan sectional view of the ceramic substrate with built-in component according to the first embodiment of the present invention. 4 to 6 are views for explaining the structure of the component-embedded ceramic substrate according to the first embodiment of the present invention. First, the structure of the component-embedded
第1実施形態による部品内蔵セラミックス基板1は、図1および図2に示すように、短冊状に形成された複数のセラミックス部材10が連結された構造を有している。具体的には、部品内蔵セラミックス基板1は、所定の厚みを有するとともに、B方向(第1方向)に延びるように形成された短冊状のセラミックス部材10を複数有しており、これらのセラミックス部材10が、B方向と直交するA方向(第2方向)に互いに連結されることによって、板状に構成されている。このため、部品内蔵セラミックス基板1は、A方向およびB方向に沿う主面2を有している。
The component-embedded
また、部品内蔵セラミックス基板1は、図2および図3に示すように、平面的に見て、四角形状に形成されている。このため、部品内蔵セラミックス基板1は、B方向に沿う一対の第1側端面3およびA方向に沿う一対の第2側端面4を有している。
Further, as shown in FIGS. 2 and 3, the component built-in
また、セラミックス部材10の内部には、複数のチップ型電子部品(チップ部品)30が配設されている。このチップ型電子部品30は、図3に示すように、セラミックス焼結体を素体とし、その両端部に外部端子電極31を有している。また、チップ型電子部品30の素体には、たとえば、チタン酸バリウムやフェライトなどの1200℃以上の温度で焼成されたセラミックス焼結体が用いられている。なお、チップ型電子部品30は、本発明の「電子部品」および「受動部品」の一例である。
A plurality of chip-type electronic components (chip components) 30 are disposed inside the
ここで、第1実施形態では、上記チップ型電子部品30は、部品内蔵セラミックス基板1の主面2に対して実質的に平行となるように(主面2に沿うように)、セラミックス部材10の内部に配設されている。また、チップ型電子部品30は、セラミックス部材10の連結方向(A方向)に沿うように配設されている。具体的には、チップ型電子部品30は、平面的に見て、一方の外部端子電極31が一方の第2側端面4側(A1側)に位置するとともに、他方の外部端子電極31が他方の第2側端面4側(A2側)に位置するように配設されている。すなわち、チップ型電子部品30は、外部端子電極31がセラミックス部材10の連結部分(界面部分)の近傍に位置するようにセラミックス部材10内に配設されている。
Here, in the first embodiment, the chip-type
また、第1実施形態では、セラミックス部材10の所定部分に、連結方向(A方向)に延びるスルーホール11が設けられている。このスルーホール11は、上記チップ型電子部品30に対応した大きさに形成されており、このスルーホール11内に上記チップ型電子部品30が配設されることによって、セラミックス基板内部にチップ型電子部品30が内蔵されている。また、スルーホール11を複数のセラミックス部材10にわたって連続して形成することにより、互いに隣接する複数のセラミックス部材10に跨ってチップ型電子部品30を設けることができる。これにより、比較的大きなチップ型電子部品30でも、セラミックス基板内部に内蔵することが可能となる。なお、スルーホール11は、本発明の「穴部」の一例である。
In the first embodiment, a through
また、第1実施形態では、互いに隣接するセラミックス部材10の連結部分(界面部分)に、チップ型電子部品30の外部端子電極31と電気的に接続された配線導体12が設けられている。この配線導体12は、Ag(銀)またはCu(銅)などの比抵抗の小さな導電材料から構成されている。
Further, in the first embodiment, the
一方、上記した複数のチップ型電子部品30は、抵抗素子(R)、インダクタ素子(L)、および、コンデンサ素子(C)を含んでおり、これらのチップ型電子部品30が配線導体12と電気的に接続されることにより、回路が形成されている。具体的には、チップ型電子部品30と配線導体12とにより、ローパスフィルタ(LPF)やハイパスフィルタ(HPF)などのフィルタ回路(たとえば、RCフィルタ、LCフィルタ、LRフィルタ)が形成されている。また、図3に示すように、セラミックス部材10の所定部分にはビア導体13が設けられており、これによって、配線導体間(チップ型電子部品間)の導通が得られている。このビア導体13は、セラミックス部材10の所定部分にA方向に延びるように設けられたビアホールの内部に、配線導体が充填されることによって形成されている。また、複数のビア導体13のうちの少なくとも一部のビア導体13は、その一部が主面2から露出されている。なお、上記配線導体12とビア導体13とによって、配線部が構成されている。
On the other hand, the plurality of chip-type
また、複数のセラミックス部材10は、それぞれ、ガラスセラミックス材料であるLTCC材料(低温焼成セラミックス材料)から構成されている。このLTCC材料は、1000℃以下の温度で焼成可能であって、比抵抗の小さなAg(銀)やCu(銅)などと同時焼成が可能なセラミックス材料である。具体的には、LTCC材料は、たとえば、アルミナやフォルステライトなどのセラミックス粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO−Al2O3−SiO2系セラミックス粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミックス粉末等を用いた非ガラス系LTCC材料などから構成されている。なお、LTCC材料は、目的に応じて、適宜選択することができる。
Each of the
上記のように、セラミックス部材10をガラスセラミックス材料から構成することによって、配線導体12にAg(銀)またはCu(銅)などの比抵抗の小さな導電材料を用いることが可能となり、セラミックス部材10と配線導体12(配線部)とを1000℃以下の低温で同時焼成することができる。また、ガラスセラミックス材料は、誘電率がアルミナよりも低いので、信号遅延が小さく、また、熱膨張係数がシリコンに近いため、後述する表面実装部品500を主面2上に容易に実装することが可能となる。
As described above, by configuring the
また、第1実施形態では、複数のセラミックス部材10は、比較的少数(2〜10程度)のセラミックス部材10が焼成により連結された複数のセラミックス部材群20に分けられる。そして、これらのセラミックス部材群20がA方向に互いに連結されることによって、部品内蔵セラミックス基板1が構成されている。
In the first embodiment, the plurality of
このセラミックス部材群20のB方向に沿う側端面には、チップ型電子部品30の外部端子電極31の一部、配線導体12の一部またはビア導体13の一部が露出されている。そして、一方のセラミックス部材群20の外部端子電極31、配線導体12またはビア導体13と、隣り合う他方のセラミックス部材群20の外部端子電極31、配線導体12またはビア導体13とが、たとえば、半田21などで電気的に接続されている。また、一方のセラミックス部材群20と隣り合う他方のセラミックス部材群20との間(境界部分)には、封止樹脂(樹脂材料)22が封入されている。この封止樹脂22は、たとえば、エポキシ系樹脂にシリカなどのフィラーを混合した樹脂材料から構成されている。
A part of the external
また、板状に構成されたセラミックス部材10の主面2には、互いに隣接するセラミックス部材10の連結部分(界面部分)を介して、配線導体12の一部が露出されている。また、板状に構成されたセラミックス部材10の主面2上には、所定のパターンを有するとともにパッド電極14を含む配線層(図示せず)が形成されている。この配線層(パッド電極14)は、主面2から露出された配線導体12および主面2から露出されたビア導体13と電気的に接続されており、パッド電極14には、図1および図3に示すように、表面実装部品500が搭載される。これにより、セラミックス基板に内蔵されたチップ型電子部品30と表面実装部品500とが電気的に接続される。なお、表面実装部品500としては、たとえば、フリップチップICやベアチップICなどの半導体集積回路素子、抵抗素子、インダクタ素子、コンデンサ素子などの受動素子などが挙げられる。また、パッド電極14(配線層)は、配線導体12と同様、Ag(銀)またはCu(銅)などを用いて形成することができる。
Further, a part of the
また、図2に示すように、部品内蔵セラミックス基板1の第1側端面3には、チップ型電子部品30の外部端子電極31の一部、配線導体12の一部またはビア導体13の一部が露出されている。そして、第1側端面3には、これらと電気的に接続された第1端子電極15が形成されている。一方、部品内蔵セラミックス基板1の第2側端面4には、互いに隣接するセラミックス部材10の連結部分(界面部分)を介して、配線導体12の一部が露出されている。そして、第2側端面4には、これらと電気的に接続された第2端子電極16が形成されている。
Further, as shown in FIG. 2, a part of the external
上記した構成を有する部品内蔵セラミックス基板1は、図1に示すように、主面2上に表面実装部品500が実装されるとともに、部品内蔵セラミックス基板1自体が実装基板600に実装されて電子機器(図示せず)などに搭載される。このとき、部品内蔵セラミックス基板1の端子電極(たとえば、第1端子電極15)が実装基板600の配線パターンと半田などで電気的に接続されることによって、部品内蔵セラミックス基板1と実装基板600とが互いに電気的に接続される。
As shown in FIG. 1, the component-embedded
なお、図5に示すように、第1端子電極15(図2参照)を用いる場合と、図6に示すように、第2端子電極16(図2参照)を用いる場合とで、異なる機能または異なる性能を発揮するように、部品内蔵セラミックス基板1の内部回路を構成しておけば、実装基板600への実装時に、部品内蔵セラミックス基板1の実装向きを変えるだけで、部品内蔵セラミックス基板1を異なる用途に用いることが可能となる。
Note that, as shown in FIG. 5, the function or difference between the case where the first terminal electrode 15 (see FIG. 2) is used and the case where the second terminal electrode 16 (see FIG. 2) is used as shown in FIG. If the internal circuit of the component-embedded
第1実施形態では、上記のように、B方向に延びる短冊状に形成された複数のセラミックス部材10を、B方向と直交(交差)するA方向に連結することにより板状に構成することによって、厚み方向に積層されていないセラミックス基板を得ることができる。このため、多層構造を有するセラミックス基板などとは異なり、ビア導体などを設けることなく主面2上に実装される表面実装部品500とセラミックス部材10に内蔵されたチップ型電子部品30とを電気的に接続することができる。これにより、複数の用途を想定した設計を容易に行うことが可能となるので、部品内蔵セラミックス基板1を、特定の用途以外の用途にも用いることが可能に構成することが容易にできる。したがって、上記のように構成することによって、設計自由度を高めることができる。
In the first embodiment, as described above, a plurality of
また、第1実施形態では、チップ型電子部品30を主面2に沿うように配設することによって、チップ型電子部品30をセラミックス基板内部に平面状に配置することができる。これにより、主面2上に実装される表面実装部品500を、所望のチップ型電子部品30の近傍に配置して、このチップ型電子部品30と容易に電気的に接続することができる。
In the first embodiment, the chip-type
また、第1実施形態では、セラミックス部材10の所定部分に、A方向(連結方向)に沿って延びるスルーホール11を設けるとともに、このスルーホール11内にチップ型電子部品30を配設することによって、主面2に対して実質的に平行にチップ型電子部品30を配設する場合でも、容易に、セラミックス基板内部にチップ型電子部品30を内蔵することができる。
In the first embodiment, the through
また、第1実施形態では、セラミックス部材10に配設するチップ型電子部品30を、それぞれ、抵抗素子、インダクタ素子、および、コンデンサ素子から構成することによって、ローパスフィルタやハイパスフィルタなどのフィルタ回路を容易に構成することができる。ここで、部品内蔵セラミックス基板1は、基材がセラミックスであるため、耐熱性や耐湿性に優れる他、高周波回路において良好な損失特性(周波数特性)を得ることができる。これに加えて、上記したフィルタ回路を内部に形成することにより、より良好な周波数特性を得ることができる。
In the first embodiment, the chip-type
また、第1実施形態では、焼成により互いに連結された複数のセラミックス部材10を有する複数のセラミックス部材群20を互いに連結させることにより、板状に構成することによって、セラミックス部材群20を組み合わせることで、設計自由度をより高めることができる。
Moreover, in 1st Embodiment, by combining the several
また、第1実施形態では、一方のセラミックス部材群20と隣り合う他方のセラミックス部材群20との間に、封止樹脂22を封入することによって、この封止樹脂22により、セラミックス部材群20間の連結強度を高めることができるとともに、封止樹脂22によって、電気的な接続部分(半田部分)を保護することができる。
In the first embodiment, the sealing
図7〜図19は、本発明の第1実施形態による部品内蔵セラミックス基板の製造方法を説明するための図である。次に、図1、図2および図7〜図19を参照して、本発明の第1実施形態による部品内蔵セラミックス基板1の製造方法について説明する。
7 to 19 are views for explaining a method of manufacturing a component-embedded ceramic substrate according to the first embodiment of the present invention. Next, with reference to FIG. 1, FIG. 2 and FIGS. 7-19, the manufacturing method of the component built-in
まず、LTCC材料を含むスラリーを用いて、セラミックスグリーンシートを所定枚数作製する。具体的には、たとえば、Al2O3のセラミックス粉末に、ホウ珪酸ガラスを焼結助剤とする低温焼成セラミックス材料を用いてスラリーを調整し、このスラリーをキャリアフィルム上に塗布して所定の厚みを有する複数枚のセラミックスグリーンシートを作製する。このとき、セラミックスグリーンシートの厚みは、後の工程(静水圧プレス工程および焼成工程)での収縮、および、内蔵するチップ型電子部品30のサイズや内蔵個数などを考慮して決定するのが好ましい。
First, a predetermined number of ceramic green sheets are produced using a slurry containing an LTCC material. Specifically, for example, the ceramic powder of the Al 2 O 3, using low-temperature co-fired ceramic material that the borosilicate glass as a sintering aid to prepare a slurry, predetermined and coating the slurry on a carrier film A plurality of ceramic green sheets having a thickness are produced. At this time, the thickness of the ceramic green sheet is preferably determined in consideration of shrinkage in the subsequent steps (hydrostatic pressure pressing step and firing step), the size and the number of built-in chip-type
次に、作製したセラミックスグリーンシートの所定領域に、必要に応じて、ビア導体13を形成するためのビアホールおよびチップ型電子部品30を配設するためのスルーホール11を形成する。具体的には、レーザ加工法を用いて、厚み方向に貫通する貫通孔を形成する。なお、貫通孔の形成は、レーザ加工法以外に、たとえば、パンチング、フォトリソグラフィ、ドリル加工法などを用いてもよい。そして、図7に示すように、第1層のセラミックスグリーンシート10aに、Ag粉末またはCu粉末を主成分とする導電性ペーストをスクリーン印刷し、所定のパターンを有する配線導体12を形成する。このとき、ビアホール内に導電性ペーストが充填されることによりビア導体13が形成される。
Next, a via hole for forming the via
次に、図8に示すように、第1層のセラミックスグリーンシート10a上に、第2層のセラミックスグリーンシート10aを積層する。そして、図9に示すように、第2層のセラミックスグリーンシート10aに設けられたスルーホール11内に、マウンターなどを用いてチップ型電子部品30を挿入(配設)する。このとき、チップ型電子部品30の一方の外部端子電極31が配線導体12(第1層のセラミックスグリーンシート10aに形成した配線導体12)と電気的に接続されるように、チップ型電子部品30をセラミックスグリーンシート10aの厚み方向(A方向)と平行に(縦方向)に挿入(配設)する。
Next, as shown in FIG. 8, the second ceramic
続いて、図7に示した方法と同様の方法を用いて、第2層のセラミックスグリーンシート10aに、導電性ペーストをスクリーン印刷し、所定のパターンを有する配線導体12を形成する。これにより、図10に示すように、配線導体12およびビア導体13が形成される。ここで、比較的大きなチップ型電子部品30を内蔵する場合には、複数のセラミックスグリーンシート10aに跨ってチップ型電子部品30を挿入する必要があるため、このようなチップ型電子部品30が挿入されるスルーホール11は、セラミックスグリーンシート10aが積層されて所定の深さになるまで、そのままの状態にしておく。
Subsequently, by using a method similar to the method shown in FIG. 7, a conductive paste is screen-printed on the second layer of the ceramic
次に、図11に示すように、第2層のセラミックスグリーンシート10a上に、第3層のセラミックスグリーンシート10aを積層する。このとき、比較的大きなチップ型電子部品30が配設されるスルーホール11は、複数層にわたって連続するように、上層側のセラミックスグリーンシート10aを位置合わせしながら積層する。そして、上記と同様に、スルーホール11内に、マウンターなどを用いてチップ型電子部品30を挿入する。このようにして、スルーホール11内にチップ型電子部品30が挿入された状態が図12に示されている。
Next, as shown in FIG. 11, the third ceramic
その後、図13に示すように、上記と同様にして、第3層のセラミックスグリーンシート10aに配線導体12およびビア導体13を形成する。これにより、未焼成のセラミックス積層体1aが形成される。
Then, as shown in FIG. 13, the
続いて、図14に示すように、積層されたセラミックスグリーンシート10aを密着させるために、静水圧プレス700によって、未焼成のセラミックス積層体1aを所定の温度(たとえば、約70℃)および所定の圧力(たとえば、10MPa〜100MPa)で加圧する。そして、図15に示すように、静水圧プレス700で加圧されたセラミックス積層体1aを所定の温度(たとえば、約850℃)で所定時間焼成する。
Subsequently, as shown in FIG. 14, in order to bring the laminated ceramic
ここで、複数のセラミックスグリーンシート10aを積層して焼成した場合、内部にチップ型電子部品30が内蔵されているため、セラミックスグリーンシート10aの厚みを調整した場合でも、セラミックス積層体1aにひずみが発生するおそれがある。セラミックス積層体1aのひずみは積層数が多い程大きくなるため、セラミックス積層体1aの積層数は、2層〜10層程度とするのが好ましい。また、最外層のセラミックスグリーンシート10aは、若干厚めに形成しておくとともに、最外層のセラミックスグリーンシート10aの配線導体12もその厚みが若干厚くなるように形成しておき、セラミックス積層体1aにひずみが生じた場合に、最外層のセラミックスグリーンシート10aの表面を研磨することによって、ひずみを除去する(表面を平坦にする)ようにするのが好ましい。これにより、部品内蔵セラミックス基板1の製造歩留の低下を抑制することが可能となる。
Here, when the plurality of ceramic
そして、上記のようにして、セラミックスグリーンシート10aと配線導体12(ビア導体13)とが同時焼成され、焼成されたセラミックス積層体1aが得られる。このときの焼成温度は、1000℃以下(約850℃)の比較的低い温度で焼成されているため、焼成時の熱によってセラミックス積層体1aに内蔵されたチップ型電子部品30の特性が変化するのが抑制される。また、上記セラミックス積層体1aは複数作製しておく。なお、上記の説明では、セラミックスグリーンシート10aの積層数を3層としたが、セラミックスグリーンシート10aの積層数は3層以外であってもよく、種々変更可能である。また、チップ型電子部品30および配線導体12のパターンなどは、目的に応じて、種々変更することができる。
And as mentioned above, the ceramic
続いて、図16に示すように、得られた複数のセラミックス積層体1aを順次積層する。このとき、下層側のセラミックス積層体1aと上層側のセラミックス積層体1aとは、半田21などによって互いに電気的に接続する。具体的には、所望の回路が得られるように、セラミックス積層体1aから露出されている配線導体12、ビア導体13またはチップ型電子部品30の外部端子電極31を半田21などで互いに接続する。
Subsequently, as shown in FIG. 16, the obtained plurality of
その後、図17に示すように、下層側のセラミックス積層体1aと上層側のセラミックス積層体1aとの隙間部分(境界部分)に、たとえば、エポキシ系樹脂にシリカなどのフィラーを混合した封止樹脂(樹脂材料)22を封入する。
Thereafter, as shown in FIG. 17, for example, a sealing resin in which a filler such as silica is mixed with an epoxy resin in a gap portion (boundary portion) between the
続いて、図18および図19に示すように、焼成後のセラミックス積層体1aを積層方向(A方向)と実質的に平行にダイシングソーなどを用いて切断する。このとき、切断面が部品内蔵セラミックス基板1の主面2となる。また、切断時の厚み(切断幅)を調整することによって、主面2から配線導体12の一部およびビア導体13の一部が露出される。このとき、ビアホールの形成位置を切断面側(主面側)にずらしておけば、切断によって、容易に、主面2からビア導体13の一部を露出させることができる。また、配線導体12を端面まで形成しておくことによって、部品内蔵セラミックス基板1の側端面(第2側端面4:図2参照)に、配線導体12の一部が露出される。
Subsequently, as shown in FIGS. 18 and 19, the fired
最後に、主面2上にパッド電極14を含む配線層を形成するとともに、側端面(第1側端面3および第2側端面4)に端子電極(第1端子電極15および第2端子電極16)を形成することにより、図1に示した本発明の第1実施形態による部品内蔵セラミックス基板1が形成される。なお、必要に応じて、配線層や端子電極等にメッキ処理などを行ってもよい。
Finally, a wiring layer including the
第1実施形態による部品内蔵セラミックス基板1の製造方法では、上記のように、焼成後のセラミックス積層体1aを所定の厚みで積層方向(A方向)と実質的に平行に切断することによって、設計自由度を高めることが可能な部品内蔵セラミックス基板1を製造することができる。
In the method for manufacturing the component-embedded
また、第1実施形態では、セラミックスグリーンシート10aにその厚み方向に貫通するスルーホール11を形成するとともに、そのスルーホール11内にチップ型電子部品30を縦方向に挿入(配設)することによって、容易に、チップ型電子部品30をセラミックス基板内に内蔵することができる。
In the first embodiment, the through
(第2実施形態)
図20は、本発明の第2実施形態による部品内蔵セラミックス基板を一部省略して示した斜視図である。次に、図20を参照して、本発明の第2実施形態による部品内蔵セラミックス基板100について説明する。
(Second Embodiment)
FIG. 20 is a perspective view showing a part-embedded ceramic substrate according to the second embodiment of the present invention with a part thereof omitted. Next, a component built-in
この第2実施形態による部品内蔵セラミックス基板100では、上記第1実施形態の構成において、複数のセラミックス部材10が、誘電率が異なる第1セラミックス部材110および透磁率が異なる第2セラミックス部材120を含んでいる。
In the component-embedded
この第1セラミックス部材110は、セラミックス材料(ガラスセラミックス材料)の組成系を変えることによって、他のセラミックス部材とは異なる所定の誘電率となるように形成されている。また、第2セラミックス部材120も、ガラスセラミックス材料(ガラスセラミックス材料)の組成系を変えることによって、他のセラミックス部材とは異なる所定の透磁率となるように形成されている。
The first
なお、上記第1セラミックス部材110および第2セラミックス部材120は、目的に応じて、部品内蔵セラミックス基板100の所定位置に配置される。また、第1セラミックス部材110および第2セラミックス部材120は、目的に応じて、単数または複数を適宜選択して用いることができる。さらに、第2実施形態による部品内蔵セラミックス基板100では、複数のセラミックス部材10が、第1セラミックス部材110および第2セラミックス部材120の両方を含むように構成してもよいし、いずれか一方を含むように構成してもよい。図20では、第1セラミックス部材110および第2セラミックス部材120の両方を含むように構成した例を示しているが、これに限定される意図ではない。
The first
第2実施形態のその他の構成は、上記第1実施形態と同様である。 Other configurations of the second embodiment are the same as those of the first embodiment.
また、上記第1セラミックス部材110および上記第2セラミックス部材120は、上記第1実施形態の製造方法において、セラミックスグリーンシートの組成系を変えることによって形成することができる。具体的には、たとえば、第1セラミックス部材110は、Al2O3+CaZrO3系を使用することにより形成することができる。また、第2セラミックス部材120は、NdTiO3系を使用することにより形成することができる。
The first
第2実施形態では、上記のように、複数のセラミックス部材10を、少なくとも、誘電率が異なる第1セラミックス部材110および透磁率が異なる第2セラミックス部材120のいずれか一方を含むように構成することによって、チップ型電子部品30および配線導体12(配線部)を用いて回路を構成した際に、容易に、浮遊容量の低減、インダクタンスの調整等を行うことができる。これにより、周波数特性などを向上させることができるので、設計自由度を高めながら、より高機能化を図ることができる。
In the second embodiment, as described above, the plurality of
また、第2実施形態では、短冊状に形成されたセラミックス部材10を連結することによって板状に構成するとともに、セラミックス部材10の一部を、誘電率が異なる第1セラミックス部材110とすることによって、たとえば、第1セラミックス部材110に内蔵(配設)されたチップ型電子部品30のみを用いて回路を構成することができる。すなわち、第1セラミックス部材110以外の部分を介さずに回路を構成することができる。たとえば、積層構造を有するセラミックス多層基板の場合には、一部の層に誘電率が異なる層を設けたとしても、主面上に実装される表面実装部品と電気的に接続するためには、ビア導体などによって、誘電率が異なる層以外の層(上層)を介して電気的に接続しなければならない。このため、誘電率の異なる層のみを用いて回路を構成することは非常に困難になる。その一方、上記した第2実施形態の構成では、他のセラミックス部材を介することなく、第1セラミックス部材110に配設されたチップ型電子部品30と表示実装部品とを電気的に接続することができる。なお、第2セラミックス部材120についても、上記第1セラミックス部材110と同様、第2セラミックス部材120以外の部分を介さずに回路を構成することができる。したがって、これによっても、設計自由度を高めることができるとともに、容易に、部品内蔵セラミックス基板100の高機能化を図ることができる。
Moreover, in 2nd Embodiment, while connecting the
また、第2実施形態では、短冊状に形成されたセラミックス部材10を連結することによって板状に構成するとともに、セラミックス部材10の一部を、誘電率が異なる第1セラミックス部材110とすることによって、容易に、表面実装部品を、透磁率や誘電率の異なるセラミックス部材を跨いで、所望のチップ型電子部品30との電気的な接続を行うことができる。
Moreover, in 2nd Embodiment, while connecting the
第2実施形態のその他の効果は、上記第1実施形態と同様である。 Other effects of the second embodiment are the same as those of the first embodiment.
(第3実施形態)
図21は、本発明の第3実施形態による部品内蔵セラミックス基板を一部省略して示した斜視図である。図22は、本発明の第3実施形態による部品内蔵セラミックス基板の平断面図である。図23は、本発明の第3実施形態による部品内蔵セラミックス基板のインダクタ素子を説明するための断面図である。次に、図21〜図23を参照して、本発明の第3実施形態による部品内蔵セラミックス基板200の構造について説明する。
(Third embodiment)
FIG. 21 is a perspective view showing a part-embedded ceramic substrate according to a third embodiment of the present invention with a part thereof omitted. FIG. 22 is a plan sectional view of a component-embedded ceramic substrate according to the third embodiment of the present invention. FIG. 23 is a cross-sectional view for explaining an inductor element of a component built-in ceramic substrate according to a third embodiment of the present invention. Next, the structure of the component-embedded
この第3実施形態による部品内蔵セラミックス基板200では、上記第1および第2実施形態のチップ型電子部品に代えて、セラミックス部材10と同時焼成によって形成された電子部品230が内蔵されている。具体的には、図21および図22に示すように、セラミックス部材10に設けられたスルーホール11内に電子部品230を構成する部品材料(構成材料)240が充填され、この部品材料240が焼成されることによってセラミックス部材10内に電子部品230が形成されている。なお、電子部品230は、本発明の「受動部品」の一例である。
In the component-embedded
また、セラミックス部材10の連結部分(界面部分)には、上記第1および第2実施形態と同様、配線導体12が形成されている。この配線導体12は、その一部がスルーホール11の開口端を覆うように形成されており、これによって、スルーホール11内の部品材料240と電気的に接続されている。なお、配線導体12の開口端を覆っている部分は、電子部品230の外部端子電極としての機能を兼ねている。
Moreover, the
また、上記電子部品230は、抵抗素子(R)、インダクタ素子(L)、および、コンデンサ素子(C)を含んでおり、これらの電子部品230が配線導体12と電気的に接続されることにより、回路が形成されている。具体的には、電子部品230と配線導体12とにより、ローパスフィルタ(LPF)やハイパスフィルタ(HPF)などのフィルタ回路(たとえば、RCフィルタ、LCフィルタ、LRフィルタ)が形成されている。
The
抵抗素子としての機能を有する電子部品230は、スルーホール11内に抵抗体ペースト241が充填された後、焼成されることによって形成されている。すなわち、部品材料240として、抵抗体ペースト241が用いられる。抵抗体ペースト241としては、抵抗素子に一般的に用いられるものを使用することができる。たとえば、酸化ルテリウム(RuO2)などの金属酸化物とガラスを混合した抵抗ペースト材料などを用いることができる。なお、抵抗体ペースト241は、本発明の「抵抗材料」の一例である。
The
インダクタ素子としての機能を有する電子部品230は、図23に示すように、スルーホール11内に、フェライト粉末を含むフェライトペースト242を半充填した後、さらに、Agペースト243を充填し、その後、焼成されることによって形成されている。すなわち、部品材料240として、フェライトペースト242およびAgペースト243が用いられる。なお、フェライトペースト242およびAgペースト243は、本発明の「インダクタ材料」の一例である。
As shown in FIG. 23, in the
コンデンサ素子としての機能を有する電子部品230は、スルーホール11内に誘電体ペースト244が充填された後、焼成されることによって形成されている。誘電体ペースト244としては、LTCC材料と同時焼成可能な誘電体ペーストであれば、コンデンサ素子に一般的に用いられるものを使用することができる。なお、誘電体ペースト244は、本発明の「コンデンサ材料」の一例である。
The
第3実施形態のその他の構成は、上記第1実施形態と同様である。 Other configurations of the third embodiment are the same as those of the first embodiment.
第3実施形態では、上記のように、スルーホール11内に部品材料240を充填した後、セラミックス部材10と同時焼成することにより電子部品230を形成することによって、セラミックス基板内に容易に電子部品230を内蔵することができる。
In the third embodiment, as described above, after filling the through
第3実施形態のその他の効果は、上記第1実施形態と同様である。 Other effects of the third embodiment are the same as those of the first embodiment.
図24〜図33は、本発明の第3実施形態による部品内蔵セラミックス基板の製造方法を説明するための断面図である。次に、図18、図19、図21および図24〜図33を参照して、本発明の第3実施形態による部品内蔵セラミックス基板200の製造方法について説明する。
24 to 33 are cross-sectional views for explaining a method of manufacturing a component-embedded ceramic substrate according to the third embodiment of the present invention. Next, with reference to FIG. 18, FIG. 19, FIG. 21 and FIGS. 24 to 33, a method of manufacturing the component-embedded
まず、上記第1実施形態と同様、LTCC材料を含むスラリーを用いて、セラミックスグリーンシートを所定枚数作製する。 First, as in the first embodiment, a predetermined number of ceramic green sheets are produced using a slurry containing an LTCC material.
次に、上記第1実施形態と同様、作製したセラミックスグリーンシート10aの所定領域に、必要に応じて、ビア導体13を形成するためのビアホールおよび電子部品230を形成するためのスルーホール11を形成する。そして、図24に示すように、第1層のセラミックスグリーンシート10aに、Ag粉末またはCu粉末を主成分とする導電性ペーストをスクリーン印刷し、所定のパターンを有する配線導体12を形成する。このとき、ビアホール内に導電性ペーストが充填されることによりビア導体13が形成される。
Next, as in the first embodiment, a via hole for forming the via
次に、図25に示すように、第1層のセラミックスグリーンシート10a上に、第2層のセラミックスグリーンシート10aを積層する。なお、第2層のセラミックスグリーンシート10aのスルーホール11内には、予め、部品材料240を充填しておく。このとき、第2層のセラミックスグリーンシート10aのスルーホール11は、第1層のセラミックスグリーンシート10aの配線導体12上に位置するように配設されており、セラミックスグリーンシート10aを積層することにより、スルーホール11内の部品材料240と配線導体12とが接する。なお、図25では、第2層のセラミックスグリーンシート10aのスルーホール11内に、誘電体ペースト244および抵抗体ペースト241を充填した例を示している。
Next, as shown in FIG. 25, the second ceramic
続いて、図24に示した方法と同様の方法を用いて、第2層のセラミックスグリーンシート10aに、導電性ペーストをスクリーン印刷し、所定のパターンを有する配線導体12を形成する。これにより、図26に示すように、配線導体12およびビア導体13が形成される。ここで、比較的大きな電子部品230を形成する場合には、複数のセラミックスグリーンシート10aに跨って電子部品230を形成する必要があるため、このような電子部品230を形成するためのスルーホール11は、セラミックスグリーンシート10aが積層されて所定の深さになるまで、そのままの状態(部品材料240が充填されていない状態)にしておく。
Subsequently, using a method similar to the method shown in FIG. 24, the conductive paste is screen-printed on the second ceramic
次に、図27に示すように、第2層のセラミックスグリーンシート10a上に、第3層のセラミックスグリーンシート10aを積層する。このとき、比較的大きな電子部品230を形成するためのスルーホール11は、複数層にわたって連続するように、上層側のセラミックスグリーンシート10aを位置合わせしながら積層する。そして、積層することによって形成されたスルーホール11内に、部品材料240を充填する。なお、図27では、第2層および第3層のセラミックスグリーンシート10aのスルーホール11内に、インダクタ素子を構成するための部品材料240を充填した例を示している。
Next, as shown in FIG. 27, the third ceramic
ここで、インダクタ素子として機能する電子部品230を形成するためには、まず、図28に示すように、スルーホール11内にフェライト粉末を含むフェライトペースト242を充填する。次に、充填したフェライトペースト242を乾燥させることによって、充填したフェライトペースト242を収縮させる。これにより、図29に示すように、フェライトペースト242の中央部に貫通穴242aが形成される。その後、フェライトペースト242に形成された貫通穴242a内にAgペースト243を充填する。このAgペースト243は、乾燥による収縮を抑制するために、フレーク状のAg粉末を含むAgペーストを用いるのが好ましい。
Here, in order to form the
続いて、図31に示すように、上記と同様にして、第3層のセラミックスグリーンシート10aに配線導体12およびビア導体13を形成する。これにより、未焼成のセラミックス積層体200aが形成される。
Subsequently, as shown in FIG. 31, the
そして、積層されたセラミックスグリーンシート10aを密着させるためプレス加工を行った後、所定の温度(たとえば、約850℃)で所定時間焼成する。なお、プレス加工は、静水圧プレスまたは油圧プレスのいずれの方法で行ってもよい。これにより、セラミックスグリーンシート10aと配線導体12(ビア導体13)とが同時焼成されて、焼成されたセラミックス積層体200aが得られる。また、上記セラミックス積層体200aは複数作製しておく。なお、上記の説明では、セラミックスグリーンシート10aの積層数を3層としたが、セラミックスグリーンシート10aの積層数は3層以外であってもよく、種々変更可能である。また、電子部品230および配線導体12のパターンなどは、目的に応じて、種々変更することができる。
Then, after pressing the laminated ceramic
その後、図33に示すように、得られた複数のセラミックス積層体200aを順次積層する。このとき、上記第1実施形態と同様、下層側のセラミックス積層体200aと上層側のセラミックス積層体200aとは、半田21などによって互いに電気的に接続する。また、下層側のセラミックス積層体200aと上層側のセラミックス積層体200aとの隙間部分(境界部分)に、たとえば、エポキシ系樹脂にシリカなどのフィラーを混合した封止樹脂(樹脂材料)22を封入する。
Thereafter, as shown in FIG. 33, the obtained plurality of
続いて、図18および図19に示した第1実施形態による方法と同様の方法を用いて、焼成後のセラミックス積層体200aを積層方向(A方向)と実質的に平行に切断する。このとき、切断時の厚み(切断幅)を調整することによって、電子部品230(部品材料240)が分断されるようにセラミックス積層体200aを切断してもよい。これにより、内蔵される電子部品230の性能(抵抗値など)を調節することができる。
Subsequently, the fired
最後に、上記第1実施形態と同様、主面2上にパッド電極を含む配線層を形成するとともに、側端面に端子電極を形成する。これにより、図21に示した本発明の第3実施形態による部品内蔵セラミックス基板200が形成される。なお、必要に応じて、配線層や端子電極等にメッキ処理などを行ってもよい。
Finally, as in the first embodiment, a wiring layer including a pad electrode is formed on the
第3実施形態の製造方法のその他の効果は、上記第1実施形態と同様である。 Other effects of the manufacturing method of the third embodiment are the same as those of the first embodiment.
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記第1〜第3実施形態では、抵抗素子、コンデンサ素子およびインダクタ素子を内蔵した例を示したが、本発明はこれに限らず、目的に応じて、抵抗素子、コンデンサ素子およびインダクタ素子のいずれかの素子のみを内蔵してもよい。また、目的に応じて、抵抗素子、コンデンサ素子およびインダクタ素子の中から適宜選択して用いるようにしてもよい。このとき、抵抗素子、コンデンサ素子およびインダクタ素子は、それぞれ、単数または複数を適宜選択して用いることができる。 For example, in the first to third embodiments, the example in which the resistor element, the capacitor element, and the inductor element are incorporated has been described. However, the present invention is not limited to this, and the resistor element, the capacitor element, and the inductor element are used depending on the purpose. Only one of these elements may be incorporated. Further, depending on the purpose, a resistor element, a capacitor element, and an inductor element may be appropriately selected and used. At this time, each of the resistance element, the capacitor element, and the inductor element can be appropriately selected from one or more.
また、上記第1〜第3実施形態では、電子部品(受動部品)によってフィルタ回路を構成した例を示したが、本発明はこれに限らず、フィルタ回路以外の回路を構成してもよい。また、主面上に実装される表面実装部品と内蔵されている電子部品との接続により回路が構成されるようにしてもよい。なお、電子部品の内蔵位置および配線導体のパターンなどは、目的とする機能および性能を得るために適宜変更することができる。 Moreover, although the example which comprised the filter circuit by the electronic component (passive component) was shown in the said 1st-3rd embodiment, this invention is not limited to this, You may comprise circuits other than a filter circuit. Further, the circuit may be configured by connecting a surface-mounted component mounted on the main surface and a built-in electronic component. Note that the built-in position of the electronic component, the pattern of the wiring conductor, and the like can be changed as appropriate in order to obtain the intended function and performance.
また、上記第1〜第3実施形態では、部品内蔵セラミックス基板内にビア導体を設けた例を示したが、本発明はこれに限らず、目的に応じて、ビア導体を設けない構成にしてもよい。 Moreover, although the example which provided the via conductor in the component built-in ceramic substrate was shown in the said 1st-3rd embodiment, this invention is not restricted to this, It is set as the structure which does not provide a via conductor according to the objective. Also good.
また、上記第1〜第3実施形態では、部品内蔵セラミックス基板の第1側端面および第2側端面の各々に、端子電極(第1端子電極および第2端子電極)を形成した例を示したが、本発明はこれに限らず、第1側端面および第2側端面のいずれか一方にのみ端子電極を形成するようにしてもよい。 Moreover, in the said 1st-3rd embodiment, the example which formed the terminal electrode (a 1st terminal electrode and a 2nd terminal electrode) in each of the 1st side end surface of a component built-in ceramic substrate and the 2nd side end surface was shown. However, the present invention is not limited to this, and the terminal electrode may be formed only on one of the first side end face and the second side end face.
また、上記第1〜第3実施形態では、一対の第1側端面の両方に、端子電極(第1端子電極)を形成した例を示したが、本発明はこれに限らず、一対の第1側端面のいずれか一方にのみ、端子電極を形成するようにしてもよい。また、一対の第2側端面の両方に、端子電極(第2端子電極)を形成した例を示したが、本発明はこれに限らず、一対の第2側端面のいずれか一方にのみ、端子電極を形成するようにしてもよい。 Moreover, although the example which formed the terminal electrode (1st terminal electrode) in both of a pair of 1st side end surface was shown in the said 1st-3rd embodiment, this invention is not limited to this, A pair of 1st You may make it form a terminal electrode only in either one of 1 side end surfaces. Moreover, although the example which formed the terminal electrode (2nd terminal electrode) in both of a pair of 2nd side end surfaces was shown, this invention is not restricted to this, Only in any one of a pair of 2nd side end surfaces, A terminal electrode may be formed.
なお、上記第1〜第3実施形態において、セラミックス部材の連結数およびセラミックス部材の寸法などは、目的に応じて適宜変更することができる。また、主面上に形成される配線層のパターンも目的に応じて適宜変更することができる。 In the first to third embodiments, the number of connected ceramic members, the dimensions of the ceramic members, and the like can be appropriately changed according to the purpose. Also, the pattern of the wiring layer formed on the main surface can be changed as appropriate according to the purpose.
また、上記第1〜第3実施形態では、3つのセラミックス部材群が連結された例を示したが、本発明はこれに限らず、セラミックス部材群の連結数も目的に応じて適宜変更することができる。なお、複数のセラミックス部材群を連結して1つの部品内蔵セラミックス基板を形成する以外に、1つ(単数)のセラミックス部材群で部品内蔵セラミックス基板を形成してもよい。 In the first to third embodiments, an example in which three ceramic member groups are connected has been described. However, the present invention is not limited to this, and the number of connected ceramic member groups may be appropriately changed according to the purpose. Can do. In addition to connecting a plurality of ceramic member groups to form one component built-in ceramic substrate, the component built-in ceramic substrate may be formed by one (single) ceramic member group.
また、上記第1〜第3実施形態では、ダイシングソーを用いて、セラミックス積層体を切断した例を示したが、本発明はこれに限らず、セラミックス積層体の切断は、ダイシングソー以外のレーザ加工法などを用いて行ってもよい。 Moreover, although the example which cut | disconnected the ceramic laminated body using the dicing saw was shown in the said 1st-3rd embodiment, this invention is not limited to this, The cutting | disconnection of a ceramic laminated body is a laser other than a dicing saw. You may carry out using a processing method.
また、上記第1〜第3実施形態では、主面上に、電子部品として、フリップチップICやベアチップICなどの半導体集積回路素子、および、抵抗素子、インダクタ素子、コンデンサ素子などの受動素子が実装された例を示したが、本発明はこれに限らず、主面上にトランジスタなどの能動素子が実装可能に構成してもよい。 In the first to third embodiments, a semiconductor integrated circuit element such as a flip chip IC or a bare chip IC and a passive element such as a resistance element, an inductor element, and a capacitor element are mounted on the main surface as electronic components. However, the present invention is not limited to this, and an active element such as a transistor may be mounted on the main surface.
また、上記第1〜第3実施形態では、配線導体およびビア導体を、AgまたはCuから構成した例を示したが、本発明はこれに限らず、AgまたはCu以外のたとえばAuやAgPdなどから配線導体およびビア導体を構成してもよい。 In the first to third embodiments, the wiring conductor and the via conductor are made of Ag or Cu. However, the present invention is not limited to this. For example, Au or AgPd other than Ag or Cu is used. You may comprise a wiring conductor and a via conductor.
また、上記第1および第2実施形態では、抵抗素子、コンデンサ素子およびコンダクタ素子からなるチップ型電子部品を用いた例を示したが、本発明はこれに限らず、フィルタ、バラン、カップラなどのチップ型電子部品を用いてもよい。 In the first and second embodiments, the example using the chip-type electronic component including the resistance element, the capacitor element, and the conductor element is shown. However, the present invention is not limited to this, and the filter, the balun, the coupler, and the like A chip-type electronic component may be used.
また、上記第2実施形態では、上記第1実施形態の部品内蔵セラミックス基板の構成において、複数のセラミックス部材が誘電率の異なる第1セラミックス部材および透磁率の異なる第2セラミックス部材の少なくとも一方を含むように構成した例を示したが、本発明はこれに限らず、上記第3実施形態の部品内蔵セラミックス基板の構成において、複数のセラミックス部材が誘電率の異なる第1セラミックス部材および透磁率の異なる第2セラミックス部材の少なくとも一方を含むように構成してもよい。 In the second embodiment, in the configuration of the component-embedded ceramic substrate of the first embodiment, the plurality of ceramic members include at least one of a first ceramic member having a different dielectric constant and a second ceramic member having a different magnetic permeability. Although the present invention is not limited to this, the present invention is not limited to this, and in the configuration of the component-embedded ceramic substrate of the third embodiment, the plurality of ceramic members are different in the first ceramic member having a different dielectric constant and the permeability. You may comprise so that at least one of the 2nd ceramic member may be included.
1、100、200 部品内蔵セラミックス基板
1a、200a セラミックス積層体
2 主面
3 第1側端面
4 第2側端面
10 セラミックス部材
10a セラミックスグリーンシート
11 スルーホール(穴部)
12 配線導体
13 ビア導体
14 パッド電極
15 第1端子電極
16 第2端子電極
20 セラミックス部材群
21 半田
22 封止樹脂(樹脂材料)
30 チップ型電子部品(電子部品、受動部品)
230 電子部品(受動部品)
110 第1セラミックス部材
120 第2セラミックス部材
240 部品材料(構成材料)
241 抵抗体ペースト(抵抗材料)
242 フェライトペースト(インダクタ材料)
243 Agペースト(インダクタ材料)
244 誘電体ペースト(コンデンサ材料)
DESCRIPTION OF SYMBOLS 1,100,200 Component built-in
12
30 Chip-type electronic components (electronic components, passive components)
230 Electronic components (passive components)
110 First
241 Resistor paste (resistive material)
242 Ferrite paste (inductor material)
243 Ag paste (inductor material)
244 Dielectric paste (capacitor material)
Claims (20)
前記複数のセラミックス部材の少なくとも一部に形成された穴部と、
前記セラミックス部材の前記穴部内に配設されることによって前記セラミックス部材に内蔵された電子部品と、
前記セラミックス部材に設けられ、前記電子部品と電気的に接続された配線導体を含む配線部とを備え、
前記複数のセラミックス部材は、前記第1方向と交差する第2方向に連結されることによって、板状に構成されているとともに、前記板状に構成された複数のセラミックス部材は、前記第1方向および前記第2方向に沿う主面を有し、
前記穴部が前記セラミックス部材の所定部分に、前記第2方向に沿って延びるように設けられることにより、前記電子部品が、前記セラミックス部材内部に前記主面に対して実質的に平行に配設されており、
前記配線導体は、その一部が前記主面から露出されていることを特徴とする、部品内蔵セラミックス基板。 A plurality of ceramic members formed in a strip shape extending in the first direction;
A hole formed in at least a part of the plurality of ceramic members;
An electronic component built in the ceramic member by being disposed in the hole of the ceramic member;
A wiring portion provided on the ceramic member and including a wiring conductor electrically connected to the electronic component;
The plurality of ceramic members are configured in a plate shape by being connected in a second direction intersecting the first direction, and the plurality of ceramic members configured in the plate shape are configured in the first direction. And having a main surface along the second direction,
The hole is provided in a predetermined portion of the ceramic member so as to extend along the second direction, whereby the electronic component is disposed substantially parallel to the main surface inside the ceramic member. Has been
A part of the wiring conductor is exposed from the main surface. A ceramic substrate with a built-in component.
前記複数の電子部品は、それぞれ、受動部品から構成されており、
前記複数の受動部品は、それぞれ、抵抗素子、インダクタ素子、および、コンデンサ素子のいずれかから構成されていることを特徴とする、請求項1〜3のいずれか1項に記載の部品内蔵セラミックス基板。 The ceramic member contains a plurality of the electronic components,
Each of the plurality of electronic components is composed of passive components,
4. The component-embedded ceramic substrate according to claim 1, wherein each of the plurality of passive components includes any one of a resistance element, an inductor element, and a capacitor element. .
前記複数のセラミックス部材群が互いに連結されることによって、前記複数のセラミックス部材が板状に構成されていることを特徴とする、請求項1〜7のいずれか1項に記載の部品内蔵セラミックス基板。 Including a plurality of ceramic member groups having a plurality of ceramic members connected to each other by firing;
The component built-in ceramic substrate according to claim 1, wherein the plurality of ceramic members are configured in a plate shape by connecting the plurality of ceramic member groups to each other. .
前記第1側端面および前記第2側端面には、それぞれ、第1端子電極および第2端子電極が設けられており、
前記第1端子電極を用いる場合と前記第2端子電極を用いる場合とで、異なる機能または異なる性能を発揮するように、前記電子部品と前記配線部とが接続されていることを特徴とする、請求項1〜11のいずれか1項に記載の部品内蔵セラミックス基板。 The plate-shaped ceramic member has a first side end surface along the first direction and a second side end surface along the second direction,
A first terminal electrode and a second terminal electrode are provided on the first side end face and the second side end face, respectively.
In the case of using the first terminal electrode and the case of using the second terminal electrode, the electronic component and the wiring portion are connected so as to exhibit different functions or different performances, The component-embedded ceramic substrate according to any one of claims 1 to 11.
前記穴部内に電子部品を配設する工程と、
前記複数のセラミックスグリーンシートの少なくとも一部に、所定のパターンを有する配線導体を含む配線部を形成する工程と、
前記複数のセラミックスグリーンシートを積層することによって、未焼成のセラミックス積層体を形成する工程と、
前記未焼成のセラミックス積層体を所定の温度で焼成する工程と、
焼成後の前記セラミックス積層体を所定の厚みで積層方向と実質的に平行に切断する工程とを備えることを特徴とする、部品内蔵セラミックス基板の製造方法。 Forming a hole penetrating in the thickness direction in at least a part of the plurality of ceramic green sheets;
Disposing an electronic component in the hole; and
Forming a wiring portion including a wiring conductor having a predetermined pattern on at least a part of the plurality of ceramic green sheets;
Forming a green ceramic laminate by laminating the plurality of ceramic green sheets;
Firing the unfired ceramic laminate at a predetermined temperature;
And a step of cutting the fired ceramic laminate with a predetermined thickness substantially parallel to the lamination direction.
前記配線部を形成する工程は、前記ビアホール内に導体ペーストを充填することによって、ビア導体を形成する工程を含むことを特徴とする、請求項15に記載の部品内蔵セラミックス基板の製造方法。 Further comprising a step of forming a via hole in at least a part of the plurality of ceramic green sheets,
16. The method for manufacturing a component-embedded ceramic substrate according to claim 15, wherein the step of forming the wiring portion includes a step of forming a via conductor by filling the via hole with a conductive paste.
前記セラミックス積層体を焼成する工程に先立って、未焼成のセラミックス積層体を静水圧プレスにより加圧する工程を備えることを特徴とする、請求項15または16に記載の部品内蔵セラミックス基板の製造方法。 The electronic component is a chip-type electronic component,
The method for producing a component-embedded ceramic substrate according to claim 15 or 16, further comprising a step of pressing the unfired ceramic laminate with an isostatic press prior to the step of firing the ceramic laminate.
前記穴部内に充填された前記構成材料が、前記セラミックス積層体と同時焼成されることによって、前記電子部品が形成されることを特徴とする、請求項15または16に記載の部品内蔵セラミックス基板の製造方法。 The step of disposing the electronic component in the hole includes filling the hole with a constituent material constituting the electronic component,
17. The component built-in ceramic substrate according to claim 15, wherein the electronic component is formed by simultaneously firing the constituent material filled in the hole portion with the ceramic laminate. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008174097A JP5207854B2 (en) | 2008-07-03 | 2008-07-03 | Component built-in ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008174097A JP5207854B2 (en) | 2008-07-03 | 2008-07-03 | Component built-in ceramic substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016141A true JP2010016141A (en) | 2010-01-21 |
JP5207854B2 JP5207854B2 (en) | 2013-06-12 |
Family
ID=41701988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008174097A Active JP5207854B2 (en) | 2008-07-03 | 2008-07-03 | Component built-in ceramic substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207854B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199367A (en) * | 2011-03-22 | 2012-10-18 | Seiko Epson Corp | Manufacturing method of wiring board, manufacturing method of electronic component, wiring board, and electronic component |
JPWO2018179538A1 (en) * | 2017-03-29 | 2019-11-07 | 株式会社村田製作所 | Power module and method for manufacturing power module |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4945132B2 (en) * | 2006-01-11 | 2012-06-06 | 蒟蒻屋本舗株式会社 | Manufacturing method of konjac fluid material |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060767A (en) * | 1999-06-16 | 2001-03-06 | Murata Mfg Co Ltd | Method for manufacturing ceramic board and unfired ceramic board |
JP2002271038A (en) * | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | Composite multilayer board, its manufacturing method and electronic component |
-
2008
- 2008-07-03 JP JP2008174097A patent/JP5207854B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060767A (en) * | 1999-06-16 | 2001-03-06 | Murata Mfg Co Ltd | Method for manufacturing ceramic board and unfired ceramic board |
JP2002271038A (en) * | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | Composite multilayer board, its manufacturing method and electronic component |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199367A (en) * | 2011-03-22 | 2012-10-18 | Seiko Epson Corp | Manufacturing method of wiring board, manufacturing method of electronic component, wiring board, and electronic component |
JPWO2018179538A1 (en) * | 2017-03-29 | 2019-11-07 | 株式会社村田製作所 | Power module and method for manufacturing power module |
Also Published As
Publication number | Publication date |
---|---|
JP5207854B2 (en) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10141116B2 (en) | Composite electronic component and resistor device | |
JP3928665B2 (en) | Chip-type electronic component built-in multilayer substrate and method for manufacturing the same | |
KR101811370B1 (en) | Composite electronic component and resistance element | |
JPWO2005067359A1 (en) | Ceramic multilayer substrate | |
KR101815443B1 (en) | Composite electronic component and resistance element | |
KR101815442B1 (en) | Composite electronic component and resistance element | |
JP4821302B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP4277275B2 (en) | Ceramic multilayer substrate and high frequency electronic components | |
US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
JP5842859B2 (en) | Multilayer wiring board and module having the same | |
JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
JP5207854B2 (en) | Component built-in ceramic substrate and manufacturing method thereof | |
JP5958454B2 (en) | Built-in module | |
WO2013141339A1 (en) | Multilayer wiring board and method for manufacturing same | |
JP4765330B2 (en) | MULTILAYER WIRING BOARD HAVING MULTILAYER ELECTRONIC COMPONENT AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD | |
JP6128209B2 (en) | MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD | |
JP2002271038A (en) | Composite multilayer board, its manufacturing method and electronic component | |
JP4501524B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP2005005664A (en) | Ceramic package and its manufacturing method | |
JP5838978B2 (en) | Ceramic laminated parts | |
JP2012146940A (en) | Electronic component and electronic device | |
JP2009027044A (en) | Multi-layer capacitor and wiring board with built-in capacitor | |
JP2009147160A (en) | Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same | |
KR20090100916A (en) | Multilayer substrate for high reliability and method for producing the same | |
JP2003347160A (en) | Multiple capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |