JP2012199367A - Manufacturing method of wiring board, manufacturing method of electronic component, wiring board, and electronic component - Google Patents

Manufacturing method of wiring board, manufacturing method of electronic component, wiring board, and electronic component Download PDF

Info

Publication number
JP2012199367A
JP2012199367A JP2011062185A JP2011062185A JP2012199367A JP 2012199367 A JP2012199367 A JP 2012199367A JP 2011062185 A JP2011062185 A JP 2011062185A JP 2011062185 A JP2011062185 A JP 2011062185A JP 2012199367 A JP2012199367 A JP 2012199367A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
layers
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011062185A
Other languages
Japanese (ja)
Other versions
JP5772114B2 (en
Inventor
Naoki Komukai
直樹 小向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011062185A priority Critical patent/JP5772114B2/en
Publication of JP2012199367A publication Critical patent/JP2012199367A/en
Application granted granted Critical
Publication of JP5772114B2 publication Critical patent/JP5772114B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a technique capable of making wiring formed on a wiring board much finer.SOLUTION: A manufacturing method of a wiring board includes: a laminate formation step of forming a laminate containing an insulating layer or a conductive layer by laminating a plurality of layers formed by at least either of the insulating layer and the conductive layer; and a cutting step of cutting the laminate formed by the laminate formation step along a surface intersecting with the plurality of layers.

Description

本発明は、電子素子を実装する配線基板の製造方法、電子部品の製造方法、配線基板および電子部品に関する。   The present invention relates to a method for manufacturing a wiring board on which an electronic element is mounted, a method for manufacturing an electronic component, a wiring board, and an electronic component.

従来、電子機器の小型化、高集積化および薄型化等を図るため、配線基板に形成する配線の微細化が進められている。
例えば、特許文献1には、インクジェット法を用いて配線基板上に配線パターンを形成する際に、多孔膜部材に導電性材料を含む液滴を吐出することにより、吐出された液滴の広がりを防止して、配線をより微細化することが記載されている。
また、インクジェット法と同様に、配線の微細化を実現可能な技術として、セミアディティブ法が用いられることもあり、この場合、スパッタリング等によって金属薄膜を形成した後、銅をメッキアップすることによって配線パターンが形成される。
2. Description of the Related Art Conventionally, miniaturization of wiring formed on a wiring board has been promoted in order to reduce the size, integration, and thickness of electronic devices.
For example, in Patent Document 1, when a wiring pattern is formed on a wiring substrate using an inkjet method, a droplet containing a conductive material is discharged to a porous film member, thereby spreading the discharged droplet. It is described that the wiring is further miniaturized.
Similarly to the ink jet method, a semi-additive method may be used as a technique capable of miniaturizing the wiring. In this case, after forming a metal thin film by sputtering or the like, wiring is performed by plating up copper. A pattern is formed.

特開2010−34526号公報JP 2010-34526 A

しかしながら、インクジェット法あるいはセミアディティブ法等を用いた配線基板の製造方法においては、電子機器のさらなる小型化等を図る上で、形成される配線の微細化が十分なものではなかった。即ち、これらの方法では、形成される配線の幅として、現在のところ20μmを実現しつつある状況である。
そのため、電子機器のさらなる小型化等を図るためには、配線をより微細化することが望まれる。
本発明の課題は、配線基板に形成する配線をより微細化できる技術を提供することである。
However, in the method for manufacturing a wiring board using the ink jet method or the semi-additive method, the wiring formed is not sufficiently miniaturized in order to further reduce the size of the electronic device. That is, in these methods, the width of the wiring to be formed is currently achieving 20 μm.
Therefore, in order to further reduce the size of the electronic device, it is desired to make the wiring finer.
An object of the present invention is to provide a technique capable of further miniaturizing a wiring formed on a wiring board.

以上の課題を解決するため、本発明の一態様に係る配線基板の製造方法は、
絶縁層と導電層との少なくともいずれかによって形成した層を複数積層させて前記絶縁層および前記導電層を含む積層体を形成する積層体形成工程と、前記積層体形成工程において形成した前記積層体を、複数の前記層と交差する面に沿って切断する切断工程と、を含むことを特徴とする。
このような方法により、積層した絶縁層および導電層からなる積層体を複数の層と交差する方向に沿って切断することにより、配線基板が得られる。
そのため、目的とする配線の幅を絶縁層および導電層の厚さによって容易に実現することができる。
したがって、配線基板に形成する配線をより微細化することが可能となる。
In order to solve the above problems, a method for manufacturing a wiring board according to an aspect of the present invention includes:
A laminate forming step of forming a laminate including the insulating layer and the conductive layer by laminating a plurality of layers formed by at least one of an insulating layer and a conductive layer, and the laminate formed in the laminate forming step Cutting along a plane intersecting the plurality of layers.
By such a method, a wiring board is obtained by cutting a laminated body including laminated insulating layers and conductive layers along a direction intersecting with a plurality of layers.
Therefore, the target wiring width can be easily realized by the thickness of the insulating layer and the conductive layer.
Therefore, the wiring formed on the wiring board can be further miniaturized.

また、本発明の他の態様に係る配線基板の製造方法は、
前記積層体形成工程において、少なくとも1つの前記層を前記絶縁層からなる部分と前記導電層からなる部分とによって形成することを特徴とする。
このような方法により、目的とする配線のパターンを、積層体を構成する層の形状によって容易に実現することができる。
In addition, a method for manufacturing a wiring board according to another aspect of the present invention includes:
In the stacked body forming step, at least one of the layers is formed by a portion made of the insulating layer and a portion made of the conductive layer.
By such a method, a desired wiring pattern can be easily realized by the shape of the layers constituting the laminate.

また、本発明の他の態様に係る配線基板の製造方法は、
前記積層体形成工程において、前記複数の層をインクジェット法によって形成することを特徴とする。
このような方法により、ノズルの切り替えによって導電層と絶縁層とを形成することができるため、積層体を形成することが容易となる。
In addition, a method for manufacturing a wiring board according to another aspect of the present invention includes:
In the stacked body forming step, the plurality of layers are formed by an inkjet method.
By such a method, the conductive layer and the insulating layer can be formed by switching the nozzles, so that it is easy to form a stacked body.

本発明の一態様に係る電子部品の製造方法は、
絶縁層と導電層との少なくともいずれかによって形成した層を複数積層させて前記絶縁層および前記導電層を含む積層体を形成する積層体形成工程と、前記積層体形成工程において形成した前記積層体を、複数の前記層と交差する面に沿って切断し、前記積層体の一方によって構成され、前記切断によって形成される第1の面と、前記第1の面とは反対側の第2の面とを有する配線基板を形成する配線基板形成工程と、前記配線基板の前記第1の面と前記第2の面との少なくともいずれか一方に、電子素子を実装する実装工程と、を含むことを特徴とする。
An electronic component manufacturing method according to an aspect of the present invention includes:
A laminate forming step of forming a laminate including the insulating layer and the conductive layer by laminating a plurality of layers formed by at least one of an insulating layer and a conductive layer, and the laminate formed in the laminate forming step Are cut along a plane intersecting a plurality of the layers, and are constituted by one of the stacked bodies, and a first surface formed by the cutting, and a second surface opposite to the first surface. A wiring board forming step of forming a wiring board having a surface, and a mounting step of mounting an electronic element on at least one of the first surface and the second surface of the wiring substrate. It is characterized by.

このような方法により、積層した絶縁層および導電層からなる積層体を複数の層と交差する方向に沿って切断することにより、配線基板が得られ、この配線基板に電子素子を実装することで電子部品が構成される。
そのため、目的とする配線の幅を絶縁層および導電層の厚さによって容易に実現することができる。
したがって、配線基板に形成する配線をより微細化することが可能となる。
By such a method, a wiring board is obtained by cutting a laminated body composed of laminated insulating layers and conductive layers along a direction intersecting a plurality of layers, and by mounting an electronic element on the wiring board, Electronic components are configured.
Therefore, the target wiring width can be easily realized by the thickness of the insulating layer and the conductive layer.
Therefore, the wiring formed on the wiring board can be further miniaturized.

また、本発明の他の態様に係る電子部品の製造方法は、
前記積層体形成工程において、少なくとも1つの前記層を前記絶縁層からなる部分と前記導電層からなる部分とによって形成することを特徴とする。
このような方法により、目的とする配線のパターンを、積層体を構成する層の形状によって容易に実現することができる。
また、本発明の他の態様に係る電子部品の製造方法は、
前記積層体形成工程において、前記複数の層をインクジェット法によって形成することを特徴とする。
このような方法により、ノズルの切り替えによって導電層と絶縁層とを形成することができるため、積層体を形成することが容易となる。
In addition, a method for manufacturing an electronic component according to another aspect of the present invention includes:
In the stacked body forming step, at least one of the layers is formed by a portion made of the insulating layer and a portion made of the conductive layer.
By such a method, a desired wiring pattern can be easily realized by the shape of the layers constituting the laminate.
In addition, a method for manufacturing an electronic component according to another aspect of the present invention includes:
In the stacked body forming step, the plurality of layers are formed by an inkjet method.
By such a method, the conductive layer and the insulating layer can be formed by switching the nozzles, so that it is easy to form a stacked body.

本発明の一態様に係る配線基板は、
絶縁層と導電層との少なくともいずれかによって形成した層を複数積層した積層体が、複数の前記層と交差する面に沿って切断された構成を有し、切断面に前記絶縁層および前記導電層によって形成された配線パターンを有することを特徴とする。
このような構成により、積層した絶縁層および導電層からなる積層体を複数の層と交差する方向に沿って切断することにより、配線基板が得られる。
そのため、積層体に積層された絶縁層および導電層の厚さに対応する配線の幅を有する配線基板となる。
したがって、配線基板に形成する配線をより微細化することが可能となる。
The wiring board according to one aspect of the present invention is
A laminate in which a plurality of layers formed of at least one of an insulating layer and a conductive layer are stacked has a configuration cut along a plane intersecting with the plurality of layers, and the insulating layer and the conductive layer are cut on the cut surface. It has a wiring pattern formed by layers.
With such a configuration, a wiring board can be obtained by cutting a laminated body including laminated insulating layers and conductive layers along a direction intersecting with a plurality of layers.
Therefore, a wiring substrate having a wiring width corresponding to the thickness of the insulating layer and the conductive layer stacked on the stacked body is obtained.
Therefore, the wiring formed on the wiring board can be further miniaturized.

本発明の一態様に係る電子部品は、
絶縁層と導電層との少なくともいずれかによって形成した層が複数積層され、複数の前記層に交差する方向の外面に、前記絶縁層および前記導電層によって構成された配線パターンを有する配線基板と、前記配線基板の前記外面に搭載され、前記配線パターンの前記導電層に接続された電子素子と、を有することを特徴とする。
このような構成により、配線基板の絶縁層および導電層が積層した外面に現れた配線パターンの導電層に電子素子が実装された電子部品を構成できる。
したがって、電子部品を容易に製造することができると共に、配線基板に形成する配線をより微細化することが可能となる。
An electronic component according to an aspect of the present invention is provided.
A plurality of layers formed by at least one of an insulating layer and a conductive layer are stacked, and a wiring board having a wiring pattern constituted by the insulating layer and the conductive layer on an outer surface in a direction intersecting the plurality of layers, And an electronic element mounted on the outer surface of the wiring board and connected to the conductive layer of the wiring pattern.
With such a configuration, it is possible to configure an electronic component in which an electronic element is mounted on the conductive layer of the wiring pattern that appears on the outer surface where the insulating layer and the conductive layer of the wiring board are laminated.
Therefore, it is possible to easily manufacture the electronic component, and it is possible to further miniaturize the wiring formed on the wiring board.

第1工程において、板材1が液体吐出装置100のステージSに設置された状態を示す図である。FIG. 3 is a diagram illustrating a state where the plate material 1 is installed on the stage S of the liquid ejection apparatus 100 in the first step. 板材1の被吐出面Fに積層体B1が形成される工程を示す図である。It is a figure which shows the process in which the laminated body B1 is formed in the to-be-discharged surface F of the board | plate material. 切断装置200の固定台Rに積層体B1を設置した状態を示す図である。It is a figure which shows the state which installed the laminated body B1 on the fixed stand R of the cutting device 200. FIG. 積層体B1を切断する工程を示す図である。It is a figure which shows the process of cut | disconnecting laminated body B1. 配線基板P1にソルダーレジストを施す工程を示す図である。It is a figure which shows the process of giving a soldering resist to the wiring board P1. 配線基板P1に電子素子D1,D2が実装された状態を示す図である。It is a figure which shows the state by which the electronic elements D1, D2 were mounted in the wiring board P1. 第1実施形態に係る配線基板の製造方法によって製造した電子部品C1を備える電子機器の例を示す図である。It is a figure which shows the example of an electronic device provided with the electronic component C1 manufactured with the manufacturing method of the wiring board which concerns on 1st Embodiment. 本発明における配線の微細化についての効果を示す図である。It is a figure which shows the effect about refinement | miniaturization of the wiring in this invention. 本発明における配線の厚さについての効果を示す図である。It is a figure which shows the effect about the thickness of the wiring in this invention. 第2実施形態の第2−1工程を示す図である。It is a figure which shows the 2nd-1 process of 2nd Embodiment. 第2実施形態の第2−2,2−3工程を示す図である。It is a figure which shows the 2-2, 2-3 process of 2nd Embodiment. 第2実施形態の第2−4〜2−6工程を示す図である。It is a figure which shows the 2-4-2-6 process of 2nd Embodiment. 第2実施形態の第2−7,2−8工程を示す図である。It is a figure which shows 2-7, 2-8 process of 2nd Embodiment. 第2実施形態の第2−9,2−10工程を示す図である。It is a figure which shows 2-9, 2-10 process of 2nd Embodiment. 第2実施形態の第2−11,2−12工程を示す図である。It is a figure which shows the 2-11 and 12-12 process of 2nd Embodiment. 第2実施形態の第2−13工程を示す図である。It is a figure showing the 2-13 process of a 2nd embodiment. 第2実施形態の第2−14工程を示す図である。It is a figure which shows the 2-14 process of 2nd Embodiment. 第2実施形態の第2−15工程を示す図である。It is a figure showing the 2-15 process of a 2nd embodiment. 第2実施形態の第2−16,2−17工程を示す図である。It is a figure which shows the 2-16 and 2-17 process of 2nd Embodiment. 第2実施形態の第2−18,2−19工程を示す図である。It is a figure which shows 2-18, 2-19 process of 2nd Embodiment. 第2実施形態の第2−20,2−21工程を示す図である。It is a figure which shows 2-20 and 2-21 process of 2nd Embodiment. 第2実施形態の第2−22〜2−24工程を示す図である。It is a figure which shows 2nd 2-22-2-24 process of 2nd Embodiment. 第2実施形態の第2−25〜2−26工程を示す図である。It is a figure which shows the 2-25-25th -26 process of 2nd Embodiment. 積層体B2を切断する工程を示す図である。It is a figure which shows the process of cut | disconnecting laminated body B2. 配線基板P2に電子素子D1,D2が実装された状態を示す図である。It is a figure which shows the state by which electronic element D1, D2 was mounted in the wiring board P2. 第2実施形態の配線基板の製造方法を用いて製造した配線基板の他の例を示す図である。It is a figure which shows the other example of the wiring board manufactured using the manufacturing method of the wiring board of 2nd Embodiment. 積層体から切り出す部分の幅を変化させた場合の例を示す図である。It is a figure which shows the example at the time of changing the width | variety of the part cut out from a laminated body.

以下、図を参照して本発明に係る配線基板の製造方法、電子部品の製造方法、配線基板および配線構造の積層体の実施の形態を説明する。
(第1実施形態)
まず、本発明に係る第1実施形態の配線基板の製造方法について説明する。
本実施形態においては、平行な6本の配線を配線基板に形成する場合を例として説明する。なお、以下、製造した配線基板を用いて電子部品を製造する工程(電子部品の製造方法)まで併せて説明する。
Embodiments of a wiring board manufacturing method, an electronic component manufacturing method, a wiring board, and a laminate of wiring structures according to the present invention will be described below with reference to the drawings.
(First embodiment)
First, the manufacturing method of the wiring board according to the first embodiment of the present invention will be described.
In the present embodiment, a case where six parallel wires are formed on a wiring board will be described as an example. Hereinafter, the process up to manufacturing an electronic component (electronic component manufacturing method) using the manufactured wiring board will be described.

(配線基板の製造方法)
図1〜6は、本実施形態に係る配線基板の製造方法の工程を示す図である。
初めに、インクジェット法によって配線を形成可能な液体吐出装置100のステージSに基材となる板材1を設置する(第1工程)。
図1は、第1工程において、板材1が液体吐出装置100のステージSに設置された状態を示す図である。
板材1としてガラス基板等を用いることができ、板材1は、液体吐出装置100から吐出した液体を積層していく平坦な面(以下、適宜「被吐出面F」と称する。)を有している。
(Method for manufacturing a wiring board)
1-6 is a figure which shows the process of the manufacturing method of the wiring board based on this embodiment.
First, the plate 1 serving as a base material is placed on the stage S of the liquid ejection apparatus 100 that can form wiring by the ink jet method (first step).
FIG. 1 is a diagram illustrating a state in which the plate material 1 is installed on the stage S of the liquid ejection apparatus 100 in the first step.
A glass substrate or the like can be used as the plate material 1, and the plate material 1 has a flat surface (hereinafter referred to as “discharged surface F” as appropriate) on which the liquid discharged from the liquid discharge device 100 is stacked. Yes.

また、液体吐出装置100は、揮発性の溶媒に導電性の微粒子を分散した導電性材料を吐出するノズルN1と、紫外線硬化型の絶縁性材料を吐出するノズルN2とを有している。そして、液体吐出装置100の制御部110は、これらノズルN1およびノズルN2における材料の吐出を制御する。
導電性材料における導電性の微粒子として、銅、金、銀、アルミ等の金属、あるいは、カーボンナノチューブ等の有機導電性物質を用いることができる。
また、絶縁性材料としては、紫外線硬化型の樹脂等を用いることができ、例えば紫外線硬化型のソルダーレジストで用いられている材料を用いても良い。若しくは、絶縁性材料として、ポリイミド樹脂、エポキシ樹脂等を用いることができる。なお、絶縁性材料として、板材1との接着性が低い材料を選択する。
The liquid discharge apparatus 100 includes a nozzle N1 that discharges a conductive material in which conductive fine particles are dispersed in a volatile solvent, and a nozzle N2 that discharges an ultraviolet curable insulating material. And the control part 110 of the liquid discharge apparatus 100 controls discharge of the material in these nozzles N1 and nozzle N2.
As the conductive fine particles in the conductive material, a metal such as copper, gold, silver, or aluminum, or an organic conductive substance such as a carbon nanotube can be used.
Further, as the insulating material, an ultraviolet curable resin or the like can be used. For example, a material used in an ultraviolet curable solder resist may be used. Alternatively, a polyimide resin, an epoxy resin, or the like can be used as the insulating material. As the insulating material, a material having low adhesion to the plate material 1 is selected.

次に、板材1の被吐出面FにノズルN1およびノズルN2から交互に導電性材料および絶縁性材料を吐出し、導電層および絶縁層からなる積層体B1を形成する(第2工程)。
図2は、板材1の被吐出面Fに積層体B1が形成される工程を示す図である。
第2工程においては、まず、板材1の被吐出面Fの全面に一様な厚さ(例えば2〜3μm)となるようにノズルN2から絶縁性材料を吐出し、第1絶縁層を形成する。そして、第1絶縁層の絶縁性材料に重ねて、ノズルN1から導電性材料を吐出し、第1導電層を形成する。さらに、第1導電層の導電性材料に重ねて、ノズルN2から絶縁性材料を吐出し、第2絶縁層を形成する。同様に、第2導電層〜第6導電層および第3絶縁層〜第6絶縁層を形成する。
この結果、第2工程において、第1〜第6絶縁層および第1〜第6導電層からなる積層体B1が形成される。
Next, a conductive material and an insulating material are alternately discharged from the nozzle N1 and the nozzle N2 onto the discharge surface F of the plate 1 to form a laminate B1 made of a conductive layer and an insulating layer (second step).
FIG. 2 is a diagram illustrating a process in which the stacked body B1 is formed on the discharge target surface F of the plate 1.
In the second step, first, an insulating material is discharged from the nozzle N2 so as to have a uniform thickness (for example, 2 to 3 μm) over the entire surface to be discharged F of the plate 1 to form a first insulating layer. . Then, the conductive material is discharged from the nozzle N1 so as to overlap the insulating material of the first insulating layer, thereby forming the first conductive layer. Further, an insulating material is discharged from the nozzle N2 so as to overlap the conductive material of the first conductive layer, thereby forming a second insulating layer. Similarly, a second conductive layer to a sixth conductive layer and a third insulating layer to a sixth insulating layer are formed.
As a result, in the second step, the stacked body B1 including the first to sixth insulating layers and the first to sixth conductive layers is formed.

次に、積層体B1を板材1と一体のまま液体吐出装置100のステージSから切断装置200の固定台Rに移載する(第3工程)。
図3は、切断装置200の固定台Rに積層体B1を設置した状態を示す図である。
ここで、切断装置200として、トムソン型を用いた切断装置、金型を用いた切断装置、レーザー切断装置、ウォーターカッター、ダイシングソー、あるいは、エッチングを用いた切断装置を採用することができる。以下、切断装置200がレーザー切断装置であるものとして説明する。
Next, the laminated body B1 is transferred from the stage S of the liquid ejection device 100 to the fixed base R of the cutting device 200 while being integrated with the plate 1 (third step).
FIG. 3 is a diagram illustrating a state in which the stacked body B1 is installed on the fixing base R of the cutting device 200.
Here, as the cutting device 200, a cutting device using a Thomson mold, a cutting device using a mold, a laser cutting device, a water cutter, a dicing saw, or a cutting device using etching can be employed. Hereinafter, description will be made assuming that the cutting device 200 is a laser cutting device.

次に、積層体B1に予め設定した分割線(図3における一点鎖線)の位置にレーザー光を照射することによって積層体B1を切断する(第4工程)。
図4は、積層体B1を切断する工程を示す図である。
なお、本実施形態においては、積層体B1を板材1によって支持するものとして説明するが(図4(a)参照)、図4(b)に示すように、必要に応じて、側面から積層体B1を支持する側壁1a,1bを設置することも可能である。
ここで、積層体B1の分割線は、配線抵抗や浮遊容量等を考慮して算出された配線の厚み(即ち、積層体B1の上面視における切り出し幅)となる位置に設定されている。
Next, the layered product B1 is cut by irradiating a laser beam to the position of the dividing line (the one-dot chain line in FIG. 3) preset in the layered product B1 (fourth step).
FIG. 4 is a diagram illustrating a process of cutting the stacked body B1.
In the present embodiment, the laminate B1 is described as being supported by the plate material 1 (see FIG. 4A). However, as shown in FIG. It is also possible to install side walls 1a and 1b that support B1.
Here, the dividing line of the multilayer body B1 is set at a position that is the thickness of the wiring calculated in consideration of wiring resistance, stray capacitance, and the like (that is, the cut-out width in the top view of the multilayer body B1).

そして、第4工程において、切断装置200の制御部210は、上面視において分割線に沿い、側面視において積層体B1の上面に対して90度よりも小さい入射角となるようにレーザー光を照射する。
これにより、切断時に照射するレーザー光が、切り出す部分の積層体(以下、「配線基板P1」と称する。)に照射され、絶縁性および導電性に影響が生じることを防止できる。
In the fourth step, the control unit 210 of the cutting device 200 irradiates the laser beam so that the incident angle is smaller than 90 degrees with respect to the upper surface of the multilayer body B1 in the side view along the dividing line in the top view. To do.
Accordingly, it is possible to prevent the laser light irradiated at the time of cutting from being irradiated to the cut-out portion of the laminated body (hereinafter referred to as “wiring board P1”), thereby affecting the insulation and conductivity.

また、切断装置200の制御部210は、積層体B1における絶縁層および導電層を1層ずつ、もしくは、各1層の絶縁層および導電層を1組として除去する。即ち、制御部210は、同時に2層の導電層が除去されないようにレーザー光の照射を行う。
これにより、異なる層の導電層に対して同時にレーザー光が照射され、切断時に配線基板P1が短絡する事態を防止できる。
なお、切り出した配線基板P1は、紫外線を照射して板材1に接する絶縁層を硬化させ、接着性を低下させることにより板材1から分離する。
Moreover, the control part 210 of the cutting device 200 removes the insulating layer and the conductive layer in the laminated body B1 one layer at a time, or each one layer of the insulating layer and the conductive layer as one set. That is, the controller 210 performs laser light irradiation so that the two conductive layers are not removed simultaneously.
Accordingly, it is possible to prevent a situation in which laser light is simultaneously applied to different conductive layers and the wiring board P1 is short-circuited at the time of cutting.
The cut-out wiring board P1 is separated from the plate material 1 by irradiating ultraviolet rays to cure the insulating layer in contact with the plate material 1 and lowering the adhesiveness.

第4工程において切り出された配線基板P1は、第4工程で切断されることにより形成された第1の面S1(切断面)および第1の面S1とは反対側(裏面側)の第2の面S2(図6参照)を有する。これら第1の面S1および第2の面S2は、配線基板P1の層に交差する方向の外面となる。配線基板P1は、配線の幅が第2工程において形成した導電層の厚さ(例えば2〜3μm)となる。
このような工程により、配線基板P1が製造される。
なお、図4(b)に示すように、板材1の上面視において隣り合う2辺の位置に、積層体B1を支持するための側壁1a,1bを設置しておくと、第4工程においてより容易に切断を行うことができる。
特に、切断装置200として、応力を加えて切断を行うものを採用した場合に、側壁1a,1bを設置すると、積層体B1の切断時における変形等を抑制でき、導電層の短絡等を防止することが可能となる。
The wiring board P1 cut out in the fourth step has the first surface S1 (cut surface) formed by cutting in the fourth step and the second on the side opposite to the first surface S1 (back side). Surface S2 (see FIG. 6). The first surface S1 and the second surface S2 are outer surfaces in a direction intersecting with the layer of the wiring board P1. In the wiring board P1, the width of the wiring is the thickness of the conductive layer formed in the second step (for example, 2 to 3 μm).
Through such a process, the wiring board P1 is manufactured.
As shown in FIG. 4B, when the side walls 1a and 1b for supporting the laminated body B1 are installed at the positions of two adjacent sides in the top view of the plate material 1, it is more effective in the fourth step. Cutting can be performed easily.
In particular, when a cutting device 200 that cuts by applying stress is employed, if the side walls 1a and 1b are installed, deformation or the like during cutting of the laminate B1 can be suppressed, and a short circuit or the like of the conductive layer can be prevented. It becomes possible.

次に、積層体B1から切り出した配線基板P1にソルダーレジストを施す(第5工程)。
図5は、配線基板P1にソルダーレジストを施す工程を示す図である。
第5工程では、電子素子を実装する領域以外の部分(図5中の斜線領域)にソルダーレジスト液を塗布する。このとき、配線基板P1は両面および側面に導電層が露出していることから、配線基板P1の導電層が露出している各面にソルダーレジストを施す。
Next, a solder resist is applied to the wiring board P1 cut out from the multilayer body B1 (fifth step).
FIG. 5 is a diagram illustrating a process of applying a solder resist to the wiring board P1.
In the fifth step, a solder resist solution is applied to a portion (shaded area in FIG. 5) other than the area where the electronic element is mounted. At this time, since the conductive layer is exposed on both sides and side surfaces of the wiring board P1, a solder resist is applied to each surface where the conductive layer of the wiring board P1 is exposed.

次に、ソルダーレジストを施した配線基板P1に電子素子を実装する(第6工程)。
なお、電子素子の電極と配線基板P1の配線とは、例えばはんだボール等によって電気的に接続される。
図6は、配線基板P1に電子素子D1,D2が実装された状態を示す図である。
図6に示すように、電子素子D1と電子素子D2とは配線基板P1の配線(導電層)によって電気的に接続されており、これら配線は、第2工程における導電層の厚さに相当する配線の幅および絶縁層の厚さに相当する配線の間隔となっている。なお、図6においては、電子素子D1が第1の面S1に実装され、電子素子D2が第1の面S1とは反対側の第2の面S2に実装された状態を示している。なお、電子素子は、配線基板P1の第1の面S1(切断面)若しくは第2の面S2のいずれかに1つ実装されていれば良い。
Next, an electronic element is mounted on the wiring board P1 to which the solder resist is applied (sixth step).
The electrodes of the electronic elements and the wiring of the wiring board P1 are electrically connected by, for example, solder balls.
FIG. 6 is a diagram illustrating a state where the electronic elements D1 and D2 are mounted on the wiring board P1.
As shown in FIG. 6, the electronic element D1 and the electronic element D2 are electrically connected by the wiring (conductive layer) of the wiring board P1, and these wirings correspond to the thickness of the conductive layer in the second step. The wiring interval corresponds to the width of the wiring and the thickness of the insulating layer. In FIG. 6, the electronic element D1 is mounted on the first surface S1, and the electronic element D2 is mounted on the second surface S2 opposite to the first surface S1. One electronic element may be mounted on either the first surface S1 (cut surface) or the second surface S2 of the wiring board P1.

この結果、電子素子D1,D2が実装され、積層体B1の形成時に定まる配線幅および配線間隔と、配線基板P1の切り出し時に定まる配線の厚さとを有する電子部品C1(電子部品)が製造される。
この電子部品C1は、他の電子部品と組みつけられて、完成体としての電子機器を構成する。
As a result, the electronic elements D1 and D2 are mounted, and an electronic component C1 (electronic component) having a wiring width and a wiring interval determined when the stacked body B1 is formed and a wiring thickness determined when the wiring board P1 is cut out is manufactured. .
This electronic component C1 is assembled with other electronic components to constitute an electronic device as a complete body.

(作用)
次に、作用を説明する。
本実施形態に係る配線基板の製造方法では、第2工程において、板材1の被吐出面Fに所定の厚さを有する導電層および絶縁層を複数層形成し、積層体B1を得る。
このとき形成する導電層の厚さが配線基板P1の配線の幅に相当するものとなるため、第2工程において、目的とする配線の幅を実現するためには、その配線の幅に相当する導電層の厚さとすれば良い。同様に、第2工程における絶縁層の厚さが配線基板P1の配線の間隔に相当するものとなるため、第2工程において、目的とする配線の間隔を実現するためには、その配線の間隔に相当する絶縁層の厚さとすれば良い。
なお、この積層体B1は、配線基板P1の配線構造が積層した積層体となっている。
(Function)
Next, the operation will be described.
In the manufacturing method of the wiring board according to the present embodiment, in the second step, a plurality of conductive layers and insulating layers having a predetermined thickness are formed on the discharge target surface F of the plate member 1 to obtain a laminate B1.
Since the thickness of the conductive layer formed at this time corresponds to the width of the wiring of the wiring board P1, in the second step, it corresponds to the width of the wiring in order to realize the target wiring width. The thickness of the conductive layer may be used. Similarly, since the thickness of the insulating layer in the second step corresponds to the wiring interval of the wiring board P1, in order to realize the target wiring interval in the second step, the wiring interval The thickness of the insulating layer corresponding to
The laminate B1 is a laminate in which the wiring structure of the wiring board P1 is laminated.

そして、切り出す部分が所定の幅となるように、第4工程において、導電層および絶縁層が重なる方向(層に平行でない方向)に積層体B1を切断し、並行した導電層が配線を形成する配線基板P1を得る。
このとき切り出す部分に設けた幅が配線基板P1の配線の厚さ(高さ)となるため、第4工程において、目的とする配線の厚さを実現するためには、その配線の厚さに相当する幅で積層体B1から配線基板P1を切り出せば良い。
このように形成した配線基板P1は、第5工程においてソルダーレジストを施され、第6工程において電子素子が実装されることにより、目的とする配線幅および配線間隔と、配線の厚さとを有する電子部品C1となる。
Then, in the fourth step, the stacked body B1 is cut in a direction in which the conductive layer and the insulating layer overlap (a direction not parallel to the layer) so that the cut-out portion has a predetermined width, and the parallel conductive layers form wiring. A wiring board P1 is obtained.
Since the width provided at the cut-out portion at this time becomes the thickness (height) of the wiring of the wiring board P1, in order to realize the target wiring thickness in the fourth step, the thickness of the wiring is set. The wiring board P1 may be cut out from the multilayer body B1 with a corresponding width.
The wiring board P1 thus formed is subjected to a solder resist in the fifth step, and an electronic element is mounted in the sixth step, so that an electronic device having a target wiring width and wiring interval and wiring thickness is obtained. It becomes a part C1.

図7は、本実施形態に係る配線基板の製造方法によって製造した電子部品C1を備える電子機器の例を示す図である。
図7においては、電子機器として折り畳み式の携帯電話機に電子部品として電子部品C1が組みつけられている場合の例を示している。
図7に示す電子機器において、電子部品C1は、例えば液晶ディスプレイのドライバーICを実装するフレキシブル基板として用いることができる。
FIG. 7 is a diagram illustrating an example of an electronic device including the electronic component C1 manufactured by the wiring board manufacturing method according to the present embodiment.
FIG. 7 shows an example in which an electronic component C1 is assembled as an electronic component in a foldable mobile phone as an electronic device.
In the electronic apparatus shown in FIG. 7, the electronic component C1 can be used as a flexible substrate on which a driver IC for a liquid crystal display is mounted, for example.

以上のように、本実施形態に係る配線基板の製造方法では、積層した絶縁層および導電層からなる積層体を層が重なる方向に切断することにより、配線基板を得ている。
そのため、極めて細い場合(例えば2〜3μm)を含め、目的とする配線の幅を絶縁層および導電層の厚さによって容易に実現することができる。
したがって、配線基板に形成する配線をより微細化することが可能となる。
As described above, in the method for manufacturing a wiring board according to the present embodiment, the wiring board is obtained by cutting the laminated body including the laminated insulating layer and conductive layer in the direction in which the layers overlap.
Therefore, including the case where it is extremely thin (for example, 2 to 3 μm), the width of the target wiring can be easily realized by the thickness of the insulating layer and the conductive layer.
Therefore, the wiring formed on the wiring board can be further miniaturized.

図8は、本発明における配線の微細化についての効果を示す図である。
なお、図8(a)は、導電性材料および絶縁性材料を低粘度で吐出した場合を示し、図8(b)は、導電性材料および絶縁性材料を図8(a)の場合よりも高い粘度である高粘度で吐出した場合を示している。
図8に示すように、第2工程において、絶縁性材料および導電性材料として吐出する液の粘度を調整することにより、種々の配線の幅および間隔を有する配線基板を形成することが可能となる。
FIG. 8 is a diagram showing the effect of wiring miniaturization in the present invention.
8A shows a case where the conductive material and the insulating material are discharged at a low viscosity, and FIG. 8B shows a case where the conductive material and the insulating material are discharged from the case of FIG. 8A. The case of discharging at a high viscosity, which is a high viscosity, is shown.
As shown in FIG. 8, in the second step, it is possible to form wiring boards having various wiring widths and intervals by adjusting the viscosity of the liquid discharged as the insulating material and the conductive material. .

また、本実施形態に係る配線基板の製造方法では、積層体を切断する際の幅を選択することにより、配線の厚さを容易に調整することができる。
したがって、従来のインクジェット法あるいはセミアディティブ法等の配線形成技術に比べ、配線を容易に厚くすることができる。
図9は、本発明における配線の厚さについての効果を示す図である。
低電圧で薄さを求められる配線基板であれば、図9(a)に示すように、第4工程において積層体B1から切り出す部分の幅を狭くし、高電圧で配線抵抗の減少を求められる配線基板であれば、図9(b)に示すように、第4工程において積層体B1から切り出す部分の幅を広くすれば良い。
Moreover, in the manufacturing method of the wiring board according to the present embodiment, the thickness of the wiring can be easily adjusted by selecting the width when cutting the laminate.
Therefore, the wiring can be easily made thicker than conventional wiring forming techniques such as the ink jet method or the semi-additive method.
FIG. 9 is a diagram showing an effect of the wiring thickness in the present invention.
If the wiring board is required to be thin at a low voltage, as shown in FIG. 9A, the width of the portion cut out from the laminate B1 in the fourth step is narrowed, and the wiring resistance is reduced at a high voltage. If it is a wiring board, as shown in FIG.9 (b), what is necessary is just to widen the width | variety of the part cut out from laminated body B1 in a 4th process.

また、本実施形態に係る配線基板の製造方法では、導電層によって形成された配線の間に絶縁層が配置された状態で配線基板を得ることができるため、配線の間隔がより小さくなっても、配線間の絶縁性をより確実に行うことができる。また、配線に電子素子を実装した際に、絶縁層によって配線を支持することができるため、一定の厚さを有する配線に電子素子を実装した際に、配線が潰れる事態を防止することができる。   Further, in the method for manufacturing a wiring board according to the present embodiment, the wiring board can be obtained in a state where an insulating layer is disposed between the wirings formed by the conductive layer. Insulation between the wirings can be performed more reliably. In addition, since the wiring can be supported by the insulating layer when the electronic element is mounted on the wiring, it is possible to prevent the wiring from being crushed when the electronic element is mounted on the wiring having a certain thickness. .

また、本実施形態に係る配線基板の製造方法では、両面に配線が露出した配線基板を得ることができるため、電子素子の両面実装が容易な配線基板とすることができる。
さらに、本実施形態に係る配線基板の製造方法では、積層体を層が重なる方向に切断して配線を形成しているため、基材に液滴を吐出して平面上に配線を形成した場合に比べ、配線の形状にムラが少ない。
そのため、配線基板が屈曲した際に応力が集中し難く、亀裂の発生を防ぐことができる。また、高周波信号が入力した時に、配線の形状が信号伝達に影響を与えることを防止できる。
Further, in the method for manufacturing a wiring board according to the present embodiment, a wiring board with wirings exposed on both sides can be obtained, so that the wiring board can be easily mounted on both sides of the electronic element.
Furthermore, in the method for manufacturing a wiring board according to the present embodiment, since the wiring is formed by cutting the laminated body in the direction in which the layers overlap, the wiring is formed on a plane by discharging droplets onto the substrate. Compared to, there is less unevenness in the shape of the wiring.
Therefore, when the wiring board is bent, the stress is difficult to concentrate, and the generation of cracks can be prevented. In addition, when a high frequency signal is input, the shape of the wiring can be prevented from affecting signal transmission.

なお、第1実施形態では、第2工程において、インクジェット法によって絶縁層および導電層を形成する場合を例に挙げて説明したが、絶縁層および導電層を積層させることができれば、セミアディティブ法等のインクジェット法以外の技術を用いることができる。
ここで、第1実施形態において、主に第1工程から第4工程が本発明における配線基板の製造方法に対応し、主に第1工程から第6工程が本発明における電子部品の製造方法に対応する。また、第2工程が積層体形成工程に対応し、第4工程が配線基板形成工程に対応し、第6工程が実装工程に対応する。また、配線基板P1が本発明における配線基板に対応し、積層体B1が配線構造の積層体に対応する。
In the first embodiment, the case where the insulating layer and the conductive layer are formed by the ink jet method in the second step has been described as an example. However, if the insulating layer and the conductive layer can be stacked, the semi-additive method or the like can be used. Techniques other than the inkjet method can be used.
Here, in the first embodiment, the first to fourth steps mainly correspond to the method for manufacturing a wiring board in the present invention, and the first to sixth steps mainly correspond to the method for manufacturing an electronic component in the present invention. Correspond. Further, the second process corresponds to the stacked body forming process, the fourth process corresponds to the wiring board forming process, and the sixth process corresponds to the mounting process. Further, the wiring board P1 corresponds to the wiring board in the present invention, and the laminated body B1 corresponds to the laminated body of the wiring structure.

(第2実施形態)
次に、本発明に係る第2実施形態の配線基板の製造方法について説明する。
本実施形態においては、第1実施形態の場合よりも複雑な配線パターンを有する配線基板を形成する場合を例として説明する。
ここで、本実施形態における配線基板の製造方法では、第1実施形態に対し、第2工程が異なっている。
したがって、以下、異なる部分である第2工程について主に説明する。
(Second Embodiment)
Next, a method for manufacturing a wiring board according to the second embodiment of the present invention will be described.
In the present embodiment, a case where a wiring board having a more complicated wiring pattern than that in the first embodiment is formed will be described as an example.
Here, in the manufacturing method of the wiring board in the present embodiment, the second step is different from the first embodiment.
Therefore, the second step, which is a different part, will be mainly described below.

(配線基板の製造方法)
本実施形態においては、第1実施形態と同様に、液体吐出装置100のステージSに板材を設置する(第1工程)。
次に、板材1の被吐出面FにノズルN1およびノズルN2から導電性材料および絶縁性材料を吐出し、導電層および絶縁層からなる積層体B2を形成する(第2工程)。
このとき、本実施形態においては、導電層および絶縁層として、一様な平面状の層のみならず、同一層に導電層と絶縁層とが混在した層を含む積層体B2を形成する。なお、インクジェット法を用いた液体吐出装置100の場合、ノズルの切り替えによって導電層と絶縁層とを形成することができるため、同一層に導電層と絶縁層とを混在させて積層体B2を形成することが容易である。
(Method for manufacturing a wiring board)
In the present embodiment, as in the first embodiment, a plate material is installed on the stage S of the liquid ejection apparatus 100 (first step).
Next, the conductive material and the insulating material are discharged from the nozzle N1 and the nozzle N2 onto the discharge target surface F of the plate member 1 to form a stacked body B2 including the conductive layer and the insulating layer (second step).
At this time, in the present embodiment, as the conductive layer and the insulating layer, a stacked body B2 including not only a uniform planar layer but also a layer in which the conductive layer and the insulating layer are mixed in the same layer is formed. Note that in the case of the liquid ejection device 100 using the inkjet method, the conductive layer and the insulating layer can be formed by switching the nozzles, and thus the stacked body B2 is formed by mixing the conductive layer and the insulating layer in the same layer. Easy to do.

図10〜23は、板材1の被吐出面Fに積層体B2が形成される工程を示す図であり、各図の(a)は上面図、(b)は正面図である。なお、図10〜20においては、説明の便宜のために、積層体B2の幅方向にx軸、奥行き方向にy軸、x軸およびy軸に垂直な方向(上下方向)にz軸を設定する。
第2工程においては、まず、図10に示すように、板材1の被吐出面Fの全面に一様な厚さ(例えば2〜3μm)となるようにノズルN2から絶縁性材料を吐出し、第1配線層を形成する(第2−1工程)。本実施形態において、第1配線層は、板材1に接する層であるため、導電層を形成せずに全面を絶縁層とする。
10-23 is a figure which shows the process in which laminated body B2 is formed in the to-be-discharged surface F of the board | plate material 1, (a) of each figure is a top view, (b) is a front view. 10 to 20, for convenience of explanation, the x-axis is set in the width direction of the laminated body B2, the y-axis is set in the depth direction, and the z-axis is set in the direction (vertical direction) perpendicular to the x-axis and y-axis. To do.
In the second step, first, as shown in FIG. 10, the insulating material is discharged from the nozzle N2 so as to have a uniform thickness (for example, 2 to 3 μm) over the entire surface to be discharged F of the plate member 1, A first wiring layer is formed (step 2-1). In the present embodiment, since the first wiring layer is a layer in contact with the plate member 1, the entire surface is an insulating layer without forming a conductive layer.

そして、図11に示すように、第1配線層に重ねて、x=0(積層体B2の一端)からx=x1の範囲にノズルN2から絶縁性材料を吐出し(第2−2工程)、x=x1からx=X(積層体B2の他端)の範囲にノズルN1から導電性材料を吐出し(第2−3工程)、第2配線層を形成する。
次に、図12に示すように、第2配線層に重ねて、x=0からx=x2の範囲にノズルN2から絶縁性材料を吐出し(第2−4工程)、x=x2からx=x3の範囲にノズルN1から導電性材料を吐出し(第2−5工程)、x=x3からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−6工程)、第3配線層を形成する。
Then, as shown in FIG. 11, the insulating material is discharged from the nozzle N2 in a range of x = 0 (one end of the laminated body B2) to x = x1 so as to overlap the first wiring layer (second step 2-2). , X = x1 to x = X (the other end of the stacked body B2), the conductive material is discharged from the nozzle N1 (step 2-3), and the second wiring layer is formed.
Next, as shown in FIG. 12, an insulating material is ejected from the nozzle N2 in a range of x = 0 to x = x2 so as to overlap the second wiring layer (step 2-4), and x = x2 to x = Conductive material is discharged from the nozzle N1 in the range of x3 (step 2-5), and insulating material is discharged from the nozzle N2 in the range of x = x3 to x = X (step 2-6). Three wiring layers are formed.

次に、図13に示すように、第3配線層に重ねて、x=0からx=x4の範囲にノズルN1から導電性材料を吐出し(第2−7工程)、x=x4からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−8工程)、第4配線層を形成する。
次に、図14に示すように、第4配線層に重ねて、x=0からからx=x1の範囲にノズルN2から絶縁性材料を吐出し(第2−9工程)、x=x1からx=Xの範囲にノズルN1から導電性材料を吐出し(第2−10工程)、第5配線層を形成する。
Next, as shown in FIG. 13, the conductive material is discharged from the nozzle N1 in the range of x = 0 to x = x4 so as to overlap the third wiring layer (step 2-7), and x = x4 to x = Insulating material is discharged from the nozzle N2 in the range of X (step 2-8), and the fourth wiring layer is formed.
Next, as shown in FIG. 14, an insulating material is discharged from the nozzle N2 in a range of x = 0 to x = x1 over the fourth wiring layer (step 2-9), and from x = x1 A conductive material is discharged from the nozzle N1 in the range of x = X (step 2-10) to form a fifth wiring layer.

次に、図15に示すように、第5配線層に重ねて、x=0からx=x3の範囲にノズルN1から導電性材料を吐出し(第2−11工程)、x=x3からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−12工程)、第6配線層を形成する。
次に、図16に示すように、第6配線層に重ねて、x=0からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−13工程)、第7配線層を形成する。即ち、第7配線層は、全面が絶縁層となる。
Next, as shown in FIG. 15, the conductive material is discharged from the nozzle N1 in the range of x = 0 to x = x3 so as to overlap the fifth wiring layer (step 2-11), and x = x3 to x = Insulating material is discharged from the nozzle N2 in the range of X (step 2-12) to form the sixth wiring layer.
Next, as shown in FIG. 16, the insulating material is discharged from the nozzle N2 in a range of x = 0 to x = X, overlapping the sixth wiring layer (step 2-13), and the seventh wiring layer is formed. Form. That is, the entire surface of the seventh wiring layer becomes an insulating layer.

次に、図17に示すように、第7配線層に重ねて、x=0からx=Xの範囲にノズルN1から導電性材料を吐出し(第2−14工程)、第8配線層を形成する。即ち、第8配線層は、全面が導電層となる。
次に、図18に示すように、第8配線層に重ねて、x=0からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−15工程)、第9配線層を形成する。即ち、第9配線層は、全面が絶縁層となる。
Next, as shown in FIG. 17, a conductive material is ejected from the nozzle N1 in a range of x = 0 to x = X so as to overlap the seventh wiring layer (step 2-14), and the eighth wiring layer is formed. Form. That is, the entire surface of the eighth wiring layer becomes a conductive layer.
Next, as shown in FIG. 18, an insulating material is ejected from the nozzle N2 in a range of x = 0 to x = X so as to overlap the eighth wiring layer (step 2-15), and the ninth wiring layer is formed. Form. That is, the entire surface of the ninth wiring layer becomes an insulating layer.

次に、図19に示すように、第9配線層に重ねて、x=0からx=x3の範囲にノズルN1から導電性材料を吐出し(第2−16工程)、x=x3からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−17工程)、第10配線層を形成する。
次に、図20に示すように、第10配線層に重ねて、x=0からからx=x1の範囲にノズルN2から絶縁性材料を吐出し(第2−18工程)、x=x1からx=Xの範囲にノズルN1から導電性材料を吐出し(第2−19工程)、第11配線層を形成する。
Next, as shown in FIG. 19, the conductive material is discharged from the nozzle N1 in the range of x = 0 to x = x3 so as to overlap the ninth wiring layer (step 2-16), and x = x3 to x = Insulating material is discharged from the nozzle N2 in the range of X (step 2-17), and the tenth wiring layer is formed.
Next, as shown in FIG. 20, the insulating material is ejected from the nozzle N2 in a range of x = 0 to x = x1 over the tenth wiring layer (step 2-18), and from x = x1 A conductive material is discharged from the nozzle N1 in a range of x = X (step 2-19) to form an eleventh wiring layer.

次に、図21に示すように、第11配線層に重ねて、x=0からx=x4の範囲にノズルN1から導電性材料を吐出し(第2−20工程)、x=x4からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−21工程)、第12配線層を形成する。
次に、図22に示すように、第12配線層に重ねて、x=0からx=x2の範囲にノズルN2から絶縁性材料を吐出し(第2−22工程)、x=x2からx=x3の範囲にノズルN1から導電性材料を吐出し(第2−23工程)、x=x3からx=Xの範囲にノズルN2から絶縁性材料を吐出し(第2−24工程)、第13配線層を形成する。
Next, as shown in FIG. 21, the conductive material is ejected from the nozzle N1 in the range of x = 0 to x = x4 over the eleventh wiring layer (step 2-20), and x = x4 to x = Insulating material is discharged from the nozzle N2 in the range of X (step 2-21) to form the twelfth wiring layer.
Next, as shown in FIG. 22, the insulating material is discharged from the nozzle N2 in a range of x = 0 to x = x2 over the twelfth wiring layer (step 2-22), and x = x2 to x = Conductive material is discharged from the nozzle N1 in the range of x3 (step 2-23), and insulating material is discharged from the nozzle N2 in the range of x = x3 to x = X (step 2-24). 13 wiring layers are formed.

次に、図23に示すように、第13配線層に重ねて、x=0からx=x1の範囲にノズルN2から絶縁性材料を吐出し(第2−25工程)、x=x1からx=Xの範囲にノズルN1から導電性材料を吐出し(第2−26工程)、第14配線層を形成する。
この結果、第2工程において、第1〜第14配線層からなる積層体B2が形成される。
次に、積層体B2を板材1と一体のまま液体吐出装置100のステージSから切断装置200の固定台Rに移載する(第3工程)。
Next, as shown in FIG. 23, an insulating material is discharged from the nozzle N2 in the range of x = 0 to x = x1 over the 13th wiring layer (step 2-25), and x = x1 to x = The conductive material is discharged from the nozzle N1 in the range of X (step 2-26), and the fourteenth wiring layer is formed.
As a result, in the second step, the stacked body B2 including the first to fourteenth wiring layers is formed.
Next, the layered product B2 is transferred from the stage S of the liquid ejection device 100 to the fixed base R of the cutting device 200 while being integrated with the plate 1 (third step).

次に、積層体B2に予め設定した分割線(図24における一点鎖線)の位置にレーザー光を照射することによって積層体B2を切断する(第4工程)。
図24は、積層体B2を切断する工程を示す図である。
本実施形態では、積層体B2を切断した場合の配線基板P2が、第1実施形態における平行な配線よりも複雑なパターンとなるように、各配線層を形成してある。
具体的には、第4工程において切り出された配線基板P2は、図24に示すように、一端において配線が等間隔に形成されている一方、他端においては配線の間隔が広がるパターンとなっている。
このような工程により、配線基板P2が製造される。
Next, the layered product B2 is cut by irradiating a laser beam to the position of the dividing line (the one-dot chain line in FIG. 24) preset in the layered product B2 (fourth step).
FIG. 24 is a diagram illustrating a process of cutting the stacked body B2.
In this embodiment, each wiring layer is formed so that the wiring board P2 when the stacked body B2 is cut has a more complicated pattern than the parallel wiring in the first embodiment.
Specifically, as shown in FIG. 24, the wiring board P2 cut out in the fourth step has a pattern in which wirings are formed at equal intervals at one end and the wiring intervals are widened at the other end. Yes.
Through such a process, the wiring board P2 is manufactured.

次に、積層体B2から切り出した配線基板P2にソルダーレジストを施し(第5工程)、ソルダーレジストを施した配線基板P2に電子素子を実装する(第6工程)。
図25は、配線基板P2に電子素子D1,D2が実装された状態を示す図である。
第2実施形態における配線基板P2は、一端よりも他端の方が配線の間隔が広い形状となっているため、例えば、配線間隔の狭い領域に電子素子D1としてLCDコントローラ等の集積回路を実装し、配線間隔の広い領域に電子素子D2として規定のインターフェース用の信号処理回路等を実装することができる。
この結果、積層体B2の各配線層の形状に対応した配線基板P2と、配線基板P2の切り出し時に定まる配線の厚さとを有する電子部品C2が製造される。
この電子部品C2は、他の電子部品と組みつけられて、完成体としての電子機器を構成する。
Next, a solder resist is applied to the wiring board P2 cut out from the laminate B2 (fifth process), and an electronic element is mounted on the wiring board P2 to which the solder resist is applied (sixth process).
FIG. 25 is a diagram illustrating a state where the electronic elements D1 and D2 are mounted on the wiring board P2.
Since the wiring board P2 in the second embodiment has a shape in which the wiring interval is wider than the other end, for example, an integrated circuit such as an LCD controller is mounted as the electronic element D1 in a region where the wiring interval is narrow. In addition, a signal processing circuit for a specified interface or the like can be mounted as the electronic element D2 in a region where the wiring interval is wide.
As a result, the electronic component C2 having the wiring board P2 corresponding to the shape of each wiring layer of the multilayer body B2 and the wiring thickness determined when the wiring board P2 is cut out is manufactured.
This electronic component C2 is assembled with other electronic components to constitute an electronic device as a complete body.

(作用)
次に、作用を説明する。
本実施形態に係る配線基板の製造方法では、第2工程において、板材1の被吐出面Fに所定の形状を有する配線層を複数層形成し、積層体B2を得る。
このとき形成する導電層の厚さが配線基板P2の配線の幅に相当するものとなるため、第2工程において、目的とする配線の幅を実現するためには、その配線の幅に相当する厚さの導電層を有する配線層の構造とすれば良い。同様に、第2工程における絶縁層の厚さが配線基板P2の配線の間隔に相当するものとなるため、第2工程において、目的とする配線の間隔を実現するためには、その配線の間隔に相当する厚さの絶縁層を有する配線層の構造とすれば良い。さらに、第2工程において、目的とするパターンの配線を実現するためには、そのパターンを断面とする複数の配線層を順次形成すれば良い。なお、目的とする配線のパターンが複雑な場合であっても、より多くの配線が沿う方向と板材1の被吐出面Fとが平行になるように積層の向きを定めると、より簡単に各配線層を形成することができる。
なお、この積層体B2は、配線基板P2の配線構造が積層した積層体となっている。
(Function)
Next, the operation will be described.
In the manufacturing method of the wiring board according to the present embodiment, in the second step, a plurality of wiring layers having a predetermined shape are formed on the discharge target surface F of the plate 1 to obtain a laminate B2.
Since the thickness of the conductive layer formed at this time corresponds to the width of the wiring of the wiring board P2, in the second step, it corresponds to the width of the wiring in order to realize the target wiring width. A wiring layer structure having a conductive layer having a thickness may be used. Similarly, since the thickness of the insulating layer in the second step corresponds to the wiring interval of the wiring board P2, in order to realize the target wiring interval in the second step, the wiring interval is set. A wiring layer structure having an insulating layer with a thickness corresponding to the above may be used. Furthermore, in the second step, in order to realize the wiring of the target pattern, a plurality of wiring layers having the cross section of the pattern may be sequentially formed. Even if the target wiring pattern is complicated, each direction can be more easily determined by determining the direction of stacking so that the direction along which more wirings follow and the discharge surface F of the plate 1 are parallel to each other. A wiring layer can be formed.
The laminate B2 is a laminate in which the wiring structure of the wiring board P2 is laminated.

そして、切り出す部分が所定の幅となるように、第4工程において、導電層および絶縁層が重なる方向(層に平行でない方向)に積層体B2を切断し、目的とするパターンの配線が形成された配線基板P2を得る。
このとき切り出す部分に設けた幅が配線基板P2の配線の厚さ(高さ)となるため、第4工程において、目的とする配線の厚さを実現するためには、その配線の厚さに相当する幅で積層体B2から配線基板P2を切り出せば良い。
このように形成した配線基板P2は、第5工程においてソルダーレジストを施され、第6工程において電子素子が実装されることにより、目的とする配線幅および配線間隔と、配線の厚さと、配線のパターンとを有する電子部品C2となる。
Then, in the fourth step, the stacked body B2 is cut in the direction in which the conductive layer and the insulating layer overlap (the direction not parallel to the layer) so that the portion to be cut out has a predetermined width, and a wiring having a target pattern is formed. A wiring board P2 is obtained.
Since the width provided at the cut-out portion at this time is the thickness (height) of the wiring of the wiring board P2, in order to realize the desired wiring thickness in the fourth step, the thickness of the wiring is set. The wiring board P2 may be cut out from the stacked body B2 with a corresponding width.
The wiring board P2 thus formed is subjected to a solder resist in the fifth step, and the electronic elements are mounted in the sixth step, so that the intended wiring width and wiring interval, wiring thickness, wiring wiring, An electronic component C2 having a pattern is obtained.

以上のように、本実施形態に係る配線基板の製造方法では、絶縁層および導電層が混在した配線層を含む積層体を層が重なる方向に切断することにより、配線基板を得ている。
そのため、極めて細い場合(例えば2〜3μm)を含め、目的とする配線の幅を絶縁層および導電層の厚さによって容易に実現することができる。
したがって、配線基板に形成する配線をより微細化することが可能となる。
さらに、本実施形態に係る配線基板の製造方法では、目的とする配線のパターンを配線層の形状によって容易に実現することができる。
As described above, in the method for manufacturing the wiring board according to the present embodiment, the wiring board is obtained by cutting the laminated body including the wiring layer in which the insulating layer and the conductive layer are mixed in the overlapping direction.
Therefore, including the case where it is extremely thin (for example, 2 to 3 μm), the width of the target wiring can be easily realized by the thickness of the insulating layer and the conductive layer.
Therefore, the wiring formed on the wiring board can be further miniaturized.
Furthermore, in the method for manufacturing a wiring board according to the present embodiment, a desired wiring pattern can be easily realized by the shape of the wiring layer.

図26は、第2実施形態の配線基板の製造方法を用いて製造した配線基板の他の例を示す図である。
図26に示すように、隣接する配線層において導電層同士を重ねて形成することで、積層体B2を分割したときに、配線の幅がより広い配線基板P2を形成することができる。
なお、同様に、隣接する配線層において絶縁層同士を重ねて形成することで、積層体B2を分割したときに、配線の間隔がより広い配線基板P2を形成することも可能である。
FIG. 26 is a diagram illustrating another example of the wiring board manufactured by using the wiring board manufacturing method according to the second embodiment.
As shown in FIG. 26, by forming the conductive layers so as to overlap each other in adjacent wiring layers, a wiring board P2 having a wider wiring width can be formed when the stacked body B2 is divided.
Similarly, by forming the insulating layers on the adjacent wiring layers so as to overlap each other, it is possible to form the wiring board P2 having a wider wiring interval when the stacked body B2 is divided.

ここで、第2実施形態において、主に第1工程から第4工程が本発明における配線基板の製造方法に対応し、主に第1工程から第6工程が本発明における電子部品の製造方法に対応する。また、第2工程が積層体形成工程に対応し、第4工程が切断工程に対応し、第6工程が実装工程に対応する。また、配線基板P2が本発明における配線基板に対応し、積層体B2が配線構造の積層体に対応する。   Here, in the second embodiment, the first to fourth steps mainly correspond to the method for manufacturing a wiring board in the present invention, and the first to sixth steps mainly correspond to the method for manufacturing an electronic component in the present invention. Correspond. Further, the second process corresponds to the stacked body forming process, the fourth process corresponds to the cutting process, and the sixth process corresponds to the mounting process. Further, the wiring board P2 corresponds to the wiring board in the present invention, and the laminated body B2 corresponds to the laminated body of the wiring structure.

(応用例)
第1および第2実施形態において、第4工程で積層体B1,B2を切断する際に、1本の直線からなる分割線を設定し、この分割線に沿う平面によって積層体B1,B2から配線基板P1,P2を切り出すこととした。
これに対し、本応用例では、積層体B1,B2の分割線を1本の直線ではなく、屈曲する線等にすることにより、切り出される配線基板P1,P2の形状をより複雑なものとする。即ち、切り出す部分の幅(配線基板P1,P2の配線の厚さ)が位置によって異なるように積層体B1,B2を切断するものとする。
例えば、分割線として、配線基板P1,P2を切り出す幅が狭い部分と広い部分とを設定したり、切り出す幅が徐々に変化する部分を設定したりする。
(Application examples)
In the first and second embodiments, when the stacked bodies B1 and B2 are cut in the fourth step, a dividing line composed of one straight line is set, and wiring is performed from the stacked bodies B1 and B2 by a plane along the dividing line. The substrates P1 and P2 were cut out.
On the other hand, in this application example, the shape of the wiring boards P1 and P2 to be cut out is made more complicated by making the dividing lines of the stacked bodies B1 and B2 not be one straight line but a bent line or the like. . That is, the stacked bodies B1 and B2 are cut so that the width of the cut-out portion (the wiring thickness of the wiring boards P1 and P2) varies depending on the position.
For example, as the dividing line, a narrow part and a wide part for cutting out the wiring boards P1 and P2 are set, or a part where the cutting width gradually changes is set.

図27は、積層体から切り出す部分の幅を変化させた場合の例を示す図である。
なお、図27では、積層体B1を切断する場合を例として示している。
図27に示す例においては、x軸の原点に近い範囲では、一定の狭い幅で配線基板を切り出し、次いで、x軸の増加と共に、幅を増加させて配線基板を切り出し、以降、積層体の端部まで、一定の広い幅で配線基板を切り出している。
これにより、切り出された配線基板P1は、部分によって厚さが異なる複雑な形状となる。
したがって、配線基板の厚さを厚くすることで、配線基板の強度を高めることができ、電子素子を実装する際の取り扱いが容易となる。
また、1つの配線基板において、可撓性の高い部分と剛性の高い部分とを混在させることができるため、配線基板に要求される強度の特性を容易に実現することができる。
FIG. 27 is a diagram illustrating an example in which the width of a portion cut out from the stacked body is changed.
In addition, in FIG. 27, the case where the laminated body B1 is cut | disconnected is shown as an example.
In the example shown in FIG. 27, in the range close to the origin of the x-axis, the wiring board is cut out with a constant narrow width, and then the wiring board is cut out by increasing the width as the x-axis increases. The wiring board is cut out with a certain wide width to the end.
Thereby, the cut-out wiring board P1 has a complicated shape with different thicknesses depending on the portion.
Therefore, by increasing the thickness of the wiring board, the strength of the wiring board can be increased, and handling when mounting the electronic element is facilitated.
Moreover, since a highly flexible portion and a highly rigid portion can be mixed in one wiring board, the strength characteristics required for the wiring board can be easily realized.

1 板材、B1,B2 積層体、C1,C2電子部品、D1,D2 電子素子、F 被吐出面、N1,N2 ノズル、P1,P2 配線基板、R 固定台、S ステージ、1a,1b 側壁、100 液体吐出装置、110,210 制御部、200 切断装置。 DESCRIPTION OF SYMBOLS 1 Board | plate material, B1, B2 laminated body, C1, C2 electronic component, D1, D2 electronic element, F discharge surface, N1, N2 nozzle, P1, P2 wiring board, R fixed base, S stage, 1a, 1b side wall, 100 Liquid ejection device, 110, 210 control unit, 200 cutting device.

Claims (8)

絶縁層と導電層との少なくともいずれかによって形成した層を複数積層させて前記絶縁層および前記導電層を含む積層体を形成する積層体形成工程と、
前記積層体形成工程において形成した前記積層体を、複数の前記層と交差する面に沿って切断する切断工程と、
を含むことを特徴とする配線基板の製造方法。
A laminate forming step of forming a laminate including the insulating layer and the conductive layer by laminating a plurality of layers formed by at least one of an insulating layer and a conductive layer;
A cutting step of cutting the laminate formed in the laminate formation step along a plane intersecting a plurality of the layers;
A method for manufacturing a wiring board, comprising:
前記積層体形成工程において、少なくとも1つの前記層を前記絶縁層からなる部分と前記導電層からなる部分とによって形成することを特徴とする請求項1記載の配線基板の製造方法。   2. The method of manufacturing a wiring board according to claim 1, wherein, in the laminated body forming step, at least one of the layers is formed by a portion made of the insulating layer and a portion made of the conductive layer. 前記積層体形成工程において、前記複数の層をインクジェット法によって形成することを特徴とする請求項1または2記載の配線基板の製造方法。   3. The method for manufacturing a wiring board according to claim 1, wherein in the laminate forming step, the plurality of layers are formed by an ink jet method. 絶縁層と導電層との少なくともいずれかによって形成した層を複数積層させて前記絶縁層および前記導電層を含む積層体を形成する積層体形成工程と、
前記積層体形成工程において形成した前記積層体を、複数の前記層と交差する面に沿って切断し、前記積層体の一方によって構成され、前記切断によって形成される第1の面と、前記第1の面とは反対側の第2の面とを有する配線基板を形成する配線基板形成工程と、
前記配線基板の前記第1の面と前記第2の面との少なくともいずれか一方に、電子素子を実装する実装工程と、
を含むことを特徴とする電子部品の製造方法。
A laminate forming step of forming a laminate including the insulating layer and the conductive layer by laminating a plurality of layers formed by at least one of an insulating layer and a conductive layer;
The laminated body formed in the laminated body forming step is cut along a plane intersecting a plurality of the layers, configured by one of the laminated bodies, and a first surface formed by the cutting, and the first A wiring board forming step of forming a wiring board having a second surface opposite to the first surface;
A mounting step of mounting an electronic element on at least one of the first surface and the second surface of the wiring board;
The manufacturing method of the electronic component characterized by including.
前記積層体形成工程において、少なくとも1つの前記層を前記絶縁層からなる部分と前記導電層からなる部分とによって形成することを特徴とする請求項4記載の電子部品の製造方法。   5. The method of manufacturing an electronic component according to claim 4, wherein, in the laminate forming step, at least one of the layers is formed by a portion made of the insulating layer and a portion made of the conductive layer. 前記積層体形成工程において、前記複数の層をインクジェット法によって形成することを特徴とする請求項4または5記載の電子部品の製造方法。   6. The method of manufacturing an electronic component according to claim 4, wherein, in the laminate forming step, the plurality of layers are formed by an inkjet method. 絶縁層と導電層との少なくともいずれかによって形成した層を複数積層した積層体が、複数の前記層と交差する面に沿って切断された構成を有し、切断面に前記絶縁層および前記導電層によって形成された配線パターンを有することを特徴とする配線基板。   A laminate in which a plurality of layers formed of at least one of an insulating layer and a conductive layer are stacked has a configuration cut along a plane intersecting with the plurality of layers, and the insulating layer and the conductive layer are cut on the cut surface. A wiring board having a wiring pattern formed by layers. 絶縁層と導電層との少なくともいずれかによって形成した層が複数積層され、複数の前記層に交差する方向の外面に、前記絶縁層および前記導電層によって構成された配線パターンを有する配線基板と、
前記配線基板の前記外面に搭載され、前記配線パターンの前記導電層に接続された電子素子と、
を有することを特徴とする電子部品。
A plurality of layers formed by at least one of an insulating layer and a conductive layer are stacked, and a wiring board having a wiring pattern constituted by the insulating layer and the conductive layer on an outer surface in a direction intersecting the plurality of layers,
An electronic element mounted on the outer surface of the wiring board and connected to the conductive layer of the wiring pattern;
An electronic component comprising:
JP2011062185A 2011-03-22 2011-03-22 Wiring board manufacturing method, electronic component manufacturing method, wiring board and electronic component Expired - Fee Related JP5772114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011062185A JP5772114B2 (en) 2011-03-22 2011-03-22 Wiring board manufacturing method, electronic component manufacturing method, wiring board and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011062185A JP5772114B2 (en) 2011-03-22 2011-03-22 Wiring board manufacturing method, electronic component manufacturing method, wiring board and electronic component

Publications (2)

Publication Number Publication Date
JP2012199367A true JP2012199367A (en) 2012-10-18
JP5772114B2 JP5772114B2 (en) 2015-09-02

Family

ID=47181307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062185A Expired - Fee Related JP5772114B2 (en) 2011-03-22 2011-03-22 Wiring board manufacturing method, electronic component manufacturing method, wiring board and electronic component

Country Status (1)

Country Link
JP (1) JP5772114B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208512A (en) * 2016-05-20 2017-11-24 日亜化学工業株式会社 Method for manufacturing wiring substrate, method for manufacturing light-emitting device by use thereof, wiring substrate, and light-emitting device arranged by use thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297658A (en) * 2002-03-29 2003-10-17 Uht Corp Production apparatus of laminated electronic part
JP2005019816A (en) * 2003-06-27 2005-01-20 Seiko Epson Corp Wiring board and its manufacturing method, semiconductor device and electronic apparatus
JP2010016141A (en) * 2008-07-03 2010-01-21 Rohm Co Ltd Ceramic board with built-in part and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297658A (en) * 2002-03-29 2003-10-17 Uht Corp Production apparatus of laminated electronic part
JP2005019816A (en) * 2003-06-27 2005-01-20 Seiko Epson Corp Wiring board and its manufacturing method, semiconductor device and electronic apparatus
JP2010016141A (en) * 2008-07-03 2010-01-21 Rohm Co Ltd Ceramic board with built-in part and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208512A (en) * 2016-05-20 2017-11-24 日亜化学工業株式会社 Method for manufacturing wiring substrate, method for manufacturing light-emitting device by use thereof, wiring substrate, and light-emitting device arranged by use thereof

Also Published As

Publication number Publication date
JP5772114B2 (en) 2015-09-02

Similar Documents

Publication Publication Date Title
US8207473B2 (en) Method for manufacturing a stretchable electronic device
JP4931908B2 (en) Circuit board, electronic circuit device, and display device
JP6408540B2 (en) Wireless module and wireless module manufacturing method
KR100714820B1 (en) Method of forming wiring pattern, wiring pattern and electronic equipment
US20140131889A1 (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
KR20160061293A (en) Circuit board, production method of circuit board, and electronic equipment
JP6259813B2 (en) Resin multilayer substrate and method for producing resin multilayer substrate
JPH08125342A (en) Flexible multilayered wiring board and its manufacture
KR100692470B1 (en) Method for forming wiring pattern, wiring pattern, and electronic apparatus
JP5772114B2 (en) Wiring board manufacturing method, electronic component manufacturing method, wiring board and electronic component
WO2010106839A1 (en) Circuit board and mother laminated body
US20100132980A1 (en) Wiring board and fabrication method therefor
US11302593B2 (en) Electronic component package and method for manufacturing the same
JP2018201248A (en) Wireless module
JP2002368369A (en) Flexible printed wiring board and its manufacturing method
US8742264B2 (en) Electronic apparatus
TWI461135B (en) Method for fabricating circuit board
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
JP4888073B2 (en) Manufacturing method of electronic substrate
WO2019171531A1 (en) Information processing device
US20130037312A1 (en) High density trace formation method by laser ablation
JPWO2018047612A1 (en) Component built-in substrate and method of manufacturing the same
JP6888668B2 (en) Wiring board and electronic module
JP6631748B2 (en) Manufacturing method of electronic circuit module
EP3076772A2 (en) Fusion bonded liquid crystal polymer electrical circuit structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees