JPS61147597A - Ceramic circuit board and manufacture thereof - Google Patents

Ceramic circuit board and manufacture thereof

Info

Publication number
JPS61147597A
JPS61147597A JP26857384A JP26857384A JPS61147597A JP S61147597 A JPS61147597 A JP S61147597A JP 26857384 A JP26857384 A JP 26857384A JP 26857384 A JP26857384 A JP 26857384A JP S61147597 A JPS61147597 A JP S61147597A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
ceramic
ceramic circuit
surface wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26857384A
Other languages
Japanese (ja)
Inventor
哲雄 野村
荒木 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP26857384A priority Critical patent/JPS61147597A/en
Publication of JPS61147597A publication Critical patent/JPS61147597A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は実装用マザーボード、高周波用又は大電力用基
板等のセラミック回路基板及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a ceramic circuit board such as a mounting motherboard, a high frequency board or a high power board, and a method for manufacturing the same.

(従来技術) 従来、この種のセラミック回路基板としては。(Conventional technology) Conventionally, this kind of ceramic circuit board.

焼成したアルミナ板上に、 Ag/ Pd 、 Ag/
 Pf 、 Au等の導体及びガラスを印刷して焼成し
た基板(以下、厚膜性基板と呼ぶ)がある。また、W。
Ag/Pd, Ag/
There is a substrate (hereinafter referred to as a thick-film substrate) that is printed and fired with a conductor such as Pf or Au and glass. Also, W.

Mo等のパターンをセラミックグリーンシート上に、印
刷法により形成した後、同時焼成を行なうことによって
製作されたセラミック回路基板(以下、同時焼成基板と
呼ぶ)もある。
There is also a ceramic circuit board (hereinafter referred to as a co-fired board) manufactured by forming a pattern of Mo or the like on a ceramic green sheet by a printing method and then performing co-firing.

更に、同時焼成によって形成された焼成基板上に、低導
通抵抗の厚膜を印刷焼成することによって製作されたセ
ラミック回路基板(以下。
Furthermore, a ceramic circuit board (hereinafter referred to as "ceramic circuit board") was manufactured by printing and firing a thick film with low conduction resistance on the fired board formed by simultaneous firing.

ハイブリッド基板と呼ぶ)も提案されている。A hybrid substrate (called a hybrid substrate) has also been proposed.

(発明が解決しようとする問題点) 上記した回路基板のうち、厚膜性基板では。(Problem to be solved by the invention) Among the circuit boards mentioned above, thick film boards.

導体及びガラスを積層した場合、積層部分における信頼
性が低いため、複雑な回路を形成したり、あるいは、容
量素子等の回路素子を低コストにて実現することが困難
であった。
When a conductor and glass are laminated, the reliability of the laminated portion is low, making it difficult to form a complicated circuit or realize a circuit element such as a capacitor element at low cost.

一方、同時焼成基板は寸法公差が±1%と犬きく1表面
に反シあるいはうねりも生じるため。
On the other hand, co-fired substrates have a dimensional tolerance of ±1%, which means that unevenness or waviness may occur on the surface.

高精度の実装1例えば、フリップチップ方式によってI
C実装を行なう場合には、適用が難しい。
High-precision mounting 1 For example, I
This is difficult to apply when implementing C.

また、W、Mo等は導体の導通抵抗が高いだめ。Also, W, Mo, etc. have high conductor resistance.

特に、  100MHz以上の高周波帯域で使用される
基板では問題が生じる。
Particularly, problems arise with substrates used in high frequency bands of 100 MHz or higher.

更に、ハイブリッド基板では、焼成基板上の反り、うね
シの影響を考慮しなければならず。
Furthermore, in the case of hybrid substrates, the effects of warping and ridges on the fired substrate must be taken into consideration.

高精度のパターンを得ることはできない。High precision patterns cannot be obtained.

(発明の目的) 本発明の目的は高精度の回路を容量素子等の回路素子と
共に形成したセラミック回路基板を提供することである
(Object of the Invention) An object of the present invention is to provide a ceramic circuit board on which a highly accurate circuit is formed together with circuit elements such as capacitive elements.

本発明の他の目的は高周波においても使用できるセラミ
ック回路基板を提供することである。
Another object of the present invention is to provide a ceramic circuit board that can be used even at high frequencies.

本発明の更に他の目的は大電力の半導体装置をも搭載で
きるセラミック回路基板を提供することである。
Still another object of the present invention is to provide a ceramic circuit board on which even high-power semiconductor devices can be mounted.

本発明の他の目的は高精度で回路を形成できると共に高
周波、大電力素子をも実装できるセラミック回路基板の
製造方法を提供することである。
Another object of the present invention is to provide a method for manufacturing a ceramic circuit board that allows circuits to be formed with high precision and also allows for mounting high frequency and high power devices.

(問題点を解決するための手段) 本発明によれば、内部配線と、この内部配線と電気的に
接続された表面配線とを有するセラミック回路基板にお
いて1表面配線は内部配線より高精度で形成されている
セラミック回路基板が得られる。
(Means for Solving the Problems) According to the present invention, in a ceramic circuit board having internal wiring and surface wiring electrically connected to the internal wiring, one surface wiring is formed with higher precision than the internal wiring. A ceramic circuit board is obtained.

本発明では、内部配線を同時焼成により形成し、他方9
表面配線金回時焼成より高精度でパターン形成を行なえ
る方法で形成したセラミック回路基板の製造方法が得ら
れる。
In the present invention, the internal wiring is formed by simultaneous firing, and the other 9
A method for manufacturing a ceramic circuit board formed by a method that allows pattern formation with higher precision than surface wiring during baking is obtained.

(実施例1) まず、この実施例では、フリップチップ実装用マザーボ
ード、高精度実装用マザーボードの製作に本発明を適用
する。所定枚数のアルミナグリーンシートラ用意し、目
的の配線に応じたスルーホールを各シートに形成する。
(Example 1) First, in this example, the present invention is applied to the production of a motherboard for flip-chip mounting and a motherboard for high-precision mounting. A predetermined number of alumina green sheeters are prepared, and through holes are formed in each sheet according to the intended wiring.

この状態で、各シートにW、 Mo等の導体を印刷する
。印刷された導体はスルーホール内に充填されると共に
、各シートの表面上に引き出される。各面上の導体はボ
ード内側の内部配線となるべき部分において、パターン
化されている。一方、ボードの表面となるべきシート表
面には、全面に上記した導体が印刷される。全面印刷は
ボードの両表面を与える2枚のシートの一面にそれぞれ
施されてもよいし、又、一方のシート片面でもよい。
In this state, a conductor such as W or Mo is printed on each sheet. Printed conductors are filled into the through holes and drawn onto the surface of each sheet. The conductors on each side are patterned in areas that are to become internal wiring inside the board. On the other hand, the above-mentioned conductor is printed on the entire surface of the sheet, which is to become the surface of the board. Full-page printing may be applied to one side of two sheets that provide both surfaces of the board, or may be applied to one side of one sheet.

印刷後、シートは他のシートと積層され、積層体を形成
する。この場合、各シート上の導体パターンが他のシー
ト上の導体パターンとスルーホールに充填された導体を
介して電気的に接続される。
After printing, the sheets are stacked with other sheets to form a laminate. In this case, the conductor pattern on each sheet is electrically connected to the conductor pattern on the other sheet through the conductor filled in the through hole.

積層体は約1600℃の還元雰囲気中で焼成一体化され
、焼成基板が形成される。この焼成基板は基板内部にW
、Mo等の導体によって形成された内部配線と1表面全
面に被着されたW、Mo等の表面導体を備えている。
The laminate is fired and integrated in a reducing atmosphere at about 1600° C. to form a fired substrate. This fired substrate has W inside it.
, Mo, etc., and a surface conductor such as W, Mo, etc. that is deposited over the entire surface of one surface.

上記したように、導体及びシートとを同時焼成すること
によって形成された焼成基板は焼成収縮する。この焼成
収縮は不規則に変動するため、1φ程度の寸法公差が生
じる。したがって。
As described above, the fired substrate formed by co-firing the conductor and the sheet shrinks during firing. Since this firing shrinkage fluctuates irregularly, a dimensional tolerance of about 1φ occurs. therefore.

大型のマザーボードに部品を自動実装する場合。When automatically mounting components on a large motherboard.

あるいは、フリップチップ形式のICチップを直接マサ
−ボードに搭載する場合、上記した寸法公差のため接続
部に不具合が生じることが多かった。
Alternatively, when a flip-chip type IC chip is directly mounted on a motherboard, problems often occur in the connecting portions due to the above-mentioned dimensional tolerances.

この実施例では、焼成基板の表面に設けられている表面
導体をフォトレジストヲ用いてエツチングして2表面配
線にする。エツチングにより形成された表面配線は内部
配線に比較して寸法公差が良く、且つ、高精度である。
In this embodiment, a surface conductor provided on the surface of a fired substrate is etched using a photoresist to form two-surface wiring. Surface wiring formed by etching has better dimensional tolerance and higher precision than internal wiring.

第1図には、この実施例に係るセラミック回路基板が示
されており、ここでは、2枚のシー)f積層焼成するこ
とによって形成されている。
FIG. 1 shows a ceramic circuit board according to this embodiment, which is formed by laminating and firing two sheets.

図に示すように、2枚の焼成ノート間には内部配線10
が設けられており、各内部配線はスルーホール内に充填
された導体11f:通して、基板表面に設けられた表面
配線12と電気的に接続されている。表面配線は焼成後
、エツチングによって形成される。この構成では1表面
配線径は焼成収縮の影響を受けないから、内部配線より
高精度に形成できる。
As shown in the figure, there is an internal wiring 10 between the two fired notebooks.
Each internal wiring is electrically connected to a surface wiring 12 provided on the surface of the substrate through a conductor 11f filled in a through hole. The surface wiring is formed by etching after firing. In this configuration, since the diameter of one surface wiring is not affected by firing shrinkage, it can be formed with higher precision than internal wiring.

エツチング後9表面配線12上に、 Ni 、 Au、
 Cu。
After etching, Ni, Au,
Cu.

Sn等をメッキ等により形成し表面処理を施してもよい
。また、内部配線10中に容量素子又は抵抗素子等を含
ませてもよい。一方1表面配線12中に容量素子、抵抗
素子を含ませてもよい。
It is also possible to form Sn or the like by plating or the like and perform surface treatment. Further, a capacitive element, a resistive element, or the like may be included in the internal wiring 10. On the other hand, a capacitive element and a resistive element may be included in the first surface wiring 12.

(実施例2) 本発明の第2の実施例(実施例2)では、グリーンシー
トに内部配線に対応した導体パターンのみを施し9表面
導体を形成しない。この状態で、同時焼成全行ない、焼
成基板を作成する。
(Example 2) In a second example (Example 2) of the present invention, only a conductor pattern corresponding to internal wiring is provided on a green sheet, and no surface conductor is formed. In this state, simultaneous firing is performed to create a fired substrate.

焼成基板の表面には、スルーホール充填部分だけ導体が
露出しており、且つ、焼成条件に依存しだ反シ、うねり
が生じている。
On the surface of the fired substrate, the conductor is exposed only in the portion filled with the through hole, and there are irregularities and undulations depending on the firing conditions.

この実施例では、焼成基板の表面を研磨し。In this example, the surface of the fired substrate was polished.

平坦化する。平坦化された表面上に、Cu、Au。Flatten. Cu, Au on the flattened surface.

Ag/pd等の導体ペーストを印刷して焼成し。A conductive paste such as Ag/PD is printed and fired.

表面配線を形成する。このようにして形成された表面配
線は表面の反り、うねりによる影響を受けていないから
、内部配線に比較して小さい寸法公差を有している。よ
り高精度の表面配線が必要な場合には9表面配線にエツ
チングを施してもよい。
Form surface wiring. Since the surface wiring formed in this manner is not affected by surface warping or waviness, it has smaller dimensional tolerances than internal wiring. If surface wiring with higher precision is required, etching may be performed on the nine surface wirings.

(実施例6) 実施例1で得られた基板には、内部配線より高精度で表
面パターンが施されている。この表面パターン上に、N
i、Cu等のメッキを施した後。
(Example 6) The substrate obtained in Example 1 was provided with a surface pattern with higher precision than the internal wiring. On this surface pattern, N
i, after plating with Cu, etc.

実施例2の場合と同様に、 Cu、 Au、 kg/ 
Pd等の導体ペーストラ印刷焼成する。このように9表
面配線として、異種金属の多層構造からなるパターンを
使用することにより、単に、高精度の表面配線を形成で
きるだけでなく、受動部品としての高精度抵抗体の印刷
取り付けや7表面の反り、及びクラック等による影響の
少ない表面配線を作成できる。
As in Example 2, Cu, Au, kg/
Print and fire a conductor paste such as Pd. In this way, by using a pattern consisting of a multilayer structure of different metals as surface wiring, it is possible to not only form high-precision surface wiring, but also to print and attach high-precision resistors as passive components. Surface wiring that is less affected by warpage, cracks, etc. can be created.

(実施例4) 第2図(a) 、 (b) 、及び(c)を参照して、
実施例4に係るセラミック回路基板の製造方法を説明す
る。
(Example 4) With reference to FIGS. 2(a), (b), and (c),
A method for manufacturing a ceramic circuit board according to Example 4 will be described.

第2図(a)に示すように、2枚のグリーンシートにス
ルーホール及びW、Mo等の導体を印刷焼成して、焼成
基板を作成する。この焼成基板は第2図(a)に示すよ
うに、内部配線10中に容量素子を含んでおり9表面に
は表面配線が施されていない。したがって、導体を充填
したスルーホールが表面に露出している。
As shown in FIG. 2(a), through holes and conductors such as W and Mo are printed and fired on two green sheets to create fired substrates. As shown in FIG. 2(a), this fired substrate includes a capacitive element in the internal wiring 10, and no surface wiring is provided on the surface 9. Therefore, a through hole filled with a conductor is exposed on the surface.

焼成基板の表面には、上記したように反シ或いはうねり
が発生している。この実施例では。
As described above, undulations or undulations occur on the surface of the fired substrate. In this example.

第2図(b)に示すように、焼成基板の両面を研磨し、
均一な表面にする。この状態で、スルーホール表面にN
i、Cu等のメッキを施した後、タフピッチCu箔又は
表面を酸化させた高純度無酸素銅(OFHC)箔を置き
、N2.Ar等の不活性雰囲気中で、  1065℃〜
1083℃の温度で加熱する。
As shown in FIG. 2(b), both sides of the fired substrate are polished,
Make a uniform surface. In this state, N is applied to the surface of the through hole.
After plating with Cu, etc., a tough pitch Cu foil or a high-purity oxygen-free copper (OFHC) foil with an oxidized surface was placed, and N2. In an inert atmosphere such as Ar, from 1065℃
Heat at a temperature of 1083°C.

この加熱処理により、 Cu箔はアルミナ及びスルーホ
ール中の導体と接着し、第2図(c)に示すように表面
配線12ヲ形成する。接着の際、若干の酸素が必要であ
るが、既に酸素を含んでいるタフピッチCuの場合には
、改めて酸素を供給する必要はない。また、酸素を含ん
でいない0FHCの場合には2表面を予め酸化させてお
くか、あるいは不活性雰囲気中に酸素を含ませておけば
よい。
Through this heat treatment, the Cu foil adheres to the alumina and the conductor in the through hole, forming surface wiring 12 as shown in FIG. 2(c). A small amount of oxygen is required during bonding, but in the case of tough pitch Cu that already contains oxygen, there is no need to supply oxygen again. Further, in the case of 0FHC which does not contain oxygen, two surfaces may be oxidized in advance, or oxygen may be contained in an inert atmosphere.

この実施例では、焼成基板の表面が研磨されているため
、 Cu箔を非接着部分(ボイド)なしに接着できる。
In this example, since the surface of the fired substrate is polished, the Cu foil can be bonded without any non-bonded portions (voids).

また、 Cu箔によって形成された表面配線をスルーホ
ールを介して内部配線及び他方の面上の表面配線と電気
的に接続でき。
In addition, the surface wiring formed of Cu foil can be electrically connected to the internal wiring and the surface wiring on the other side via through holes.

Cu箔接着技法(ダイレクト銅接着技法)を用いた多層
構造のセラミック回路基板が得られる。
A multilayer ceramic circuit board using Cu foil bonding technique (direct copper bonding technique) is obtained.

この接着技法では、内部配線より高精度で表面配線を施
すことができると共に、厚膜法等によって被着される導
体に比較して厚い表面配線を作成できる。換言すれば、
この方法で被着された表面配線は内部配線に比較して低
い導通抵抗を有している。しだがって、この実施例に係
るセラミック回路基板は高周波用あるいは大電力用基板
として利用できる。
With this bonding technique, surface wiring can be formed with higher precision than internal wiring, and it is also possible to create surface wiring that is thicker than conductors deposited by thick film methods or the like. In other words,
Surface wiring deposited in this manner has a lower conduction resistance than internal wiring. Therefore, the ceramic circuit board according to this embodiment can be used as a high frequency or high power board.

因みに、厚さ18〜55ミクロンの表面配線は電流5m
A以下で且つIGHz〜4GHzの周波数で使用される
場合に有効であり、厚さOy3mの表面配線は25A以
下の電流が流れる回路を構成できる。同様にして、厚さ
0,5問以上の表面配線は600A以上の電流が流れる
回路にも適用可能である。
By the way, surface wiring with a thickness of 18 to 55 microns has a current of 5 m
It is effective when used at frequencies below A and from IGHz to 4GHz, and surface wiring with a thickness of Oy3m can constitute a circuit in which a current of 25A or less flows. Similarly, surface wiring having a thickness of 0.5 or more can be applied to a circuit in which a current of 600 A or more flows.

上記した表面配線は銅によって形成されているため、ア
ルミニウム等に比べても電気特性が良く1価格も金、銀
等に比較して安価である。
Since the above-mentioned surface wiring is made of copper, it has better electrical characteristics than aluminum or the like and is cheaper than gold, silver, or the like.

更に9表面処理を行なわないで、半田付、ボンディング
等の実装が可能であるという利点もある。この実施例の
ように、ダイレクト銅接着技法を同時焼成法と組み合せ
ることにより、多層回路を形成することができる。
Furthermore, there is an advantage that mounting such as soldering and bonding is possible without performing surface treatment. As in this example, direct copper bonding techniques can be combined with co-firing techniques to form multilayer circuits.

第6図には1本発明に係るセラミック回路基板の他の実
施例が示されている。この実施例では、まず、セラミッ
クグリーンシート21及び22を用意し、各グリーンシ
ート21,22にスルーホールnがあけられ、スルーホ
ール印刷を施してスルーホール内に導体が埋め込まれる
。次に。
FIG. 6 shows another embodiment of the ceramic circuit board according to the present invention. In this embodiment, first, ceramic green sheets 21 and 22 are prepared, through holes n are made in each of the green sheets 21 and 22, through hole printing is performed, and conductors are embedded in the through holes. next.

グリーンシート21の一表面(図では上表面)上に内部
配線の一部として働く導体層5が印刷によって形成され
、続いて、印刷によって絶縁層26が被着される。この
絶縁層26には接続用開孔27が形成されている。絶縁
層26上に、中間導体層路が印刷によって形成され、こ
の導体層路は接続用開孔27ヲ介して導体層5と接続さ
れる。
A conductor layer 5 serving as part of the internal wiring is formed on one surface (upper surface in the figure) of the green sheet 21 by printing, and then an insulating layer 26 is applied by printing. A connection opening 27 is formed in this insulating layer 26 . On the insulating layer 26, an intermediate conductor layer track is formed by printing, which is connected to the conductor layer 5 via a connecting hole 27.

以下、同様にして絶縁層31及び上部導体層、32が印
刷によって形成される。図示された中間導体層路と上部
導体層32の一部は容量素子を構成していることがわか
る。次に、絶縁層31及び上部導体層32上には、グリ
ーンシート22が搭載され。
Thereafter, the insulating layer 31 and the upper conductor layer 32 are formed by printing in the same manner. It can be seen that the illustrated intermediate conductor layer and part of the upper conductor layer 32 constitute a capacitive element. Next, the green sheet 22 is mounted on the insulating layer 31 and the upper conductor layer 32.

積層体が形成され、続いて、同時焼成される。A laminate is formed and subsequently co-fired.

以後、セラミック積層体の上表面及び下表面に、上記し
た方法で表面配線33が施され、セラミック回路基板が
構成される。
Thereafter, surface wiring 33 is applied to the upper and lower surfaces of the ceramic laminate using the above-described method to form a ceramic circuit board.

以上9本発明の実施例について説明したが。Nine embodiments of the present invention have been described above.

本発明は上記実施例に限定されることなく種々の変形が
可能である。例えば、内部及び表面配線には容量素子等
を含ませてもよく、また1表面配線は多層構造を有して
いてもよい。更に。
The present invention is not limited to the above embodiments, and can be modified in various ways. For example, the internal and surface wiring may include a capacitive element or the like, and one surface wiring may have a multilayer structure. Furthermore.

実施例6において表面配線を厚くすれば7表面配線を放
熱用として利用することも可能である。
In the sixth embodiment, if the surface wiring is made thicker, the seventh surface wiring can be used for heat radiation.

本発明の変形として、同時焼成基板の導体表面にNi、
Cu等のメッキ全施した後、 Cu、 Au。
As a modification of the present invention, Ni is added to the conductor surface of the co-fired substrate.
After complete plating with Cu, etc., Cu, Au.

Ag/Pd等の厚膜ペーストラ印刷焼成して多層化する
ことも可能である。これによって、厚膜ペーストのみの
多層化で発生していた絶縁耐圧。
It is also possible to print and bake a thick film paste of Ag/Pd or the like to form a multilayer structure. As a result, the dielectric strength voltage that was generated by multilayering only thick film paste has been reduced.

反り、クランク等に関する問題を解消できる。Problems related to warpage, cranks, etc. can be solved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るセラミック回路基板を
示す断面図、第2図は本発明の他の実施例に係るセラミ
ック回路基板の製造工程を順を追って説明するための断
面図、及び第6図は本発明の更に他の実施例に係るセラ
ミック回路基板を示す断面図である。 記号の説明 10:内部配線 11:導体 12:表面配線用1図 馬2図 (a) <b)
FIG. 1 is a cross-sectional view showing a ceramic circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view for sequentially explaining the manufacturing process of a ceramic circuit board according to another embodiment of the present invention. and FIG. 6 is a sectional view showing a ceramic circuit board according to still another embodiment of the present invention. Explanation of symbols 10: Internal wiring 11: Conductor 12: Surface wiring Figure 1 Figure 2 (a) <b)

Claims (1)

【特許請求の範囲】 1、互いに対向する2つの表面を備えたセラミック板と
、前記表面の少なくとも一方に形成された表面配線と、
該表面配線と電気的に接続され、前記セラミックの内部
に配置された内部配線とを有するセラミック回路基板に
おいて、前記内部配線はセラミックグリーンシートと導
体パターンとを同時焼成することによって形成されてお
り、前記表面配線は前記内部配線に比較して高精度で形
成されていることを特徴とするセラミック回路基板。 2、予め定められた枚数のセラミックグリーンシートを
用意し、各グリーンシートにスルーホールを設ける一方
、印刷法によりパターンを形成すると共に、前記スルー
ホールを介して各パターン間の導通をとった後、同時焼
成により焼成セラミック板を形成し、続いて、焼成セラ
ミック板の表面に表面配線を前記内部配線より高精度で
形成することを特徴とするセラミック回路基板の製造方
法。 3、特許請求の範囲第2項において、前記表面配線は前
記表面の全体に亘って被着された金属層をエッチングす
ることによって形成されていることを特徴とするセラミ
ック回路基板の製造方法。 4、特許請求の範囲第2項において、前記表面配線は前
記表面を全面に亘って研磨した後、パターン形成を行な
うことによって設けられていることを特徴とするセラミ
ック回路基板の製造方法。 5、特許請求の範囲第4項において、前記パターン形成
はダイレクト銅接着技術を用いて行なわれることを特徴
とするセラミック回路基板の製造方法。
[Claims] 1. A ceramic plate having two surfaces facing each other, and a surface wiring formed on at least one of the surfaces;
In a ceramic circuit board having an internal wiring electrically connected to the surface wiring and arranged inside the ceramic, the internal wiring is formed by co-firing a ceramic green sheet and a conductor pattern, A ceramic circuit board characterized in that the surface wiring is formed with higher precision than the internal wiring. 2. Prepare a predetermined number of ceramic green sheets, provide through holes in each green sheet, form patterns using a printing method, and establish electrical continuity between each pattern via the through holes. A method for manufacturing a ceramic circuit board, characterized in that a fired ceramic board is formed by simultaneous firing, and then surface wiring is formed on the surface of the fired ceramic board with higher precision than the internal wiring. 3. A method of manufacturing a ceramic circuit board according to claim 2, wherein the surface wiring is formed by etching a metal layer deposited over the entire surface. 4. The method of manufacturing a ceramic circuit board according to claim 2, wherein the surface wiring is provided by polishing the entire surface and then forming a pattern. 5. The method of manufacturing a ceramic circuit board according to claim 4, wherein the pattern formation is performed using a direct copper bonding technique.
JP26857384A 1984-12-21 1984-12-21 Ceramic circuit board and manufacture thereof Pending JPS61147597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26857384A JPS61147597A (en) 1984-12-21 1984-12-21 Ceramic circuit board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26857384A JPS61147597A (en) 1984-12-21 1984-12-21 Ceramic circuit board and manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2877394A Division JPH0763109B2 (en) 1994-01-14 1994-01-14 Ceramic circuit board manufacturing method

Publications (1)

Publication Number Publication Date
JPS61147597A true JPS61147597A (en) 1986-07-05

Family

ID=17460394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26857384A Pending JPS61147597A (en) 1984-12-21 1984-12-21 Ceramic circuit board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS61147597A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283133A (en) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5049663A (en) * 1973-09-05 1975-05-02
JPS57207395A (en) * 1981-06-15 1982-12-20 Nissha Printing Method of producing ceramic board with metal circuit
JPS5954297A (en) * 1982-09-22 1984-03-29 株式会社東芝 Method of producing green sheet printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5049663A (en) * 1973-09-05 1975-05-02
JPS57207395A (en) * 1981-06-15 1982-12-20 Nissha Printing Method of producing ceramic board with metal circuit
JPS5954297A (en) * 1982-09-22 1984-03-29 株式会社東芝 Method of producing green sheet printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283133A (en) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3173410B2 (en) Package substrate and method of manufacturing the same
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JPS61147597A (en) Ceramic circuit board and manufacture thereof
JPH11163522A (en) Multilayer wiring boar and its manufacture
JP2699980B2 (en) Wiring board with a film element inside
JP2006140513A (en) Method of manufacturing ceramic multilayer substrate
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JPS60117796A (en) Multilayer circuit board and method of producing same
JPH08298362A (en) Circuit board for surface mount
JP2001160681A (en) Multilayer ceramic board and its manufacturing method
JPH11345734A (en) Laminated ceramic capacitor
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP2002026527A (en) Laminated wiring board and its manufacturing method
JPH0380596A (en) Manufacture of multilayer ceramic circuit substrate
JP2000294674A (en) Semiconductor device and its manufacture
JPH0636601Y2 (en) Circuit board
JP2002368426A (en) Laminated ceramic electronic component and its manufacturing method as well as electronic device
JP2874686B2 (en) Multilayer board
JPH0758456A (en) Manufacture of ceramic circuit board
JP2734404B2 (en) Ceramic wiring board and method of manufacturing the same
JP2569716B2 (en) Method of manufacturing multilayer thick film IC substrate
JPS6010698A (en) Multilayer circuit board and method of producing same
JPH0677665A (en) Multilayered circuit board and manufacture thereof
JPS6289344A (en) Manufacture of multilayer interconnection substrate
JP2000058995A (en) Ceramic circuit board and semiconductor module